CN106997233B - 提供来自多核处理器SoC外部的访问以独立地配置电压 - Google Patents

提供来自多核处理器SoC外部的访问以独立地配置电压 Download PDF

Info

Publication number
CN106997233B
CN106997233B CN201611219290.4A CN201611219290A CN106997233B CN 106997233 B CN106997233 B CN 106997233B CN 201611219290 A CN201611219290 A CN 201611219290A CN 106997233 B CN106997233 B CN 106997233B
Authority
CN
China
Prior art keywords
voltage
core
cores
value
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611219290.4A
Other languages
English (en)
Other versions
CN106997233A (zh
Inventor
D·J·拉格兰德
G·M·特尔林
K·普凡德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106997233A publication Critical patent/CN106997233A/zh
Application granted granted Critical
Publication of CN106997233B publication Critical patent/CN106997233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请公开了提供来自多核处理器SoC外部的访问以独立地配置电压。本申请中公开了用于提供来自多核处理器片上系统(SoC)外部的访问的装置、方法和存储介质。在多个实施例中，SoC可包括用于存储与多个架构上相同的核对应地相关联的多个嵌入值的存储器。每个嵌入值可为多个架构上相同的核中的相应一个指示默认电压。在多个实施例中，装置可包括用于提供来自多核处理器SoC外部的访问以将多个架构上相同的核的电压独立地配置为与默认电压的值不同的值的一个或多个处理器、设备和/或电路。可描述其他实施例并且/或者要求它们的权利。

Description

提供来自多核处理器SoC外部的访问以独立地配置电压
技术领域
本公开涉及多核处理器，例如片上系统(SoC)架构的多核处理器，并且更具体地涉及来自多核处理器外部的访问以独立地配置处理器核的电压。
背景技术
本文中所提供的背景描述用于总地呈现本公开的上下文的目的。除非在本文中另有指示，本部分中描述的材料不是本申请中的权利要求的现有技术，并且不因为包含在本部分中而被承认为现有技术。
为了管理制造多核处理器期间的制造差异同时保持质量和可靠性，在测试期间采用保守的保护带，并且基于设备的速度和功率特性对它们“拣选”或分类。常规的速度拣选通过将单独的相关速度和最小操作电压作为整体分配给处理器来将多核处理器视为单核设备。额定的速度和最小电压通常反映最慢核的速度和具有最差的最小电压的核的最小电压。
附图简述
通过下列具体实施方式结合附图，将容易理解实施例。为了便于该描述，相同的附图标记指示相同的结构元件。在附图中，通过示例而非限制地说明实施例。
图1示出了根据各实施例的具有来自多核处理器外部的访问以独立地配置处理器核的电压的示例系统。
图2示出了根据各实施例的可由图1的系统执行的示例操作。
图3示出了根据各实施例的可包括处理器控制单元(PCU)和集成电压调节器的系统的示例。
图4示出了根据各实施例的可在图3的示例系统中使用的示例过程的示例。
图5示出了根据各实施例的可采用本文中所描述的装置和/或方法的示例计算设备。
具体实施方式
本文中公开了与计算相关联的装置、方法和存储介质，计算包括提供来自多核处理器SoC外部的访问以独立地配置处理器核的电压。在实施例中，装置可包括用于提供来自多核处理器SoC的外部的访问以将多个架构上相同的核的电压独立地配置为与默认电压的值不同的值的一个或多个处理器、设备和/或电路。
在以下详细描述中，参考形成本文一部分的附图，其中相同的标记指示全文中相同的部分，并且其中通过说明示出了可以实现的实施例。应理解，可利用其它实施例并作出结构或逻辑改变而不背离本公开的范围。因此，以下详细描述不旨在作为限制，并且实施例的范围由所附权利要求及其等效方案来限定。
所附说明书公开了公开的方面。可以设计本公开的替代实施例及其等效物而不背离本公开的精神或范围。应当注意，下文公开的相同的元件由附图中相同的附图标记指示。
可以按在理解要求保护的主题中最有帮助的方式轮流将各操作描述为多个分立动作或操作。然而，不应将描述的顺序解释为意味着这些操作必然取决于顺序。具体而言，可以不按照呈现的顺序执行这些操作。可以以不同于描述的实施例的顺序执行描述的操作。在附加的实施例中，可以执行各种附加操作和/或可以省略描述的操作。
对于本公开的目的，短语“A和/或B”意思是(A)、(B)或(A和B)。对于本公开的目的，短语“A、B和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可使用短语“在一个实施例中”或“在多个实施例中”，其每一个可指代相同或不同实施例中的一个或多个。此外，相对于本公开的实施例使用的术语“包含”、“包括”、“具有”等同义。
如本文中所使用的，术语“电路”可指代一部分或包括专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的、或组)和/或存储器(共享的、专用的、或组)、组合逻辑电路和/或提供所描述的功能的其他合适的部件。
在已知的多核处理器SoC中，由于多种原因，例如制造差异，所有处理器核(下文中简单地称为“核”)不是被创造为相等的。尽管核可能是逻辑上相同的(例如，架构上相同的)，核可能具有不同的物理特性。多核处理器SoC的一个核可能能够在比多核处理器SoC的另一个核更高的性能水平操作，例如，更高的频率或更低的电压。
在一些处理器中，在制造时，可能被称为“制造熔断电压”的不同的电压可与不同的核相关联，反应它们不同的操作能力。制造熔断电压可为每个核配置固定的最大电压。制造熔断电压可存储在多核处理器的只读存储器中。
性能修改工具，有时被称为“超频”工具，可提供电压可配置性。在已知的性能修改工具中，操作系统接口或基本输入输出系统(BIOS)接口可通过到处理器控制单元(PCU)的信号与PCU通信以使系统管理者能选择与多核处理器的至少一些熔断电压不同的操作电压。例如，能够在1.55V(以实现更高频率和/或性能水平)操作的示例六核多核处理器可包括分别为核0、核1、核2、核3、核4和核5存储电压1.3V、1.35V、1.55V、1.35V、1.35V和1.3V的只读存储器。接受相关联的折衷，系统管理者可利用已知的性能修改工具为1.55V操作配置多核处理器，以尝试分别为核0、核1、核2、核3、核4和核5在电压1.55V、1.55V、1.55V、1.55V、1.55V和1.55V操作核。如果使用多核处理器的计算系统在被管理的多核处理器设定(例如，以上示例中的1.55V)处表现为稳定的，仍然实现了某些折衷(尽管有明显的稳定性)。这些折衷可包括加快的可靠性劣化和热问题。电压越高，给定的处理器核的寿命将越短。所有处理器核遭受加快的劣化，因为它们都在“最弱”的核要求的电压处运行。被管理的多核处理器设定也将导致更高的处理器封装温度。这可能导致节流(更低性能)和/或可能要求更激进的(例如更昂贵的)冷却方案。
本文中所公开的各实施例使能外部地配置具有SoC架构的多核处理器的每个核的电压的能力，其可用于改善性能、功率效率、可靠性等等，或其组合。在一个示例中，系统可为每个处理器核支持处理器核电压的用户/系统/软件可编程性。在一个示例中，系统可支持独立的处理器核电压高于多核处理器的制造熔断电压的相应固定电压最大电压。
各实施例可包括用于每个核电压设定的外部可配置接口(例如，来自多核处理器SoC外部的访问以将电压独立地配置为与制造熔断电压的值不同的值)。在一个示例中，可访问BIOS或其他软件(例如，操作系统、驱动程序、应用等等)的处理器接口可使能在每个单独的核基础上的电压的配置在一个示例中，接口可利用诸如控制寄存器(例如，MSR(模型专用寄存器))的寄存器、诸如OC(超频)信箱的消息收发接口等等，或其组合。接口可提供多于一种格式，在格式中可管理外部配置，例如每个处理器核的实际电压值、从默认值(例如制造熔断电压)的偏移、单独的电压值和从该单独的电压值的偏移等等，或其组合。
各实施例可包括自动化系统，自动化系统可在处理器的内部。在一个示例中，自动化系统可包括PCU以用于基于从外部可配置接口接收的信息为各个处理器核衡量和/或选择电压值，诸如基于外部请求的频率(例如，用户选择的频率或外部系统(例如与多核处理器相关联的操作系统的应用)选择的频率)。自动化系统可接收包括或指示用于独立的电压模式的请求的外部配置输入。请求可能来自于BIOS、其他软件(例如操作系统)、寄存器(例如控制寄存器)、消息收发接口等等，或其组合。PCU可生成对怎样衡量操作特性的估计，例如，按比例增加电压，并且然后响应于接收请求来应用PCU生成的估计。
各实施例可包括计算系统的多核处理器，例如SoC架构的多核处理器。多核处理器可包括被暴露至计算系统的接口，被暴露的接口用于接受和实现计算系统请求的电压值。计算系统可包括(BIOS、应用、操作系统等等的)软件代码，用于与被暴露的接口通信以利用电压值编程多核处理器。
各实施例可改善性能和/或可靠性。增加的性能可能与用于至少一个核的更低的单独电压相关联，更低的单独电压可产生更少的热量。更低的热量可能为另一个核产生更高的“超频”，其可提供改善的计算性能。更低的热量可产生自动化涡轮操作系统的改善的性能。改善的可靠性可能是基于每个核的平均电压的降低。
图1示出了根据各实施例的具有来自多核处理器外部的访问以独立地配置电压的示例系统。
系统100可包括多核处理器21，例如，SoC多核处理器。多核处理器21可包括多个核99，例如多个架构上相同的核。多个核99的第一核可具有第一物理特性，并且多个核99的第二核可具有与第一物理特性不同的第二物理特性。不同的物理特性可能与制造期间的工艺、热量或温度差异、多核处理器21中多个核99的核的不同的相对位置等等或其组合相关。
多核处理器21可包括存储与多个核99对应地相关联的多个嵌入值22的存储器23，每个嵌入值用于为多个核99中的相应一个指示默认电压。
部件51可提供来自多核处理器21外部的访问以将多个核21的电压独立地设定/编程为与嵌入值22不同的值。部件51可接收用于独立地超控嵌入值22中的至少一个(例如，用于超控值22的至少一个子集和/或用于超控值22的一个值不同于另一个值)的外部选择15。外部选择15可来自于计算系统的BIOS或其他软件(应用、操作系统)，多核处理器21驻留在该计算系统中。在各实施例中，部件51可包括基于寄存器的接口、基于消息的接口、基于指令的接口、引脚等等，或其组合。
在一个示例中，多核处理器21利用为多核处理器21提供电压的分立电压调节器。分立电压调节器可以是外部电压调节器。在这种情形下，部件21可包括将多核处理器21耦合至外部电压调节器的多个单独的电压调节器或多个单独的电压调节器部件的每个电压调节器的引脚(例如输入引脚)。外部电压调节器可由多核处理器21的电路(例如，PCU)控制以在引脚上提供电压，电压中的至少一个与制造熔断电压不同。部件21还可包括诸如PCU和代码(例如微代码和/或pcode)的控制电路来为外部电压调节器确定电压调节器设定。
图2示出了根据各实施例的可由图1的系统执行的示例操作。
在框201中，系统100可访问与多核处理器21的多个核对应地相关联的多个嵌入值。访问可在第一时刻发生。
在框202中，系统100可为多个核提供核电压。核电压可对应于默认电压。系统100可由控制处理器提供核电压以读取多个嵌入值并且通知集成电压调节器(例如完全集成电压调节器(FIVR))以提供核电压。在另一示例中，系统100可由部件(例如BIOS)提供核电压以允许外部电压调节器提供核电压。
在框203中，响应于接收超控选择，系统100可标识与提供的核电压的对应核电压不同的新的核电压。超控选择可以是手动地确定的超控选择(由系统管理员)，或以其他方式确定的超控选择(例如由软件(例如调谐应用)、BIOS、操作系统等等)，或其组合。
在框204中，系统100可向多个核中的对应的核提供新的核电压。系统100可在晚于第一时刻的第二时刻提供新的核电压。
图3示出了根据各实施例的可包括PCU 253和集成电压调节器(FIVR255)的系统的示例。在系统200中，多核处理器21可包括PCU 253的代码254(例如，微代码和/或pcode)以控制多核处理器21的FIVR 255。
代码254可识别用于独立地超控对应于核99的熔断电压的外部选择215。在一个示例中，代码215可利用消息收发接口或其他接口的协议以识别外部选择215。
响应于接收外部选择215，代码254可控制FIVR 255以使FIVR 255为核99提供Vcore 257。例如，如果FIVR 255已经在提供对应于存储器23的多个嵌入值22的对应一个的电压，FIVR 255可基于来自PCU 253的控制而改变提供的电压中的至少一个。核99的相应核可接收与先前提供的电压不同的新的核电压。
图4示出了根据各实施例的可用于图3的示例系统中的示例过程的示例。
在框301中，系统200可被供电(或冷重启)。在框302中，PCU 253可为存储器23的核电压读取熔断值22并且可相应地配置。
在框303中，系统200可经由BIOS/EFI(延伸的固件接口)或操作系统操作。在框304中，软件自动化或系统管理员可为至少一个单独的核确定新的电压。代码254可使用协议识别对新的电压的请求。
在框305中，系统200可超控对应的熔断电压，例如，PCU 253可控制FIVR 255以为核99中合适的一个或多个提供新的核电压。在框306中，系统200可输出修改设定(例如，用于新的核电压的调谐或超频设定)已经被授权(例如，由PCU 253授权)的指示至BIOS、应用和/或操作系统。过程可被部分地重复(多核处理器的控制处理器可为下一请求轮询)，如返回箭头所示，用于下一新的电压(也可由软件自动化或系统管理员确定)。
在一个示例中，提供了能够在更高频率和1.40V操作其核中的两个的六核多核处理器，其可包括分别为核0、核1、核2、核3、核4和核5存储电压1.3V、1.35V、1.25V、1.35V、1.35V和1.25V的只读存储器。接受相关联的折衷，系统管理者可配置在1.40V操作的这两个核，以尝试分别为核0、核1、核2、核3、核4和核5在电压1.3V、1.35V、1.40V、1.35V、1.35V和1.40V操作核。由此，核2和5可配置成更高频率而不需要改变其他核的电压。
图5示出了根据各实施例的可采用本文中所描述的装置和/或方法的示例计算设备。
根据各实施例，示例计算设备500可采用本文中所描述的装置和/或方法。如所示，计算设备500可包括多个部件，例如一个或多个处理器504(示出一个)和至少一个通信芯片506。
在各实施例中，一个或多个处理器504的每一个可包括一个或多个处理器核。一个或多个处理器504中的至少一个可以是图1或3的多核处理器SoC。在各实施例中，至少一个通信芯片506可物理地或电地耦合至一个或多个处理器504。在进一步的实现中，通信芯片506可以是一个或多个处理器504的一部分。在各实施例中，计算设备500可包括印刷电路板(PCB)502。对于这些实施例，可以将一个或多个处理器504和通信芯片506设置在其上。在替代实施例中，可以在不采用PCB 502的情形下耦合各种部件。
取决于其应用，计算设备500可包括可能或可能不物理地或电地耦合至PCB 502的其他部件。这些其他部件包括但不限于存储器控制器(未示出)、易失性存储器(例如，动态随机存取存储器(DRAM)520)、非易失性存储器例如只读存储器(ROM)524、闪存522、I/O控制器(未示出)、数字信号处理器(未示出)、密码协处理器(未示出)、图形处理器530、一个或多个天线528、显示器(未示出)、触摸屏显示器532、触摸屏控制器546、电池536、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(GPS)设备540、罗盘542、加速度计(未示出)、陀螺仪(未示出)、扬声器550、相机552和大容量存储设备(例如硬盘驱动器、固态驱动器、压缩盘(CD)、数字多功能盘(DVD))(未示出)等等。
在一些实施例中，一个或多个处理器504、闪存522和/或存储设备(未示出)可包括配置为存储编程指令的相关联的固件(未示出)，这些编程指令使计算设备500能响应于由一个或多个处理器504执行编程指令来实施本文中所描述的方法的所有或被选择的方面。例如，参考图1-4的相应一个，编程指令可实现先前的控制处理器，例如，PCU。在各实施例中，这些方面可以附加地或可替代地使用从一个或多个处理器504、闪存512或存储设备511分离的硬件来实现。例如，参考图1-4的相应一个，替代硬件可包括配备有代码(例如微代码和/或pcode)的先前描述的控制处理器，以执行先前描述的操作。
通信芯片506可使能有线和/或无线通信以将数据转移到或转移出计算设备500。术语“无线”和其衍生物可用于描述可使用通过非固态介质调制的电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等。术语不意指相关联的设备不含有任何线，尽管在一些实施例中它们可能不含有任何线。通信芯片506可实现多种无线标准或协议的任何一个，包括但不限于IEEE 702.20、长期演进(LTE)、LTE高级(LTE-A)、通用分组无线服务(GPRS)、演进数据最优化(Ev-DO)、演进型高速分组接入(HSPA+)、演进型高速下行链路分组接入(HSDPA+)、演进型高速上行链路分组接入(HSUPA+)、全球移动通信系统(GSM)、GSM演进增强型数据速率(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、全球微波互联接入(WiMAX)、蓝牙、其衍生物和称为3G、4G、5G以及进一步的任何其他无线协议。计算设备500可包括多个通信芯片506。例如，第一通信芯片506可专用于诸如Wi-Fi和蓝牙的较短距离无线通信，而第二通信芯片506可专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他的较长距离无线通信。
在各实现中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、计算平板、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或自动娱乐单元)、数码相机、家电、便携式音乐播放器或数字录像机。在进一步的实现中，计算设备500可以是处理数据的任何其他电子设备。
可以利用一个或多个计算机可用或计算机可读介质的任意组合。计算机可用或计算机可读介质例如可以是但不限于，电子、磁、光、电磁、红外或半导体系统、装置、设备或传播介质。计算机可读介质的更具体示例(非穷举列表)将包括下列各项：具有一条或多条线的电连接件、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、光纤、便携式压缩盘只读存储器(CD-ROM)、光存储设备、诸如支持因特网或内联网的传输介质的传输介质或磁存储设备。注意，计算机可用或计算机可读介质甚至可以是其上打印有程序的纸张或另一合适的介质，因为程序可以经由例如对纸张或其他介质的光学扫描而被电子地捕获，随后如有必要被编译、解释，或以其他合适的方式处理，并随后存储在计算机存储器中。在本文档的上下文中，计算机可用或计算机可读介质可以是可包含、存储、通信、传播、或传输程序以供指令执行系统、装置或设备使用或结合指令执行系统、装置或设备一起使用的任何介质。计算机可用介质可包括被传播的数据信号，随其体现在基带中或作为载波的一部分的计算机可用程序代码。可使用任何合适的介质来传送该计算机可用程序代码，包括但不限于无线、有线、光纤缆线、RF等。
用于执行本公开的操作的计算机程序代码可以一种或多种编程语言的任意组合来编写，包括面向对象编程语言(例如Java、Smalltalk、C++等等)以及常规程序化编程语言(诸如“C”编程语言或类似的编程语言)。该程序代码可作为部分地在用户的计算机上并且部分地在远程计算机上或完全地在远程计算机或服务器上的独立的软件包完全地在用户的计算机上、部分地在用户的计算机上执行。在后一场景中，可通过任意类型的网络(包括局域网(LAN)或广域网(WAN))将远程计算机连接至用户的计算机，或可作出至外部计算机的该连接(例如，通过使用因特网服务提供商的因特网)。
示例
示例1是具有每核电压可调节性的装置。装置可包括多核处理器SoC(片上系统)，多核处理器SoC(片上系统)包括：多个架构上相同的核，其中多个架构上相同的核中的第一核具有第一物理特性，并且多个架构上相同的核中的第二核具有与第一物理特性不同的第二物理特性；以及用于存储与多个架构上相同的核对应地相关联的多个嵌入值的存储器，每个嵌入值用于为多个架构上相同的核中的相应一个指示默认电压；以及用于提供来自多核处理器SoC外部的访问以将多个架构上相同的核的电压独立地设定为与默认电压的值不同的值的部件。
示例2包括示例1的主题，并且多核处理器SoC进一步包括：耦合至多个架构上相同的核的电压调节器，电压调节器用于为多个架构上相同的核提供独立地设定的电压。
示例3包括示例1-2中的任一项的主题，并且进一步包括耦合至多核处理器SoC的外部电压调节器。
示例4包括示例1-3中的任一项的主题，并且部件包括多个引脚，每个引脚对应于多个架构上相同的核的相应核。
示例5包括示例1-4中的任一项的主题，并且多核处理器SoC进一步包括：功率控制单元(PCU)；以及存储器，具有存储在所述存储器上的指令，响应于由所述PCU执行，所述PCU执行操作以用于：识别多核处理器SoC经由部件接收的信号的信息；以及基于识别的信息控制多核处理器SoC的电压调节器，以使电压调节器响应于对信息的识别为多个架构上相同的核的第一核提供第一电压，其中第一电压的大小与默认电压的对应电压的大小不同。
示例6包括示例1-5中的任一项的主题，并且识别的信息包括对应于核中的相应一个的实际电压值、从默认电压中的相应一个的偏移、或电压值与从基本电压值的偏移中的至少一个。
示例7包括示例1-6中的任一项的主题，并且进一步包括模块，用于方便用户访问部件以将多个架构上相同的核的电压独立地设定为与默认电压的值不同的值。
示例8包括示例1-7中的任一项的主题，并且模块用于响应于来自用户的输入对接口收发消息。
示例9包括示例1-8中的任一项的主题，其中部件包括控制寄存器。
示例10包括示例1-10中的任一项的主题，并且进一步包括基本输入输出系统(BIOS)，用于方便用户访问部件以将多个架构上相同的核的电压独立地设定为与默认电压的值不同的值。
示例11是具有在其上存储的响应于处理设备的执行使得处理设备执行操作的每核处理器编程的指令的计算机可读介质，用于：识别多核处理器SoC(片上系统)接收的信号的信息；其中多核处理器SoC的第一核具有第一物理特性，并且多核处理器SoC的第二核具有与第一物理特性不同的第二物理特性；以及基于识别的信息控制多核处理器SoC的电压调节器以使电压调节器选择性地为多个核中的第一核提供第一电压。
示例12包括示例11的主题，其中操作进一步用于选择性地为多个核中的第二核提供第二电压，该选择性地为第二核提供第二电压与选择性地为第一核提供第一电压同时发生。
示例13包括示例11-12中的任一项的主题，其中第二电压是对应于该第二核的默认电压。
示例14包括示例11-13中的任一项的主题，其中：识别的信息包括对应于核中的相应一个的实际电压值、从对应于第一核的默认电压中的相应一个的偏移、或基本电压值与从基本电压值的偏移中的至少一个；以及第一电压对应于实际电压值、从默认电压中的相应一个的偏移、或从基本电压值的偏移中的至少一个。
示例15是用于在每核基础上编程处理器电压的方法。该方法可包括访问与多核处理器的多个核对应地相关联的多个嵌入值，每个嵌入值为多个架构上相同的核中的相应一个指示默认电压；在第一时刻，为多个核提供核电压，核电压对应于默认电压；响应于接收超控选择，标识与提供的核电压不同的新的核电压；以及在晚于第一时刻的第二时刻，为多个核中的一个核提供新的核电压。
示例16包括示例15的主题，并且在第二时刻，为多个核中的一个不同的核提供核电压中的一个核电压。
示例17包括示例15-16的主题，并且在第二时刻，为多个核中的一个不同的核提供不同的新的核电压。
示例18包括示例15-17中的任一项的主题，并且超控选择包括升电压命令。
示例19包括示例15-17中的任一项的主题，并且其中超控选择包括降电压命令。
示例20包括示例15-19中的任一项的主题，并且超控选择指示电压范围，并且其中该方法进一步包括：从电压范围中选择新的核电压。
示例21是用于在每核基础上编程处理器电压的设备。该设备可包括用于访问与多核处理器的多个核对应地相关联的多个嵌入值的装置，每个嵌入值为多个架构上相同的核中的相应一个指示默认电压；用于在第一时刻为多个核提供核电压的装置，核电压对应于默认电压；用于响应于接收超控选择标识与提供的核电压不同的新的核电压的装置；以及在晚于第一时刻的第二时刻为多个核中的一个核提供新的核电压的装置。
示例22包括示例21的主题，以及用于在第二时刻为多个核中的一个不同的核提供核电压中的一个核电压的装置。
示例23包括示例21-22的主题，并且用于在第二时刻为多个核中的一个不同的核提供不同的新的核电压的装置。
示例24包括示例21-23中的任一项的主题，并且超控选择包括升电压命令。
示例25包括示例21-23中的任一项的主题，并且超控选择包括降电压命令。
示例26包括示例21-25中的任一项的主题，并且超控选择指示电压范围，并且该设备可包括用于从电压范围中选择新的核电压的装置。

Claims (26)

1.一种具有每核电压可调节性的装置，所述装置包括：
多核处理器SoC片上系统，包括：
通信接口，用于基于消息接口协议提供来自所述多核处理器SoC的外部的访问；
多个架构上相同的核，其中所述多个架构上相同的核中的第一核具有第一物理特性，并且所述多个架构上相同的核中的第二核具有与所述第一物理特性不同的第二物理特性；以及
存储器，用于存储与所述多个架构上相同的核对应地相关联的多个嵌入值，每个嵌入值用于为所述多个架构上相同的核中的相应一个指示默认电压；以及
部件，用于基于所述消息接口协议来识别来自通过所述通信接口接收的包括在所述多核处理器SoC的外部生成的电压请求的信号的值，以将所述多个架构上相同的核的电压独立地设定为与所述默认电压的值不同的值。
2.如权利要求1所述的装置，其特征在于，所述多核处理器SoC进一步包括：
电压调节器，耦合至所述多个架构上相同的核，所述电压调节器用于为所述多个架构上相同的核提供独立地设定的电压。
3.如权利要求1所述的装置，进一步包括耦合至所述多核处理器SoC的外部电压调节器。
4.如权利要求3所述的装置，其特征在于，所述部件包括多个引脚，每个引脚对应于所述多个架构上相同的核中的相应核。
5.如权利要求1所述的装置，其特征在于，所述多核处理器SoC进一步包括：
功率控制单元PCU；以及
存储器，具有存储在所述存储器上的指令，响应于由所述PCU执行，所述PCU执行操作以用于：
识别所述多核处理器SoC经由所述部件接收的信号的信息；以及
基于识别的信息控制所述多核处理器SoC的电压调节器，以使所述电压调节器响应于对所述信息的识别为所述多个架构上相同的核中的第一核提供第一电压，其中所述第一电压的大小与所述默认电压中的对应电压的大小不同。
6.如权利要求5所述的装置，其特征在于，所述识别的信息包括对应于核中的相应一个的实际电压值、从所述默认电压中的相应一个的偏移、或电压值与从基本电压值的偏移中的至少一个。
7.如权利要求1所述的装置，进一步包括模块，用于方便用户访问所述部件以将所述多个架构上相同的核的电压独立地设定为与所述默认电压的值不同的值。
8.如权利要求7所述的装置，其特征在于，所述模块用于响应于来自所述用户的输入对接口收发消息。
9.如权利要求1-8中的任一项所述的装置，其特征在于，所述部件包括控制寄存器。
10.如权利要求1-8中的任一项所述的装置，进一步包括基本输入输出系统BIOS，用于方便用户访问所述部件以将所述多个架构上相同的核的电压独立地设定为与所述默认电压的值不同的值。
11.一种用于在每核基础上编程处理器电压的设备，所述设备包括：
用于基于消息接口协议识别从多核处理器SoC片上系统外部通过所述多核处理器SoC的通信接口接收的信号的信息的装置；
其中所述多核处理器SoC的第一核具有第一物理特性，并且所述多核处理器SoC的第二核具有与所述第一物理特性不同的第二物理特性；以及
用于基于所述识别的信息控制所述多核处理器SoC的电压调节器以使所述电压调节器选择性地为所述多个核中的第一核提供第一电压的装置。
12.如权利要求11所述的设备，进一步包括用于选择性地为所述多个核中的第二核提供第二电压的装置，其中选择性地为所述第二核提供所述第二电压与选择性地为所述第一核提供所述第一电压同时发生。
13.如权利要求12所述的设备，其特征在于，所述第二电压是对应于所述第二核的默认电压。
14.如权利要求11-13中的任一项所述的设备，其特征在于：
所述识别的信息包括对应于所述核中的相应一个的实际电压值、从对应于所述第一核的默认电压中的相应一个的偏移、或基本电压值与从所述基本电压值的偏移中的至少一个；以及
所述第一电压对应于所述实际电压值、从所述默认电压中的相应一个的所述偏移、或从所述基本电压值的所述偏移中的至少一个。
15.一种用于在每核基础上编程处理器电压的方法，所述方法包括：
访问与多核处理器的多个核对应地相关联的多个嵌入值，每个嵌入值为多个架构上相同的核中的相应一个指示默认电压；
在第一时刻，为所述多个核提供核电压，所述核电压对应于所述默认电压；
响应于通过所述多核处理器的通信接口接收超控选择，基于消息接口协议来标识与提供的核电压不同的新的核电压；以及
在晚于所述第一时刻的第二时刻，为所述多个核中的一个核提供所述新的核电压。
16.如权利要求15所述的方法，进一步包括：
在所述第二时刻，为所述多个核中的一个不同的核提供不同的新的核电压。
17.如权利要求15所述的方法，其特征在于，所述超控选择包括升电压命令。
18.如权利要求15所述的方法，其特征在于，所述超控选择包括降电压命令。
19.如权利要求15所述的方法，其特征在于，所述超控选择指示电压范围，并且其中所述方法进一步包括：
从所述电压范围中选择所述新的核电压。
20.如权利要求15-19中的任一项所述的方法，进一步包括：
在所述第二时刻，为所述多个核中的一个不同的核提供核电压中的一个核电压。
21.一种用于在每核基础上编程处理器电压的设备，所述设备包括：
用于访问与多核处理器的多个核对应地相关联的多个嵌入值的装置，每个嵌入值为多个架构上相同的核中的相应一个指示默认电压；
用于在第一时刻为所述多个核提供核电压的装置，所述核电压对应于所述默认电压；
用于响应于通过所述多核处理器的通信接口接收超控选择而基于消息接口协议来标识与提供的核电压不同的新的核电压的装置；以及
用于在晚于所述第一时刻的第二时刻为所述多个核中的一个核提供所述新的核电压的装置。
22.如权利要求21所述的设备，进一步包括：
用于在所述第二时刻为所述多个核中的一个不同的核提供不同的新的核电压的装置。
23.如权利要求21所述的设备，其特征在于，所述超控选择包括升电压命令或降电压命令。
24.如权利要求21所述的设备，其特征在于，所述超控选择指示电压范围，并且其中所述设备进一步包括：
用于从所述电压范围中选择所述新的核电压的装置。
25.如权利要求21-24中的任一项所述的设备，进一步包括：
用于在所述第二时刻为所述多个核中的一个不同的核提供核电压中的一个核电压的装置。
26.一种机器可读存储介质，所述机器可读存储介质包括代码，所述代码在被执行时使机器执行如权利要求15-20中的任一项所述的方法。
CN201611219290.4A 2016-01-26 2016-12-26 提供来自多核处理器SoC外部的访问以独立地配置电压 Active CN106997233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/007,021 2016-01-26
US15/007,021 US10013392B2 (en) 2016-01-26 2016-01-26 Providing access from outside a multicore processor SoC to individually configure voltages

Publications (2)

Publication Number Publication Date
CN106997233A CN106997233A (zh) 2017-08-01
CN106997233B true CN106997233B (zh) 2021-04-27

Family

ID=59360627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611219290.4A Active CN106997233B (zh) 2016-01-26 2016-12-26 提供来自多核处理器SoC外部的访问以独立地配置电压

Country Status (6)

Country Link
US (4) US10013392B2 (zh)
KR (2) KR20180099691A (zh)
CN (1) CN106997233B (zh)
DE (1) DE112016006306T5 (zh)
SG (1) SG10201610418VA (zh)
WO (1) WO2017131902A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10013392B2 (en) * 2016-01-26 2018-07-03 Intel Corporation Providing access from outside a multicore processor SoC to individually configure voltages
US11061429B2 (en) * 2017-10-26 2021-07-13 Advanced Micro Devices, Inc. Fine-grained speed binning in an accelerated processing device
KR102442921B1 (ko) * 2017-12-11 2022-09-13 삼성전자주식회사 디지털 시그널 프로세서(dsp)의 태스크 관리 효율을 높일 수 있는 전자 장치
GB201810638D0 (en) * 2018-06-28 2018-08-15 Nordic Semiconductor Asa Power-management in a system on chip
US11442495B2 (en) * 2020-03-06 2022-09-13 Advanced Micro Devices, Inc. Separate clocking for components of a graphics processing unit
CN111736982B (zh) * 2020-05-12 2023-12-08 深圳震有科技股份有限公司 一种5g数据转发平面的数据转发处理方法和服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351759A (zh) * 2006-01-03 2009-01-21 先进微装置公司 用于在独立的频率及/或电压操作集成电路的组件的系统及方法
CN104508594A (zh) * 2012-08-31 2015-04-08 英特尔公司 在处理器中配置功率管理功能
CN104575584A (zh) * 2013-10-23 2015-04-29 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6769069B1 (en) * 2000-10-19 2004-07-27 International Business Machines Corporation Service processor control of module I / O voltage level
US7080263B2 (en) 2002-08-12 2006-07-18 Hewlett-Packard Development Company, L.P. Voltage management of processors in a bladed system based on number of loaded processors
US20040128565A1 (en) * 2002-12-31 2004-07-01 Intel Corporation (A Delaware Corporation) System for driving clock signal over a bus for a slave device
US7490254B2 (en) 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
US9134782B2 (en) * 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US20090235108A1 (en) 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
TWI379185B (en) * 2008-11-05 2012-12-11 Asustek Comp Inc Method and apparatus of tuning operation clock and voltage of computer system
TWI398752B (zh) * 2009-04-30 2013-06-11 Asustek Comp Inc 中央處理器的超頻控制方法和超頻控制程式
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US8874941B2 (en) * 2011-06-14 2014-10-28 Utah State University Apparatus and method for designing an architecturally homogeneous power-performance heterogeneous multicore processor using simulated annealing optimization
US20140136823A1 (en) 2012-11-15 2014-05-15 Daniel J. Ragland Enabling A User And/Or Software To Dynamically Control Performance Tuning Of A Processor
US9405340B2 (en) * 2013-06-27 2016-08-02 Intel Corporation Apparatus and method to implement power management of a processor
US20150198988A1 (en) * 2014-01-16 2015-07-16 Qualcomm Incorporated Core specific process voltage scaling for optimizing multi-core operation
US9557797B2 (en) * 2014-05-20 2017-01-31 Qualcomm Incorporated Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power
US20160054788A1 (en) * 2014-08-22 2016-02-25 Apple Inc. Parameter-Based Sensor Selection
US10013392B2 (en) * 2016-01-26 2018-07-03 Intel Corporation Providing access from outside a multicore processor SoC to individually configure voltages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351759A (zh) * 2006-01-03 2009-01-21 先进微装置公司 用于在独立的频率及/或电压操作集成电路的组件的系统及方法
CN104508594A (zh) * 2012-08-31 2015-04-08 英特尔公司 在处理器中配置功率管理功能
CN104575584A (zh) * 2013-10-23 2015-04-29 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块

Also Published As

Publication number Publication date
WO2017131902A1 (en) 2017-08-03
US20170212572A1 (en) 2017-07-27
US20220114134A1 (en) 2022-04-14
DE112016006306T5 (de) 2018-10-18
KR102635344B1 (ko) 2024-02-13
KR20180099691A (ko) 2018-09-05
US10783110B2 (en) 2020-09-22
US11216409B2 (en) 2022-01-04
US11892969B2 (en) 2024-02-06
SG10201610418VA (en) 2017-08-30
KR20220043225A (ko) 2022-04-05
US20210004348A1 (en) 2021-01-07
US20190004993A1 (en) 2019-01-03
CN106997233A (zh) 2017-08-01
US10013392B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
CN106997233B (zh) 提供来自多核处理器SoC外部的访问以独立地配置电压
US11762449B2 (en) Current control for a multicore processor
US10228740B2 (en) Sensor device and method
US9207994B2 (en) Scheduling tasks among processor cores
US8543960B1 (en) Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures
US20200257601A1 (en) Device, method and system for performing closed chassis debug with a repeater
TW201934883A (zh) 複數冷卻風扇模組控制方法、伺服器系統以及非暫態電腦可讀儲存媒體
KR20180121775A (ko) 데이터에 대한 요청들을 조정하고 인증하기 위한 방법 및 장치
US20150220371A1 (en) Energy aware information processing framework for computation and communication devices coupled to a cloud
US20170185705A1 (en) Method and device for simulating disk drive
CN107025196B (zh) 物理层设备操作系统以及方法
US9696775B2 (en) Integrated circuit with on-chip power profiling
US11977423B2 (en) System and method for thermal management of motion sensitive systems
US20080209020A1 (en) Dynamic performance management
US20230195188A1 (en) System and method for thermal management of motion sensitive systems
US10401928B2 (en) Interface for communication between circuit blocks of an integrated circuit, and associated apparatuses, systems, and methods
US20190286450A1 (en) Controlled customization of silicon initialization
WO2021021315A1 (en) Declarative transactional communications with a peripheral device via a low-power bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant