CN106970891A - 一种微处理器与外设交互的方法、装置及系统 - Google Patents

一种微处理器与外设交互的方法、装置及系统 Download PDF

Info

Publication number
CN106970891A
CN106970891A CN201710161067.7A CN201710161067A CN106970891A CN 106970891 A CN106970891 A CN 106970891A CN 201710161067 A CN201710161067 A CN 201710161067A CN 106970891 A CN106970891 A CN 106970891A
Authority
CN
China
Prior art keywords
interacted
peripheral hardware
microprocessor
qspi
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710161067.7A
Other languages
English (en)
Other versions
CN106970891B (zh
Inventor
尤晓翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali cloud computing Co., Ltd.
Original Assignee
Shanghai Mxchip Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mxchip Information Technology Co Ltd filed Critical Shanghai Mxchip Information Technology Co Ltd
Priority to CN201710161067.7A priority Critical patent/CN106970891B/zh
Publication of CN106970891A publication Critical patent/CN106970891A/zh
Application granted granted Critical
Publication of CN106970891B publication Critical patent/CN106970891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Stored Programmes (AREA)

Abstract

本发明实施例公开了一种微处理器与外设交互的方法,先根据待交互外设的属性信息对QSPI接口的参数进行初始化处理,然后根据交互的内容对QSPI接口的参数进行配置;在接口配置完成之后,微处理器与待交互外设就可通过QSPI接口进行交互。本申请提供的技术方案通过对QSPI接口进行配置,保证驱动的完整性,使得微处理器可使用该接口对外设进行发布命令或数据传输,可极大地提高传输效率;还可有效的解决传输不稳定的问题;降低微处理器与外设间的通讯时间,从而提高了整体系统的工作效率,提升用户的使用体验。此外,本发明实施例还提供了相应的实现装置及系统,进一步使得所述方法更具有实用性,所述装置及系统具有相应的优点。

Description

一种微处理器与外设交互的方法、装置及系统
技术领域
本发明实施例涉及微嵌入式系统开发技术领域,特别是涉及一种微处理器与外设交互的方法、装置及系统。
背景技术
微处理器是由一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的功能。微处理器可完成取指令、执行指令,以及与外界存储器和逻辑部件交换信息等操作,是微型计算机的运算控制部分。
外设为外部设备的简称,是指与计算机主机相连的硬件设备。用于传输、转送以及存储数据和信息,是计算机系统中的重要组成部分。例如,外设可为闪存、运存、网络控制器、LCD显示驱动器、A/D转换器和微控制器等。
微处理器与外设的数据传输方式为并行数据传输方式以及串行数据传输方式。串行传输,即串行通信,是指使用一条数据线,将数据一位一位地依次传输,每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息,适用于计算机与计算机、计算机与外设之间的远距离通信。由于串行数据传输方式信号线少,协议简单,在长距离、低速率的传输中得到广泛应用。
现有技术中,一般将SPI串行数据传输协议(Serial Peripheral Interface,串行外设接口)用于串行数据传输。SPI作为同步串行外设接口,可使微处理器与各种外部设备以串行方式进行通信以交换信息。
虽然SPI接口有信号线少,协议简单的优势,但是当遇到大数据进行传输时,传输需等待的时间较长,传输速率较慢,无法满足微处理器与外设数据传输的要求。故,在微处理器与外设进行交互时,如何提高数据的传输速率,是本领域技术人员亟待解决的问题。
发明内容
本发明实施例的目的是提供一种微处理器与外设交互的方法、装置及系统,以提高微处理器与外设在交互时数据的传输速率。
为解决上述技术问题,本发明实施例提供以下技术方案:
本发明实施例一方面提供了一种微处理器与外设交互的方法,包括:
获取待交互外设的属性信息;
根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;
通过所述QSPI接口,与所述待交互外设进行交互。
可选的,所述微处理器通过所述QSPI接口,与所述待交互外设进行交互包括;
向所述待交互外设,发送获取所述待交互外设的标识信息的指令;
根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功;
当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互;当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
可选的,在所述当判定与所述待交互外设连接不成功时之后还包括:
向当前用户进行提示微处理器与所述待交互外设连接不成功的信息。
可选的,所述标识信息为所述待交互外设对应的芯片ID。
可选的,当所述待交互外设为存储设备时,所述根据交互的内容对所述QSPI接口进行配置为:
根据当前用户输入的选择模式指令,将所述QSPI接口配置为内存映射模式。
可选的,在所述通过所述QSPI接口,与所述待交互外设进行交互之后还包括:
检测所述待交互外设的工作状态;
当检测到与所述待交互外设的交互结束时,关闭所述QSPI接口。
本发明实施例另一方面提供了一种微处理器与外设交互的装置,包括:
获取信息模块,用于获取待交互外设的属性信息;
配置接口模块,用于根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;
交互模块,用于通过所述QSPI接口,与所述待交互外设进行交互。
可选的,所述交互模块包括:
发送单元,用于向所述待交互外设,发送获取所述待交互外设的标识信息的指令;
判断单元,用于根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功;
执行单元,用于当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互;当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
可选的,还包括:
提示模块,用于向当前用户进行提示微处理器与所述待交互外设连接不成功的信息。
本发明实施例还提供了一种微处理器与外设交互的系统,包括:
微处理器,用于获取待交互外设的属性信息;根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;通过所述QSPI接口,与所述待交互外设进行交互;
外设,与所述微处理器通过所述QSPI接口相连,用于与所述微处理器进行交互。
本发明实施例提供了一种微处理器与外设交互的方法,先根据待交互外设的属性信息对QSPI接口的参数进行初始化处理,然后根据交互的内容对QSPI接口的参数进行配置;在接口配置完成之后,微处理器与待交互外设就可通过QSPI接口进行交互。
本申请提供的技术方案通过对QSPI接口进行配置,保证驱动的完整性,使得微处理器可使用该接口对外设进行发布命令或数据传输。由于SPI只有1个8位的发送数据寄存器,处理器每次只能准备一个字节的待发送数据;而QSPI具有16个QSPI传输控制组的传输队列,可以一次性传输包含多达16个8位或16位数据的传输队列,且一旦传输启动,直到传输结束都无需处理器干预,故可极大地提高传输效率。此外,使用QSPI接口进行交互,还可有效的解决传输不稳定的问题;提高微处理器和外部设备传输数据的速率,可大大的降低微处理器与外设间的通讯时间,从而提高了整体系统的工作效率,提升用户的使用体验。
此外,本发明实施例还针对微处理器与外设交互的方法提供了相应的实现装置及系统,进一步使得所述方法更具有实用性,所述装置以及系统具有相应的优点。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一个示例性应用场景的框架示意图;
图2为本发明实施例提供的一种微处理器与外设交互方法的流程示意图;
图3为本发明实施例提供的QSPI结构示意图;
图4为本发明实施例提供的另一种微处理器与外设交互方法的流程示意图;
图5为本发明实施例提供的再一种微处理器与外设交互方法的流程示意图;
图6为本发明实施例提供的微处理器与外设交互装置的一种具体实施方式结构图;
图7为本发明实施例提供的微处理器与外设交互装置的另一种具体实施方式结构图;
图8为本发明实施例提供的微处理器与外设交互系统的一种具体实施方式结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象,而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可包括没有列出的步骤或单元。
在嵌入式系统开发过程,难免会遇到诸如bin文件下载,数据传输和搬运的问题,那么微处理器与外部设备的交互是不可避免的。而传统的SPI接口虽然在数据传输方式上有信号线少,协议简单等优点,但是如果遇到一些大数据的传输,难免存在传输时间长,需要等待时间长的弱势,无法满足数据传输速率的需求。
本申请的发明人经过研究发现,在SPI协议的基础上,本领域技术人员对其功能进行了增强,增加了队列传输机制,推出了QSPI协议(Queued Serial PeripheralInterface,队列串行外围接口协议)。
与SPI结构相比,QSPI结构以80字节的RAM取代了SPI的发送以及接收数据的寄存器。80字节的RAM分为三部分:16字节用于发送RAM,16字节用于接收RAM以及16字节的命令RAM,构成了16个QSPI传输控制组的输出队列,每个QSPI传输控制组由1个命令RAM、1个发送RAM以及1个接收RAM组成。每个QSPI传输的数据长度、片选信息可由该QSPI传输控制组的命令RAM单独决定。
由于SPI只有1个8位的发送数据寄存器,处理器每次只能准备一个字节的待发送数据;而QSPI具有16个QSPI传输控制组的传输队列,可以一次性传输包含多达16个8位或16位数据的传输队列,处理器每次可准备16个待传输的数据,并通过命令RAM对每个待传输数据的长度进行设置。QSPI传输启动时,QSPI模块将从起始点开始依次发送准备好的数据直至结束点,整个过程无需处理器干预。
综上所述,本申请发明人发现,采用QSPI接口作为微处理器与外设交互的接口,即先根据待交互外设的属性信息对QSPI接口的参数进行初始化处理,然后根据交互的内容对QSPI接口的参数进行配置;在接口配置完成之后,微处理器与待交互外设就可通过QSPI接口进行交互,可提升微处理器与外设传输数据的速率。
基于上述本发明实施例的技术方案,下面首先结合图1对本发明实施例的技术方案涉及的一些可能的应用场景进行举例介绍,图1为本发明实施例提供的微处理器与存储设备交互的框架示意图。
如图1所示,对由微处理器101与存储设备102组成的交互系统,再进行交互之前,需要先给系统连接电源(即上电),根据存储设备102属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对QSPI接口的参数进行配置;微处理器101给存储设备102发送读取存储设备标识信息的指令。如果读取存储设备102标识信息无误,微处理器101可通过QSPI接口对存储设备102进行存储读取操作。
需要注意的是,上述应用场景仅是为了便于理解本申请的思想和原理而示出,本申请的实施方式在此方面不受任何限制。相反,本申请的实施方式可以应用于适用的任何场景。
在介绍了本发明实施例的技术方案后,下面详细的说明本申请的各种非限制性实施方式。
首先参见图2,图2为本发明实施例提供的一种微处理器与存储设备交互方法的流程示意图,本发明实施例可包括以下内容:
S201:获取待交互外设的属性信息。
待交互外设可为闪存、运存、网络控制器、LCD显示驱动器、A/D转换器、微控制器、任何的外部存储设备(优盘、软盘、光驱、硬盘等等),这均不影响本申请的实现。
属性信息为待交互外设的种类、适用接口的类型、传输数据的速率以及传输方式等等,当然,也可包括其他属性信息。
微处理器获取外设的属性信息后,可以以表格的、图片、文档等格式进行保存,当然,也可不保存。
S202:根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置。
QSPI的结构如图3所示,具体说明参见上文所述,此处就不再赘述。对QSPI接口进行初始化以及配置可对QSPI中的寄存器的位进行设置。不同的外设对QSPI接口进行初始化时,参数的具体取值不同,本领域技术人员可根据自身经验以及具体实际情况进行选取,本申请对此不作任何限定。
QSPI的接口配置还可对相应的引脚进行配置,QSPI的引脚包括:QSPI_DIN为串行数据输入引脚;QSPI_DOUT为串行数据输出引脚;QSPI_CLK为串行时钟输出;QSPI_CS[3:0]为片选信号,通过外接译码器可以选择多达16个设备。
根据交互的内容对QSPI接口的参数进行配置,为软件端的配置,不同的交互内容对应的配置参数不同,本领域技术人员可根据自身经验以及具体实际情况进行选取,本申请对此不作任何限定。
需要说明的是,初始化以及配置皆是微处理器执行的操作。
S203:通过所述QSPI接口,与所述待交互外设进行交互。
在QSPI接口配置完成后,微处理器与外设就可进行交互,例如,当外设为存储器时,交互即为微处理器对存储器上的内容进行读取操作,或写操作(即微处理器将相关内容存储在存储器中)。
由上可知,本发明实施例通过对QSPI接口进行配置,保证驱动的完整性,使得微处理器可使用该接口对外设进行发布命令或数据传输。由于SPI只有1个8位的发送数据寄存器,处理器每次只能准备一个字节的待发送数据;而QSPI具有16个QSPI传输控制组的传输队列,可以一次性传输包含多达16个8位或16位数据的传输队列,且一旦传输启动,直到传输结束都无需处理器干预,故可极大地提高传输效率。此外,使用QSPI接口进行交互,还可有效的解决传输不稳定的问题;提高微处理器和外部设备传输数据的速率,可大大的降低微处理器与外设间的通讯时间,从而提高了整体系统的工作效率,提升用户的使用体验。
当待交互外设为存储设备时,存在一种特殊的工作模式,使得微处理器可以将外部存储器变为等同于内部存储器使用,大大增加了通讯效率,降低了通讯难度。
S202中根据交互的内容对所述QSPI接口的参数进行配置可为:
根据当前用户输入的选择模式指令,将QSPI接口配置为内存映射模式。
内存映射文件,是由一个文件到一块内存的映射。内存映射文件与虚拟内存有些类似,通过内存映射文件可以保留一个地址空间的区域,同时将物理存储器提交给此区域,内存文件映射的物理存储器来自一个已经存在于磁盘上的文件,而且在对该文件进行操作之前必须首先对文件进行映射。使用内存映射文件处理存储于磁盘上的文件时,将不必再对文件执行I/O操作,使得内存映射文件在处理大数据量的文件时能起到相当重要的作用。
在设置为内存映射模式之后,对于外部存储器的操作可以简化为操作内部存储,使用特定地址进行操作即可,大大的降低了二者交互的难度,提高了二者交互的成功率以及速率。
配置完成后,可能由于配置过程出错,或者是外设和微处理器不匹配,又或是外设坏掉等,这些原因都会导致外设与微处理器连接不成功。而在微处理器与外设都不知道彼此连接不成功时,还会继续进行交互,但是当连接不成功时,外设与微处理器就无法成功的进行交互,这样,势必会造成文件损失,或者是浪费交互时间,造成传输速率较慢,整体系统的速率较慢等等问题。
鉴于此,本申请基于上述实施例提供了另外一个实施例,请参见图4,图4为本发明实施例提供的另一种微处理器与外设交互方法的流程示意图,具体的可包括以下内容:
S401-S402:具体的与上述实施例的S201-S202所描述一致,此处不再赘述。
S403:向所述待交互外设,发送获取所述待交互外设的标识信息的指令。
每一个外部设备都有一个对应的芯片ID,用于标识其唯一性。故,待交互外设的标识信息可为其对应的芯片ID。当然,也可为其他标识信息,本申请对此不做任何限定。举例来说,可使用收到获取指令的当前时间(年-月-日-时-分-秒)加上外设的名称组成的序列号。
S404:根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功。
当待交互外设返回的结果为微处理器发送的待交互外设的标识信息时,则表明微处理器与外设连接成功;否则,则证明二者连接不成功。例如,当接收到的结果为空白信息或未接收到任何信息时,则证明二者连接不成功。
S405:当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互。当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
当判定连接成功时,微处理器与外设可进行交互;当判定连接不成功时,可重新对QSPI接口进行配置,然后再进行判断是否连接成功,直至判断成功。
需要说明的是,当重新配置次数超过三次后,连接不成功的原因可能不是由于配置的错误,故为了避免浪费因错误修正连接不成功的原因的时间,可对配置进行计数,当超过三次,便将连接不成功返回给当前用户,用户再对连接不成功进行诊断。当然,也可不为三次,这均不影响本发明实施例的实现。
由上可知,本发明实施例在上述实施例基础上,在进行交互之前先判断微处理器与外设是否成功连接,有利于提升传输数据的效率,从而提高整体系统的工作效率,有利于提升用户的使用体验。
在判定连接不成功时,为了尽快诊断连接不成功的原因,快速进行修复,提高交互效率,基于上述实施例,请参阅图5,还可包括:
S406:向当前用户进行提示微处理器与待交互外设连接不成功。
提示可以通过以某种格式信息的形式在屏幕上显示出来(例如液晶屏)。某种格式信息可为文字信息,例如显示微处理器与外设连接不成功;也可为图片形式;也可为数字形式,具体数值表示的意义可预先进行设置;或以字母的形式,例如‘OK’表示正常,‘FAIL’为连接不成功,当然,也可采用其他任何格式的信息进行表示输出结果,这均不影响本实施例的实现。
还可以通过语音的形式进行提示,具体的可通过发声进行提示,例如语音可输出一切正常或微处理器与外设连接不成功。
还可以设置故障指示灯进行提示,可采用LED作为故障指示灯,当然,也可采用其他任何形式的等,如二极管,优选的,应选择亮度大、功率小的灯。举例来说,如果判定连接不成功,则可通过点亮故障指示灯进行提示。
还可进行报警提示。
当判定连接不成功时,可进行报警。可采用蜂鸣器长鸣进行报警提示,也可采用其他响铃的形式进行报警,也可采用其他任何形式的报警,这均不影响本发明实施例的实现。
做该项设置,是为了其客户或工作人员更直观的了解当前连接状态,可替换为其他提醒装置,但也可不做该项设置。
设置进行报警使得本申请的技术方案更加直观、形象化,方便工作人员使用,提升用户使用体验。
当然,并不限于上述形式进行提示,只要达到可以将连接不成功的结果向用户进行提示,让用户明白当前诊断的结果的目的即可。
当然,也可同时进行显示、语音提示、设置故障灯与报警提示,这均不影响本发明的实现。
微处理器与外设的交互不可能一直进行,在交互结束后,可将进行交互的QSPI接口进行关闭,从而不影响其他设备通过该接口进行交互。基于上述实施例,请参阅图5,具体可为:
S407:检测待交互外设的工作状态;
S408:当检测到与待交互外设的交互结束时,关闭QSPI接口。
当检测到外设停止与微处理器进行交互后,可将QSPI接口关掉。当外设太多时,由于QSPI接口有限,为了避免其他外设无法及时与微处理器进行交互,一旦当前待交互外设结束与微处理器的交互,就关闭当前使用的QSPI接口,有利于提升整体系统交互的效率。
还需要说明的是,对于整个微处理器与外设组成的系统,当系统一旦断电,重新进行上电后,就需要对QSPI接口进行配置,而在配置成功后,只要不断电,就可在下次进行交互前,不用对接口进行配置,节省配置时间,提升交互效率。
本发明实施例还针对微处理器与外设交互的方法提供了相应的实现装置,进一步使得所述方法更具有实用性。下面对本发明实施例提供的微处理器与外设交互的装置进行介绍,下文描述的微处理器与外设交互的装置与上文描述的微处理器与外设交互的方法可相互对应参照。
参见图6,图6为本发明实施例提供的微处理器与外设交互装置的在一种具体实施方式结构图,该装置可包括:
获取信息模块601,用于获取待交互外设的属性信息。
配置接口模块602,用于根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置。
交互模块603,用于通过所述QSPI接口,与所述待交互外设进行交互。
可选的,在本实施例的一些实施方式中,所述交互模块603例如可以包括:
发送单元6031,用于向所述待交互外设,发送获取所述待交互外设的标识信息的指令;
判断单元6032,用于根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功;
执行单元6033,用于当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互;当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
可选的,在本实施例的一些实施方式中,请参阅图7,所述装置例如还可以包括:
提示模块604,用于向当前用户进行提示微处理器与所述待交互外设连接不成功。
可选的,在本实施例的另一些实施方式中,所述装置例如还可以包括:
关闭接口模块605,具体可包括:
检测单元6051,用于检测所述待交互外设的工作状态;
关闭单元6052,用于当检测到与所述待交互外设的交互结束时,关闭所述QSPI接口。
本发明实施例所述微处理器与外设交互装置的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例通过对QSPI接口进行配置,保证驱动的完整性,使得微处理器可使用该接口对外设进行发布命令或数据传输,可极大地提高传输效率。此外,使用QSPI接口进行交互,还可有效的解决传输不稳定的问题;提高微处理器和外部设备传输数据的速率,可大大的降低微处理器与外设间的通讯时间,从而提高了整体系统的工作效率,提升用户的使用体验。
本发明实施例还提供了微处理器与外设交互的系统,参见图8,可包括:
微处理器801,用于获取待交互外设的属性信息;根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;通过所述QSPI接口,与所述待交互外设进行交互。
外设802,与所述微处理器通过所述QSPI接口相连,用于与所述微处理器进行交互。
本发明实施例所述微处理器与外设交互系统的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例通过对QSPI接口进行配置,保证驱动的完整性,使得微处理器可使用该接口对外设进行发布命令或数据传输,可极大地提高传输效率。此外,使用QSPI接口进行交互,还可有效的解决传输不稳定的问题;提高微处理器和外部设备传输数据的速率,可大大的降低微处理器与外设间的通讯时间,从而提高了整体系统的工作效率,提升用户的使用体验。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种微处理器与外设交互的方法以及装置进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种微处理器与外设交互的方法,其特征在于,包括:
获取待交互外设的属性信息;
根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;
通过所述QSPI接口,与所述待交互外设进行交互。
2.根据权利要求1所述的方法,其特征在于,所述微处理器通过所述QSPI接口,与所述待交互外设进行交互包括;
向所述待交互外设,发送获取所述待交互外设的标识信息的指令;
根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功;
当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互;当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
3.根据权利要求2所述的方法,其特征在于,在所述当判定与所述待交互外设连接不成功时之后还包括:
向当前用户进行提示微处理器与所述待交互外设连接不成功的信息。
4.根据权利要求3所述的方法,其特征在于,所述标识信息为所述待交互外设对应的芯片ID。
5.根据权利要求1至4任意一项所述的方法,其特征在于,当所述待交互外设为存储设备时,所述根据交互的内容对所述QSPI接口进行配置为:
根据当前用户输入的选择模式指令,将所述QSPI接口配置为内存映射模式。
6.根据权利要求5所述的方法,其特征在于,在所述通过所述QSPI接口,与所述待交互外设进行交互之后还包括:
检测所述待交互外设的工作状态;
当检测到与所述待交互外设的交互结束时,关闭所述QSPI接口。
7.一种微处理器与外设交互的装置,其特征在于,包括:
获取信息模块,用于获取待交互外设的属性信息;
配置接口模块,用于根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;
交互模块,用于通过所述QSPI接口,与所述待交互外设进行交互。
8.根据权利要求7所述的装置,其特征在于,所述交互模块包括:
发送单元,用于向所述待交互外设,发送获取所述待交互外设的标识信息的指令;
判断单元,用于根据所述待交互外设返回的结果,判断是否与所述待交互外设连接成功;
执行单元,用于当判定与所述待交互外设连接成功时,通过所述QSPI接口,与所述待交互外设进行交互;当判定与所述待交互外设连接不成功时,重新对所述QSPI接口进行配置。
9.根据权利要求8所述的装置,其特征在于,还包括:
提示模块,用于向当前用户进行提示微处理器与所述待交互外设连接不成功的信息。
10.一种微处理器与外设交互的系统,其特征在于,包括:
微处理器,用于获取待交互外设的属性信息;根据所述属性信息对QSPI接口的参数进行初始化处理,根据交互的内容对所述QSPI接口的参数进行配置;通过所述QSPI接口,与所述待交互外设进行交互;
外设,与所述微处理器通过所述QSPI接口相连,用于与所述微处理器进行交互。
CN201710161067.7A 2017-03-17 2017-03-17 一种微处理器与外设交互的方法、装置及系统 Active CN106970891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710161067.7A CN106970891B (zh) 2017-03-17 2017-03-17 一种微处理器与外设交互的方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710161067.7A CN106970891B (zh) 2017-03-17 2017-03-17 一种微处理器与外设交互的方法、装置及系统

Publications (2)

Publication Number Publication Date
CN106970891A true CN106970891A (zh) 2017-07-21
CN106970891B CN106970891B (zh) 2021-04-30

Family

ID=59328910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710161067.7A Active CN106970891B (zh) 2017-03-17 2017-03-17 一种微处理器与外设交互的方法、装置及系统

Country Status (1)

Country Link
CN (1) CN106970891B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002519A1 (en) * 1995-06-30 1997-01-23 Siemens Energy & Automation, Inc. Voltage regulator controller having means for automatic configuration of accessory devices
US5805922A (en) * 1994-05-02 1998-09-08 Motorola, Inc. Queued serial peripheral interface having multiple queues for use in a data processing system
EP1388790B1 (en) * 2002-08-07 2005-07-20 STMicroelectronics S.r.l. Serial peripheral interface and relative method of managing it
CN101876911A (zh) * 2009-11-04 2010-11-03 杭州海康威视数字技术股份有限公司 基于PCI/PCIe总线多CPU系统启动方法及模块
CN102841798A (zh) * 2012-03-30 2012-12-26 广东步步高电子工业有限公司 一种提高软件驱动兼容性的方法
CN103412619A (zh) * 2013-07-30 2013-11-27 中国科学院上海技术物理研究所 一种异构多核的红外图像处理系统及方法
CN104918272A (zh) * 2015-04-16 2015-09-16 广东欧珀移动通信有限公司 一种移动终端的无线入网方法和装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805922A (en) * 1994-05-02 1998-09-08 Motorola, Inc. Queued serial peripheral interface having multiple queues for use in a data processing system
WO1997002519A1 (en) * 1995-06-30 1997-01-23 Siemens Energy & Automation, Inc. Voltage regulator controller having means for automatic configuration of accessory devices
CN1194042A (zh) * 1995-06-30 1998-09-23 西门子能量及自动化公司 能对附属设备进行自动配置的电压调节器控制器
EP1388790B1 (en) * 2002-08-07 2005-07-20 STMicroelectronics S.r.l. Serial peripheral interface and relative method of managing it
CN101876911A (zh) * 2009-11-04 2010-11-03 杭州海康威视数字技术股份有限公司 基于PCI/PCIe总线多CPU系统启动方法及模块
CN102841798A (zh) * 2012-03-30 2012-12-26 广东步步高电子工业有限公司 一种提高软件驱动兼容性的方法
CN103412619A (zh) * 2013-07-30 2013-11-27 中国科学院上海技术物理研究所 一种异构多核的红外图像处理系统及方法
CN104918272A (zh) * 2015-04-16 2015-09-16 广东欧珀移动通信有限公司 一种移动终端的无线入网方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
尚何章: "《小型无人机飞行控制系统硬件设计与实现》", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *
武蕾: "《基于MCF5271和LAN91C111的以太网接口设计》", 《武汉船舶职业技术学院学报》 *

Also Published As

Publication number Publication date
CN106970891B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN105302612B (zh) 快速升级电子系统机箱内单片机软件程序的方法
CN104246742B (zh) 用于远程客户端访问存储设备的命令验证的技术
CN106155960B (zh) 基于gpio握手和edma的uart串口通信方法
CN104021109B (zh) 用于在计算机系统中传递中断的技术
CN106469125B (zh) 一种基于fpga的总线通信控制器及总线通信控制方法
CN105814537B (zh) 可扩展输入/输出系统和技术
CN108351859A (zh) 用于端点设备的直接存储器存取
CN107111572B (zh) 用于避免死锁的方法和电路
CN105261329A (zh) 多led显示模组管理方法
CN104469501B (zh) 一种基于串口通信协议的机顶盒自动设置方法
CN105812225B (zh) 与接口无关的虚拟以太网通信部件及其实现通信的方法
CN103797435B (zh) 用于控制两个集成电路之间的事务交换的方法
TW200915087A (en) Bridge device with page-access based processor interface
CN103562895B (zh) 通过选择性聚合相邻数据单元来便于路由
CN106383693B (zh) 一种智能集中器及以测量点为标签的数据处理方法
CN109743105A (zh) 智能网卡光模块管理方法、装置、系统及智能网卡和介质
CN106034199A (zh) 一种模拟数据源的图像采集装置和方法
CN106066837B (zh) 一种基于fpga的biss-c协议通用控制器
CN108139916A (zh) 可编程逻辑设备的多阶段引导映像加载和配置
CN108173723A (zh) 一种Profinet通讯协议转换卡以及转换方法
CN106254035A (zh) 通信接口的数据接收方法和装置
CN106648851A (zh) 一种多控存储中io管理的方法和装置
CN105357799A (zh) Led显示模组管理装置
CN106970891A (zh) 一种微处理器与外设交互的方法、装置及系统
CN109614094A (zh) 一种基于UML的GPU glCallList视图模型

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171211

Address after: 310024 Hangzhou City, Zhejiang Province, Xihu District turn pond science and technology economic block No. 16, 8

Applicant after: Ali cloud computing Co., Ltd.

Address before: 200333 Shanghai Road, Zhongjiang, lane, building No. 241, room 1, room 879

Applicant before: Shanghai Mxchip Information Technique Co., Ltd.

GR01 Patent grant
GR01 Patent grant