CN106954066A - 视频解码方法 - Google Patents

视频解码方法 Download PDF

Info

Publication number
CN106954066A
CN106954066A CN201610007554.3A CN201610007554A CN106954066A CN 106954066 A CN106954066 A CN 106954066A CN 201610007554 A CN201610007554 A CN 201610007554A CN 106954066 A CN106954066 A CN 106954066A
Authority
CN
China
Prior art keywords
video
frame
decoding
processor
parallel processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610007554.3A
Other languages
English (en)
Inventor
陈盈翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanning Fulian Fugui Precision Industrial Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201610007554.3A priority Critical patent/CN106954066A/zh
Publication of CN106954066A publication Critical patent/CN106954066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156—Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种视频解码方法，包括以下步骤：a.确认能够处理视频帧的处理器的核心的数目；b.根据视频帧的类型确认可并行处理的视频帧的数目；c.判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目，若可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤d，若可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤e；d.进行帧级并行解码；e.保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。该视频解码方法可让所有处理器的核心都保持使用状态，并可提高解码的效率。

Description

视频解码方法
技术领域
本发明涉及一种视频解码方法。
背景技术
现有技术中，提升视频解码效率通常采用改进算法或改进多核处理器并行处理的方式。然而，现有的多核处理器并行处理的方式通常为帧级并行解码或宏块并行解码的方式，当全部都用帧级并行解码时，若可并行处理的帧的数量少于CPU的核心数时，会有CPU闲置的情况；当全部都用宏块并行解码时，熵解码需要对数据进行连续操作，不能并行实现，至少需要完成当前行的熵解码，才能实现数据划分的宏块并行解码，解码效率也不高。
发明内容
鉴于以上，有必要提供一种提高CPU的使用率及解码效率的视频解码方法。
一种视频解码方法，包括以下步骤：
a.确认能够处理视频帧的处理器的核心的数目；
b. 根据视频帧的类型确认可并行处理的视频帧的数目；
c. 判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目，若可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤d，若可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤e；
d. 进行帧级并行解码；
e. 保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。
一种视频解码方法，包括以下步骤：
a. 根据视频帧的类型确认可并行处理的视频帧的数目；
b.确认能够处理视频帧的处理器的核心的数目；
c. 判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目，若可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤d，若可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤e；
d. 进行帧级并行解码；
e. 保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。
该视频解码方法根据可并行处理的视频帧的数目与能够处理视频帧的处理器的核心数之间的大小关系来决定采用不同的并行解码方法，可以让所有的处理器的核心都保持使用状态，不被闲置，且可提高解码的效率。
附图说明
图1是本发明视频解码方法的较佳实施方式的流程图。
具体实施方式
请参照图1，本发明视频解码方法包括如下步骤：
步骤S1：开始。
步骤S2：处理器的若干线程等待视频帧被读进来。
步骤S3：判断是否接收到可以被处理的视频帧的信号。如果是，进入步骤S4。如果否，回到步骤S2继续等待。
步骤S4：确认能够处理视频帧的处理器的核心的数目。
步骤S5：根据视频帧的类型确认可并行处理的视频帧的数目。
步骤S6：判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目。如可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤S7，如可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤S8。
步骤S7：进行帧级并行解码，这些视频帧分配至处理器的线程进行帧级并行解码。例如，目前有3个视频帧可并行处理，有3个处理器核心可使用，可分配3个视频帧至该3个处理器核心进行帧级并行解码。
步骤S8：保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。例如，目前有3个视频帧可并行处理，有4个处理器核心可使用，可分配2个视频帧至2个处理器核心进行帧级并行解码，另一个帧分配至另外两个处理器核心进行宏块并行解码。又如，目前只有1个视屏帧可并行处理，有4个处理器核心可使用，将该视频帧分配至该4个处理器核心进行宏块并行解码。
步骤S9：判断是否还有未处理的视频帧。如有，回到步骤S4。如没有，结束。
步骤S10： 结束。
在上述步骤中，步骤S4和步骤S5的先后顺序可以互换，步骤S9判断如有未处理的视频帧，回到步骤S4和步骤S5中在先的步骤继续确认处理器的使用状况和可并行处理的视频帧的数目。
下面结合具体实施例来说明本发明：
实施例1：
开始，处理器的若干线程等待视频帧被读进来，接收到可以被处理的视频帧的信号，读入视频帧IPBBPBBPBBIBB。确认处理器的使用状况，确认能够处理视频帧的闲置处理器的核心的数目为4个。4核平台一次检查4张视频帧，读取第一张视频帧I，检查IPBB，发现第二张是P帧，因为有相依性的关系，所以直接处理第一张视频帧I，可处理视频帧的数目是1，闲置处理器的核心数是4，因为可处理的视频帧的数目小于能够处理视频帧的处理器的核心数，设定第一张视频帧I使用宏块并行解码。处理完第一张视频帧I后，读取第二张视频帧P，检查PBBP，发现第三张是B帧，因为有相依性的关系，所以直接处理第二张P帧，可处理视频帧的数目是1，目前闲置处理器的核心数是4，因为可处理的视频帧的数目小于能够处理视频帧的处理器的核心数，设定第二张视频帧P使用宏块并行解码。处理完第二张视频帧P后，读取第三张视频帧B，检查BBPB，发现可以并行处理BBP这三张视频帧，可处理视频帧的数目是3，目前闲置处理器的核心数是4，因为可处理的视频帧的数目小于能够处理视频帧的处理器的核心数，选取第一张视频帧B用宏块并行解码，其他两张视频帧BP使用帧级并行解码。处理完第五张视频帧P后，读取第六张视频帧B，检查BBPB，一样发现可以并行处理BBP这三张视频帧，可处理视频帧的数目是3，若确认得到目前闲置处理器的核心数是4，则使用同上一步的分配方法，选取第六张视频帧B用宏块并行解码，其他两张视频帧BP使用帧级并行解码；若确认得到此时闲置处理器的核心数是3，可处理的视频帧的数目等于能够处理视频帧的处理器的核心的数目，则此三张视频帧BBP都使用帧级并行解码。后面继续循环解码，直至判断没有未处理的视频帧，结束解码。
实施例2：
开始，处理器的若干线程等待视频帧被读进来，接收到可以被处理的视频帧的信号，读入视频帧IPBBPBBPBBIBB。确认处理器的使用状况，确认能够处理视频帧的闲置处理器的核心的数目为2个。2核平台一次检查2张视频帧，读取第一张视频帧I，检查IP，发现第二张是P帧，因为有相依性的关系，所以直接处理第一张视频帧I，可处理视频帧的数目是1，闲置处理器的核心数是2，因为可处理的视频帧的数目小于能够处理视频帧的处理器的核心数，设定第一张视频帧I使用宏块并行解码。处理完第一张视频帧I后，读取第二张视频帧P，检查PB，发现第三张是B帧，因为有相依性的关系，所以直接处理第二张P帧，可处理视频帧的数目是1，目前闲置处理器的核心数是2，因为可处理的视频帧的数目小于能够处理视频帧的处理器的核心数，设定第二张视频帧P使用宏块并行解码。处理完第二张视频帧P后，读取第三张视频帧B，检查BB，发现可以并行处理BB这两张视频帧，可处理视频帧的数目是2，目前闲置处理器的核心数是2，因为可处理的视频帧的数目等于能够处理视频帧的处理器的核心数，设定此两张视频帧BB使用帧级并行解码。处理完前两张帧中的任意一帧后，就能读取第五张视频帧P，检查PB，发现第六张是B帧，因为有相依性的关系，只能先处理第五张视频帧P，可处理视频帧的数目是1，目前闲置处理器的核心数也是1，因为可处理的视频帧的数目等于能够处理视频帧的处理器的核心数，设定此张视频帧P使用帧级并行解码。后面继续循环解码，直至判断没有未处理的视频帧，结束解码。

Claims (6)

1.一种视频解码方法，其特征在于，该视频解码方法包括以下步骤：
a. 确认能够处理视频帧的处理器的核心的数目；
b. 根据视频帧的类型确认可并行处理的视频帧的数目；
c. 判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目，若可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤d，若可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤e；
d. 进行帧级并行解码；
e. 保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。
2.如权利要求1所述的视频解码方法，其特征在于：在所述步骤a之前，还包括以下步骤：
a1. 处理器的若干线程等待视频帧被读进来;
a2. 判断是否接收到可以被处理的视频帧的信号，若有，进入步骤a；若没有，回到步骤a1继续等待。
3.如权利要求2所述的视频解码方法，其特征在于：在执行步骤d或e之后，还包括以下步骤：
f. 判断是否还有未处理的视频帧，如有，回到步骤a；如没有，结束解码。
4.一种视频解码方法，其特征在于，该视频解码方法包括以下步骤：
a. 根据视频帧的类型确认可并行处理的视频帧的数目；
b. 确认能够处理视频帧的处理器的核心的数目；
c. 判断可并行处理的视频帧的数目是否大于或等于能够处理视频帧的处理器的核心的数目，若可并行处理的视频帧的数目大于或等于能够处理视频帧的处理器的核心的数目，进入步骤d，若可并行处理的视频帧的数目小于能够处理视频帧的处理器的核心的数目，进入步骤e；
d. 进行帧级并行解码；
e. 保留一个视频帧采用宏块并行解码，其他视频帧采用帧级并行解码。
5.如权利要求4所述的视频解码方法，其特征在于：在所述步骤a之前，还包括以下步骤：
a1. 处理器的若干线程等待视频帧被读进来;
a2. 判断是否接收到可以被处理的视频帧的信号，若有，进入步骤a；若没有，回到步骤a1继续等待。
6.如权利要求5所述的视频解码方法，其特征在于：在执行步骤d或e之后，还包括以下步骤：
f. 判断是否还有未处理的视频帧，如有，回到步骤a；如没有，结束解码。
CN201610007554.3A 2016-01-07 2016-01-07 视频解码方法 Pending CN106954066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610007554.3A CN106954066A (zh) 2016-01-07 2016-01-07 视频解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610007554.3A CN106954066A (zh) 2016-01-07 2016-01-07 视频解码方法

Publications (1)

Publication Number Publication Date
CN106954066A true CN106954066A (zh) 2017-07-14

Family

ID=59465611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610007554.3A Pending CN106954066A (zh) 2016-01-07 2016-01-07 视频解码方法

Country Status (1)

Country Link
CN (1) CN106954066A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113645448A (zh) * 2021-08-09 2021-11-12 北京凌壹世纪科技有限公司 一种适用于指挥调度的视频解码方法和装置
CN114286107A (zh) * 2021-12-30 2022-04-05 武汉华威科智能技术有限公司 一种提高实时视频处理效率的方法、系统、设备及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070286288A1 (en) * 2006-06-08 2007-12-13 Jayson Smith Parallel batch decoding of video blocks
CN101710986A (zh) * 2009-11-18 2010-05-19 中兴通讯股份有限公司 基于同构多核处理器的h.264并行解码方法和系统
CN102098503A (zh) * 2009-12-14 2011-06-15 中兴通讯股份有限公司 一种多核处理器并行解码图像的方法和装置
CN102625108A (zh) * 2012-03-30 2012-08-01 浙江大学 一种基于多核处理器实现的h.264解码方法
CN102868888A (zh) * 2012-04-27 2013-01-09 北京航空航天大学 一种面向并行视频编码的动态slice控制方法
CN101419713B (zh) * 2007-10-24 2013-07-17 株式会社理光 图像处理装置
US20130188732A1 (en) * 2012-01-20 2013-07-25 Qualcomm Incorporated Multi-Threaded Texture Decoding
CN103227919A (zh) * 2013-03-29 2013-07-31 苏州皓泰视频技术有限公司 一种基于多核处理器Tilera的SVC编码方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070286288A1 (en) * 2006-06-08 2007-12-13 Jayson Smith Parallel batch decoding of video blocks
CN101419713B (zh) * 2007-10-24 2013-07-17 株式会社理光 图像处理装置
CN101710986A (zh) * 2009-11-18 2010-05-19 中兴通讯股份有限公司 基于同构多核处理器的h.264并行解码方法和系统
CN102098503A (zh) * 2009-12-14 2011-06-15 中兴通讯股份有限公司 一种多核处理器并行解码图像的方法和装置
US20130188732A1 (en) * 2012-01-20 2013-07-25 Qualcomm Incorporated Multi-Threaded Texture Decoding
CN102625108A (zh) * 2012-03-30 2012-08-01 浙江大学 一种基于多核处理器实现的h.264解码方法
CN102868888A (zh) * 2012-04-27 2013-01-09 北京航空航天大学 一种面向并行视频编码的动态slice控制方法
CN103227919A (zh) * 2013-03-29 2013-07-31 苏州皓泰视频技术有限公司 一种基于多核处理器Tilera的SVC编码方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113645448A (zh) * 2021-08-09 2021-11-12 北京凌壹世纪科技有限公司 一种适用于指挥调度的视频解码方法和装置
CN114286107A (zh) * 2021-12-30 2022-04-05 武汉华威科智能技术有限公司 一种提高实时视频处理效率的方法、系统、设备及介质

Similar Documents

Publication Publication Date Title
US20190313096A1 (en) Method of Video Coding Using Binary Tree Block Partitioning
JP6240266B2 (ja) エンコーディングおよびデコーディングの方法および装置
RU2016113364A (ru) Квантование цветности в кодировании видеосигналов
CN102098503B (zh) 一种多核处理器并行解码图像的方法和装置
TW201725908A (zh) 視頻解碼方法
EP4270950A3 (en) Encoding apparatus and decoding apparatus
CN103974081B (zh) 一种基于多核处理器Tilera的HEVC编码方法
US9237351B2 (en) Encoding/decoding apparatus and method for parallel correction of in-loop pixels based on measured complexity, using video parameter
RU2013152610A (ru) Способ фильтрации, способ декодирования и способ кодирования
RU2018104096A (ru) Способ и устройство для кодирования или декодирования блоков пиксела
JP2015533054A5 (zh)
CN109600642B (zh) 一种cdn资源调度方法及装置
JP2016111695A5 (zh)
EP3127330A1 (en) Method and apparatus for determining residue transform tree representation
EP2445211A1 (en) Multi-core image encoding processing device and image filtering method thereof
RU2013145086A (ru) Устройство кодирования изображений, способ для кодирования изображения, программа для этого, устройство декодирования изображений, способ для декодирования изображения и программа для этого
CN105812804B (zh) 一种确定rdoq过程中最优量化值的方法及装置
CN106954066A (zh) 视频解码方法
CN108540797A (zh) 基于多核平台的hevc帧内/帧间联合wpp编码方法
US20190279330A1 (en) Watermark embedding method and apparatus
CN109218722B (zh) 一种视频编码方法、装置及设备
Zhao et al. A dynamic slice control scheme for slice-parallel video encoding
CN107483950A (zh) 图片并行编码方法及系统
US9866855B2 (en) Processing control device, processing control method, and processing control program
CN105812824A (zh) 一种视频图像编码方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180227

Address after: 530007 the Guangxi Zhuang Autonomous Region, China Hi tech Zone, the headquarters of the headquarters of the road No. 18, China ASEAN enterprise base, phase 5, No. three plant

Applicant after: NANNING FUGUI PRECISION INDUSTRIAL CO., LTD.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant before: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant before: Hon Hai Precision Industry Co., Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170714