CN106919344A - 闪存中的存储 - Google Patents
闪存中的存储 Download PDFInfo
- Publication number
- CN106919344A CN106919344A CN201610371612.0A CN201610371612A CN106919344A CN 106919344 A CN106919344 A CN 106919344A CN 201610371612 A CN201610371612 A CN 201610371612A CN 106919344 A CN106919344 A CN 106919344A
- Authority
- CN
- China
- Prior art keywords
- page
- area
- data
- region
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
一种非易失性存储器中的数据存储的方法,非易失性存储器被划分为:第一区域,其中每个页面都包括适于包含数据的字段以及适于包含元数据的字段;第二区域,其中每个页面都包括适于包含数据的字段以及适于包含元数据的字段;第三区域,适于包含第一区域和第二区域中的操作的进度的指示符,第一区域和第二区域的元数据字段分别适于在第一区域的页面中的数据更新操作期间包含第二区域中的页面的索引以及第一区域的所述页面的索引。
Description
本申请要求于2015年12月28日提交的法国专利申请第15/63375号的优先权,其全部内容以法律可允许的最大程度结合于此作为参考。
技术领域
本公开总的来说涉及电子电路,更具体地,涉及使用闪存的电路。更具体地,本公开的目的在于闪存中数据存储的管理。
背景技术
闪存越来越多地用于微控制器来非易失性地存储数据。
闪存中的数据存储由于所执行操作的粒度、通过字节执行的写入和读取而具有各种时间约束,同时通过页面执行擦除。
在特定应用中,期望确定所执行和存储的交易遵循原子性标准。交易的原子性对应于确定存储在存储器中的数据有效地具有可利用状态。这相当于确定非易失性存储器中的数据要么为交易之前的状态或者要么为所关注交易之后的状态,但是它们不具有中间状态。
交易原子性的管理被特别地用于电路电源的中断或者偶然或故意干扰的发生可能产生处于以下状态的数据的存储的应用中,该状态使得这些数据不能随后被处理或者在机密性方面易受攻击。
已知许多原子性管理技术,更具体地,应用于所谓的安全交易(例如,银行交易、访问控制等)的微控制器中的原子性管理技术。
发明内容
期望具有一种闪存中的数据存储的解决方案,其遵循所操作数据的原子性的标准。
期望具有尤其适用于基于免接触通信的交易的解决方案。
因此,实施例提供了一种非易失性存储器中的数据存储的方法,其中,非易失性存储器被划分为:
第一区域,每个页面都包括适于包含数据的字段和适于包含元数据的字段;
第二区域,每个页面都包括适于包含数据的字段和适于包含元数据的字段;
第三区域,适于包含第一区域和第二区域中的操作的进度的指示符,
第一和第二区域的元数据字段分别适于在第一区域的页面中的数据更新的操作期间包含第二区域中的页面以及第一区域的所述页面的索引。
根据一个实施例,具有四个指示符,它们分别指示:
操作的开始;
该操作的特性;
确认该操作的特性的指示符是稳定的;以及
该操作的结束。
根据一个实施例,顺序使用第二区域的页面。
根据一个实施例,对于访问存储器中的页面的每个请求,通过读取第一区域中的对应页面的元数据字段以确定数据是包含在该页面中还是第二区域的页面中来开始。
根据一个实施例,在对包含在第一区域的页面中的数据进行原子处理期间,该页面包含初始数据或最终数据,中间数据包含在第二区域的页面中。
一个实施例提供了一种管理非易失性存储器的方法,其中通过应用上述方法来存储数据。
一个实施例提供了一种根据上述方法编程的闪存。
一个实施例提供了包括闪存的电子电路。
以下结合附图以及具体实施例的非限制性描述来详细讨论前述和其他特征和优势。
附图说明
图1是所描述实施例所适用的类型的电子电路的实例的框图;
图2是示出闪存组织模式的框图;
图3示出了图2的存储器中的数据分配的实施例;以及
图4以框图形式非常示意性示出了管理图2的闪存中的存储的方法实施例。
具体实施方式
在不同的附图中,相同的元件被标记有相同的参考标号。
为了简化,仅示出和详细阐述对于理解将要描述的实施例有用的那些步骤和元件。具体地,没有详细描述闪存在写入、读取和擦除步骤期间的电行为,所描述的实施例与通常的闪存技术兼容。此外,也没有详细描述使用原子性管理的应用,所描述的实施例同样与通常的应用兼容。
在以下描述中,当提到近似、约和大约的描述时,这表示在10%以内,优选在5%以内。
图1以框图形式非常示意性示出了将要描述的实施例作为实例所适用的类型的电路1的实施例。
电路1包括:
处理单元11(核),例如为状态机、微处理器、可编程逻辑电路等;
一个或多个易失性存储区域12(RAM),例如为RAM或寄存器类型,以在处理期间临时地存储信息(指令、地址、数据);
一个或多个非易失性存储区域,包括至少一个闪存类型存储器2(闪存)用于持久地存储信息,特别地在电路不供电时;
一个或多个数据、地址和/或控制总线14,位于电路1内的不同元件之间;
输入/输出接口15(I/O),例如为串行总线类型,与电路1的外部通信。
在本公开更为具体针对的应用中,电路1还集成近场通信类型(NFC)的免接触通信电路16(CLF-免接触前端)。
此外,电路1可以根据应用(例如,加密处理器、其他接口、其他存储器等)集成其他功能,它们由框17(FCT)表征。
装备有闪存的电路中的交易的原子性的管理是特别的,这是因为闪存具有页面粒度而非位或字节处理粒度,特别地针对擦除而言。闪存从初始状态到状态0(单元的非传导状态)进行编程。这表示存储单元应该设置为高状态,并且为了存储一条数据,选择不作用于位状态或者将位编程为0。擦除(重置到高初始状态)需要通过存储页面执行。页面被定义为能够同时被寻址用于擦除的最小尺寸。典型地,在闪存中,目前页面总计为32、64、128、256、512字节。实际上,这对应于串行接收数据以将它们并行传输至存储面用于存储的寄存器的大小。
为了保证交易的原子性,闪存中的数据存储应该仅在交易完成并且数据认为是稳定时执行。实际上,原子性管理方法在从非易失性存储器中提取数据时激活数据处理的指示符,然后组织更新数据的存储,一旦处理完成,处理指示符就切换状态。原子性可以根据交易的特性关注更大或更小的数据量(字节)。
交易的原子性在银行类型的交易(例如,支付)的情况下尤其重要,这需要确定存储在闪存中的信息(例如,电子钱包或购买授权的结算,或者使能交易的标识符)被可靠存储。
通常,为了保证交易的原子性,利用初始信息并且随后利用最终信息进行更新的原子性缓冲器被用于到主非易失性存储器中的传输。如果存储器是闪存,则擦除数据的需求由于其页面粒度而产生问题,这使得与通过字节执行的写入操作相比,操作相对较长。
在免接触应用中,由于通信的不稳定(这与电路1可以与终端通信的时间段相关),必须非常快速地执行交易。现在,通过使用闪存缓冲器管理交易的原子性由于对于允许编程所必需的擦除操作而花费时间。
根据将要描述的实施例,提供将闪存划分为三个区域,向这三个区域分配不同的功能。
图2是示出将图1的闪存2划分为三个区域的框图。
存储器2的第一区域22(称为主存储区域(MMA))被分配为存储不包含在另外两个区域(它们具有特定的功能)中的任何信息。例如,在两个交易之间,实施原子性管理的数据处理中稳定的信息被存储在该主存储器中。
第二区域24是所谓的高速缓存区域(CA),其适于在处理期间存储信息以实施原子性处理。
第三区域26是所谓的临时信息区域(TIA),其适于存储表示使用前两个区域的交易的进度的信息,特别地为表示存储在其他区域中的数据的状态的标记。
区域22和24的每个页面都包括专用于数据存储的部分以及专用于存储元数据的部分,其中元数据提供关于数据的稳定性以及其他区域24或22中的对应数据的存储的可能性的信息。区域22和24中的页面的使用对于用户来说是透明的。换句话说,存储系统可以看作是包括N个页面的存储区域,每个页面位于主区域22中或者高速缓存区域24中。
图3示出了区域22和24以及临时区域26的页面的内容的实例。假设主区域22包含n个页面,并且高速缓存区域24包含m个页面。优选地,高速缓存区域的页面的数量m小于或等于n。该数量决定可在擦除高速缓存区域之前执行的原子更新操作的数量,因此执行相对较长的操作。
区域22的每个页面P0、P1、…、Pi、…、Pn以及区域24的PC0、…、PCj、…、PCm包括多个字节的数据(例如,B0-B6)以及元数据字段(例如,B7)。
初始地,高速缓存区域24为空,即,页面被擦除并且所有位都包含状态1(FF)。
存储器2通常装配有将逻辑地址转换为物理地址的控制器。这里,在用于访问闪存的请求(读取或写入模式)期间,对于逻辑索引i的页面,访问主区域22中的物理索引i(或该索引的转换)的页面Pi的元数据字段B7MD。元数据指示主存储器中的页面的数据是否是正确的(实践中,如果该字段为空,则表示数据是正确的)。如果不正确,则元数据区域包含高速缓存页面(其中存储包含数据的逻辑页面)的物理索引(地址)PCj。换句话说,区域22的元数据B7MD包含具有区域24中的地址PCj的字段,其在区域24中处理区域22的页面时被编程。
区域24的页面——其包含区域22的数据——的元数据区域B7MD包含具有区域22的索引或地址Pi的字段B7MD(从中提取数据)以及包含表示页面使用的标记(即,当该页面被移动到主区域22中被编程)的字段。
高速缓存区域24随后根据用于处理包含在区域2中的数据的需求从第一PC0填充到最后一个页面PCm。因此,只要区域24不满,区域24就可以保持被使用而不需要执行擦除。
临时区域26用于在交易中断的情况下保护其他两个区域的数据内容。该区域包含由四个指示符或标记F0、F1、F2、F3形成的临时信息。标记分别表示操作的开始(F0)、操作的特性(F1)、确认标记F1是稳定的(F2)以及操作的结束(F3)。临时信息实际上包含在操作中断的情况下再存储数据所必需的所有信息。
图4是示出对包含在区域22的页面Pi中的数据执行原子数据处理(框30,原子处理)的框图。
当需要访问页面Pi时,通过验证是否已经对该页面发起原子处理来开始(框31,B7MD(Pi)=空?)。
如果字段B7MD(Pi)并未指示区域24中的页面Pi的地址(框31输出是),则得自于对页面Pi的数据B0-B6执行操作(框33,对Pi进行操作)的数据被存储在区域24的第一空闲页面PCj中(框34,->PCj)。在操作的结束处,页面Pi和PCj的元数据字段被更新以存储其他页面的参考(框35,B7MD(Pi)=PCj,B7MD(PCj)=Pi)。
实践中,应确定并非所有页面PCj都已经被写入。为此,在对页面Pi的操作33之前(在图4所示的实例中)或之后,测试是否存在可用页面PCj(框32,PCj可用?)。
如果答案是肯定的(框32输出是),则执行步骤33至35(或者如果在操作33之前执行测试32,则执行步骤34和35)。
如果为否,则擦除区域24的至少一个页面PCj(框36),以能够被再次使用。为此,通过识别对应页面Pi(由于页面PCj的字段B7MD包含对应页面Pi的地址)来擦除主区域的页面P(块36,擦除P(B7MD(PCj)))来开始,该页面P具有存储在区域22中的其他内容。然后,页面PCj的内容被传输(块36,PCj->P(B7MD(PCj)))到主区域22中、刚被擦除的页面Pi中。最后,区域24的页面PCj被擦除(框36,擦除PCj),然后可以被再次使用。
然后,返回到步骤33(所示情况)或步骤34。
一旦步骤35被执行,就测试原子操作是否结束(框37,AP结束?)。如果是(框37示出是),则处理结束(END)。如果否,则返回到步骤31。
根据可替换实施例,在步骤36中,区域24的所有页面PCj都被擦除(框36),以能够再次使用它们。为此,通过识别对应页面Pi(由于页面PCj的字段B7MD包含对应页面Pi的地址)来擦除主区域的所有页面P(块36,擦除P(B7MD(PCj)))来开始,该页面P具有存储在区域22中的其他内容。然后,所有这些页面PCj的内容都被传输(块36,PCj->P(B7MD(PCj)))到主区域22中、刚被擦除的页面Pi中。最后,区域24的页面PCj被擦除(框36,擦除PCj),然后可以被再次使用。最后,区域24的所有页面PCj都被擦除(框36,擦除PCj)。然后,高速缓存区域为空,从而随后被再次使用。
如果在测试31期间,字段B7MD(Pi)不为空(框31输出否),并在区域24中指示页面PCj的地址,这意味着页面Pi的数据B0-B6无效(或者为不稳定数据)。然后,对由页面Pi的字段B7MD所识别的页面PCj的内容执行操作(框38,对PC(B7MD(Pi))进行操作)。此外,操作的结果应该存储在页面Pi中。
为此(框39),擦除包含无效数据的页面Pi(框39,擦除Pi),页面PC(B7MD(Pi))的内容被传输(框39,PC(B7MD(Pi))->Pi)到擦除后页面Pi,此后页面PC(B7MD(Pi))被标为无效(框39,PC(B7MD(Pi))=无效),使其不会在没有进行先前擦除的情况下或者作为变形在高速缓存区域24的整体擦除之前被再次使用。
在临时区域26的一侧,在对数据的操作开始(即,在步骤33或38的开始)时激活标记F0,在步骤33或38的开始时也写入标记F1和F2以指示操作的特性,并且在测试37之前激活标记F3以指示操作的结束。
在完成之前中断原子处理的情况下,标记F1-F3的分析使得能够确定中断操作的特性(写入区域22或区域24中),并且因此定位稳定数据。因此,最后的稳定数据总是可以被恢复,无论从区域22还是区域24。
所描述的实施例利用编程和擦除的持续时间的差。实际上,在闪存中,与字节编程操作相比(通常大约为几十微秒),页面擦除操作相对较长(通常大约为几毫秒)。
还利用了以下事实:通过字节写入闪存,这使得通过后续写入闪存的交易的处理与交易的原子特性兼容。在闪存中通过全页面执行的读取的事实并非是不利的。
页面大小的选择取决于应用以及需要存储交易的最大尺寸。
所描述实施例的优势在于,它们改善了用于必须遵循原子性标准的操作处理的闪存的管理。
已经描述了各个实施例。本领域技术人员将容易理解各种修改、改变和改进。此外,基于以上给出的功能性指示并且通过使用本身常见的电路,所描述实施例的实践处于本领域技术人员的能力之内。具体地,对存储器的寻址的组织以及针对其控制和该寻址所适配的信号的生成利用了本身常见的技术。
这些修改、改变和改进旨在作为本公开的一部分,并且旨在落于在本发明的精神和范围内。因此,前面的描述仅仅是作为示例而不旨在于限制。仅通过以下权利要求及其等效来限定本发明。
Claims (8)
1.一种非易失性存储器(2)中的数据存储的方法,其中所述非易失性存储器被划分为:
第一区域(22),其中每个页面都包括适于包含数据的字段以及适于包含元数据的字段;
第二区域(24),其中每个页面都包括适于包含数据的字段以及适于包含元数据的字段;
第三区域(26),适于包含所述第一区域和第二区域中的操作的进度的指示符,
所述第一区域和所述第二区域的元数据字段分别适于在所述第一区域的页面中的数据更新操作期间包含所述第二区域中的页面的索引以及所述第一区域的所述页面的索引。
2.根据权利要求1所述的方法,其中,存在四个指示符,所述四个指示符分别指示:
操作的开始(F0);
所述操作的特性(F1);
确认所述操作的特性的指示符是稳定的(F2);以及
所述操作的结束(F3)。
3.根据权利要求1所述的方法,其中,顺序使用所述第二区域的页面。
4.根据权利要求1所述的方法,其中,对于访问存储器中的页面的每个请求,通过读取所述第一区域中的对应页面(Pi)的所述元数据字段以确定数据是包含在该页面中还是包含在所述第二区域(24)的页面中来开始。
5.根据权利要求1所述的方法,其中,在对包含在所述第一区域(22)的页面(Pi)中的数据进行原子处理期间,该页面包含初始数据或者最终数据,在所述第二区域(24)的页面(PCj)中包含中间数据。
6.一种管理非易失性存储器的方法,其中,通过应用权利要求1所述的方法来存储数据。
7.一种闪存,根据权利要求1所述的方法进行编程。
8.一种电子电路,包括权利要求7所述的闪存(2)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1563375A FR3046266A1 (fr) | 2015-12-28 | 2015-12-28 | Stockage dans une memoire flash |
FR1563375 | 2015-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106919344A true CN106919344A (zh) | 2017-07-04 |
CN106919344B CN106919344B (zh) | 2019-09-24 |
Family
ID=55300712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610371612.0A Active CN106919344B (zh) | 2015-12-28 | 2016-05-30 | 非易失性存储器及其存储方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10089029B2 (zh) |
EP (1) | EP3188024B1 (zh) |
CN (1) | CN106919344B (zh) |
FR (1) | FR3046266A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114428592A (zh) * | 2022-03-25 | 2022-05-03 | 北京得瑞领新科技有限公司 | Ssd硬盘的块信息存储方法和系统、ssd硬盘 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1936853A (zh) * | 2005-09-22 | 2007-03-28 | 康佳集团股份有限公司 | 嵌入式设备的数据掉电保护和修复方法 |
CN101763295A (zh) * | 2009-12-28 | 2010-06-30 | 北京握奇数据系统有限公司 | 一种数据备份、备份项擦除及数据恢复方法和装置 |
FR2950463A1 (fr) * | 2009-09-21 | 2011-03-25 | St Microelectronics Rousset | Procede de lecture d'une memoire non volatile au moyen de metadonnees et d'une table de correspondance |
US20120265921A1 (en) * | 2011-04-14 | 2012-10-18 | Apple Inc. | Boot data storage schemes for electronic devices |
CN102890620A (zh) * | 2011-07-18 | 2013-01-23 | 苹果公司 | 非易失性临时数据处理 |
CN103092782A (zh) * | 2011-07-14 | 2013-05-08 | Lsi公司 | 用于闪存器件的闪存控制器硬件架构 |
US20130117503A1 (en) * | 2010-09-28 | 2013-05-09 | Fusion-Io, Inc. | Servicing non-block storage requests |
US20140013034A1 (en) * | 2012-07-09 | 2014-01-09 | Oh-seong Kwon | Nonvolatile random access memory and data management method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789427B (zh) * | 2012-07-17 | 2015-11-25 | 威盛电子股份有限公司 | 数据储存装置与其操作方法 |
-
2015
- 2015-12-28 FR FR1563375A patent/FR3046266A1/fr active Pending
-
2016
- 2016-03-22 EP EP16161613.1A patent/EP3188024B1/fr active Active
- 2016-05-30 CN CN201610371612.0A patent/CN106919344B/zh active Active
- 2016-06-28 US US15/195,881 patent/US10089029B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1936853A (zh) * | 2005-09-22 | 2007-03-28 | 康佳集团股份有限公司 | 嵌入式设备的数据掉电保护和修复方法 |
FR2950463A1 (fr) * | 2009-09-21 | 2011-03-25 | St Microelectronics Rousset | Procede de lecture d'une memoire non volatile au moyen de metadonnees et d'une table de correspondance |
CN101763295A (zh) * | 2009-12-28 | 2010-06-30 | 北京握奇数据系统有限公司 | 一种数据备份、备份项擦除及数据恢复方法和装置 |
US20130117503A1 (en) * | 2010-09-28 | 2013-05-09 | Fusion-Io, Inc. | Servicing non-block storage requests |
US20120265921A1 (en) * | 2011-04-14 | 2012-10-18 | Apple Inc. | Boot data storage schemes for electronic devices |
CN103092782A (zh) * | 2011-07-14 | 2013-05-08 | Lsi公司 | 用于闪存器件的闪存控制器硬件架构 |
CN102890620A (zh) * | 2011-07-18 | 2013-01-23 | 苹果公司 | 非易失性临时数据处理 |
US20140013034A1 (en) * | 2012-07-09 | 2014-01-09 | Oh-seong Kwon | Nonvolatile random access memory and data management method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114428592A (zh) * | 2022-03-25 | 2022-05-03 | 北京得瑞领新科技有限公司 | Ssd硬盘的块信息存储方法和系统、ssd硬盘 |
CN114428592B (zh) * | 2022-03-25 | 2022-06-03 | 北京得瑞领新科技有限公司 | Ssd硬盘的块信息存储方法和系统、ssd硬盘 |
Also Published As
Publication number | Publication date |
---|---|
US20170185334A1 (en) | 2017-06-29 |
FR3046266A1 (fr) | 2017-06-30 |
CN106919344B (zh) | 2019-09-24 |
US10089029B2 (en) | 2018-10-02 |
EP3188024A1 (fr) | 2017-07-05 |
EP3188024B1 (fr) | 2019-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW392173B (en) | Method for controlling non volatile semiconductor memory | |
CN109697026A (zh) | 包括主机设备和用于执行清除操作的存储设备的存储系统 | |
CN109800180A (zh) | 用于地址映射的方法和存储器系统 | |
CN104346290A (zh) | 存储装置、计算机系统及其操作方法 | |
CN100583293C (zh) | 存储装置及其读写方法 | |
CN105378642A (zh) | 用于高性能和低成本的闪存转换层的系统和方法 | |
CN106372004A (zh) | 用于ssd控制器的可编程协议独立bar存储器 | |
US9772937B2 (en) | Data processing method, memory controller and memory storage apparatus | |
CN110033799A (zh) | 基于屏障命令按顺序存储数据的存储设备 | |
CN103365786B (zh) | 数据存储方法、装置和系统 | |
CN110058799A (zh) | 存储器装置及操作存储器装置的方法 | |
CN110389720A (zh) | 存储装置及其操作方法 | |
CN106649144A (zh) | 数据储存设备及其操作方法 | |
CN110442529A (zh) | 可配置的存储器系统及配置和使用该存储器系统的方法 | |
US10656837B2 (en) | Index management in a flash memory | |
TW201013682A (en) | One-time-programmable memory emulation | |
TW201135462A (en) | Method of dynamically switching partitions, memory card controller and memory card storage system | |
CN109947670A (zh) | 存储器系统及其操作方法 | |
CN100456263C (zh) | 在税控收款机中使用闪存时处理坏块的方法 | |
CN106919344B (zh) | 非易失性存储器及其存储方法 | |
US10162540B2 (en) | Storage in flash memory | |
CN111177041B (zh) | 支持新能力的可配置集成电路 | |
CN109840165A (zh) | 存储器系统及其操作方法 | |
CN110309075A (zh) | 存储器控制器以及具有存储器控制器的存储器系统 | |
CN106055488A (zh) | 数据储存设备及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20221206 Address after: Geneva, Switzerland Patentee after: STMicroelectronics International N.V. Address before: Zafentum Patentee before: PROTON WORLD INTERNATIONAL N.V. |
|
TR01 | Transfer of patent right |