CN106886621A - 一种基于聚合降阶的集成电路热分析方法 - Google Patents
一种基于聚合降阶的集成电路热分析方法 Download PDFInfo
- Publication number
- CN106886621A CN106886621A CN201510947299.6A CN201510947299A CN106886621A CN 106886621 A CN106886621 A CN 106886621A CN 201510947299 A CN201510947299 A CN 201510947299A CN 106886621 A CN106886621 A CN 106886621A
- Authority
- CN
- China
- Prior art keywords
- node
- thermal resistance
- thermal
- subclass
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明属于集成电路技术领域,涉及一种基于聚合降阶的集成电路热分析方法。所述方法包括:通过有限差分等方法构造热分析系统;将热阻矩阵表示为无向图形式;对热阻矩阵的无向图进行谱分析,获得节点的划分;根据子集划分,将同一集合中的节点进行粗粒化,得到降阶系统。本方法可以处理大规模的热分析系统,同时该方法不依赖于系统的热输入,得到的降阶系统对不同的输入均可以适用;降阶系统还能够保持原系统的拓扑结构、无源性和稳定性等特性。
Description
技术领域
本发明属集成电路技术领域,涉及一种基于聚合降阶的集成电路热分析方法。
背景技术
随着集成电路工艺的进步,集成电路的功耗密度快速提升,发热问题成为当前集成电路设计面临的一个重要问题。热效应会对系统的性能、可靠性产生重要的影响,包括增加亚阀值电流、降低载流子迁移率、增加互连线电阻、金属电迁移失效和介质击穿等等。因此,本领域技术人员关注在集成电路的设计及验证中需要充分考虑芯片的发热问题。
现有技术在集成电路设计验证迭代过程中,为了评估电路的发热程度,会多次反复调用热分析工具进行分析,因此,发展快速、高精度、高容量的集成电路热分析工具对于当前的集成电路设计验证具有非常重要的意义。
热分析可以分为稳态热分析及瞬态热分析两类,其中,稳态热分析方法分析芯片系统在时间趋向无穷时,芯片系统散热趋向稳定时的芯片系统温度分布;瞬态热分析则分析芯片系统在给定初始状态下,芯片系统温度分布随时间的瞬态变化;尽管瞬态热分析的时间复杂度很高,但是瞬态热分析可以获得芯片系统温度的瞬态过程,可以捕捉芯片系统的瞬态温度尖峰,从而更精确的评估发热对芯片系统的影响。
近年来,本领域发展了大量的集成电路的稳态和瞬态热分析方法,包括针对三维芯片及系统封装的热分析方法。这些方法主要可以分为解析/半解析类方法及数值类方法两大类。其中,解析/半解析类方法通过构造简化的热分析的等效热阻网络来计算集成电路的温度分布,由于采用的模型简单,其计算复杂度较低,同时计算精度也较低,一般用于集成电路早期设计阶段的粗略热分析。
数值方法则通过有限元方法、有限差分、有限体积对集成电路热分析所满足的热传导方程进行离散,然后通过直接法、迭代法等方法求解离散后获得的线性方程组(稳态分析)或常微分方程(瞬态分析)。为了对求解过程进行加速,多重网格[等方法也被引入加快离散后方程的求解速度。实践显示,数值方法求解热分析问题,精度很高,但计算复杂度也比较高。
模型降阶方法是在保持系统精度前提下,有效降低计算复杂度的方法。它通过低阶的系统来逼近高阶系统,同时保证降阶系统的精度等特性。模型降阶方法近年来也被广泛应用于集成电路的热分析,文献[15][16]提出采用互连线模型降阶领域的PRIMA[21]、PACT[20]、时域降阶以及Arnoldi方法来对热传导系统进行降阶,但是该些方法无法处理具有大量端口的热分析系统。
有文献[17]-[18]公开了将热分析系统的右端输入项进行展开,这样模型降阶不再受限于端口数目,可以有效进行模型降阶,。但其中采用直接矩匹配的方法来构造投影矩阵,存在数值稳定性问题,无法获得高精度的降阶系统;有文献[19]公开了一种非齐次的Arnoldi方法来构造投影矩阵,具有良好的数值稳定性,可以获得更高精度的降阶系统,但是这些方法由于将右端项进行展开,降阶系统依赖于系统输入,对于不同的系统输入必须重新构造投影矩阵进行模型降阶。
与本发明相关的现有技术有如下参考文献:
[1].Ankur Jain,Robert E.Jones,Ritwik Chatterjee,and Scott Pozder“Analytical and NumericalModeling of the Thermal Performance of Three-Dimensional Integrated Circuits”IEEE Trans.COMPONENTS AND PACKAGING TECHNOLOGIES,2010.
[2].S.Rzepka,K.Banerjee,E.Meusel and C.Hu,“Characterization of self-heating in advancedVLSI interconnect lines based on thermal finite element simulation,”IEEE Transactions onCompon.,Packag.,and Manufactur.Technology Part A,vol.21,no.3,pp.406-411,Sept.1998.
[3].Dritan Celo,Xiao Ming Guo,Pavan K.Gunupudi,Roni Khazaka,David J.Walkey,Tom Smy,and Michel S.Nakhla,Hierarchical Thermal Analysis of Large IC Modules,IEEETRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES,VOL.28,NO.2,JUNE 2005.
[4].Hai Wang;Duo Li;Tan,S.X.-D.;Tirumala,M.;Gupta,A.X.,Composable thermal modelingand characterization for fast temperature estimation,IEEE 19th Conference on ElectricalPerformance of Electronic Packaging and Systems(EPEPS),2010.
[5].E.A.Garcia and C.-P.Chiu,Two-resistor compact modeling for multiple die and multi-chippackages,in Proc.21st IEEE SEMI-THERM Symp.,San Jose,CA,Mar.14–16,2005,pp.327–334.
[6].M.Furmanczyk,A.Napieralski,E.Yu,A.Przekwas,and M.Turowski,Thermal modelreduction for IC packages and MCM’s,in Proc.Int.Workshop Thermal Invest.ICsMicrostruct.,1998,pp.135–138.
[7].Ankur Jain,Robert E.Jones,Ritwik Chatterjee,and Scott Pozder“Analytical and NumericalModeling of the Thermal Performance of Three-Dimensional Integrated Circuits”IEEE Trans.COMPONENTS AND PACKAGING TECHNOLOGIES,2010.
[8].Pei-Yu Huang and Yu-Min Lee,“Full-Chip Thermal Analysis for the Early Design Stage viaGeneralized Integral Transforms”,IEEE Trans.VERY LARGE SCALE INTEGRATION(VLSI)SYSTEMS,2009.
[9].S.Rzepka,K.Banerjee,E.Meusel and C.Hu,“Characterization of self-heating in advancedVLSI interconnect lines based on thermal finite element simulation,”IEEE Transactions onCompon.,Packag.,and Manufactur.Technology Part A,vol.21,no.3,pp.406-411,Sept.1998.
[10].W.Huang,et al.,“HotSpot:A compact thermal modeling methodology for early-stage VLSIdesign,”IEEE Trans.VLSI Sys.,vol.14,pp.501–513,May 2006.
[11].J.Xie,M.Swaminathan,“Electrical-thermal co-simulation of 3D integrated systems withmicro-fluidic cooling and Joule heating effects,”IEEE Transactions on CPMT,vol.1,no.2,pp.234-246,Jan.2011.
[12].P.Li,et al.,“Efficient full-chip thermal modeling and analysis,”in Proc.Int.Conf.Computer-Aided Design,Nov.2004,pp.319–326.
[13].Y.Yang,Z.Gu,C.Zhu,R.P.Dick,and L.Shang,“ISAC:Integrated space-and-time-adaptivechip-package thermal analysis,”IEEE Trans.Comput.-Aided Des.Integr.Circuits Syst.,2007.
[14].Y.Yang,C.Zhu,Z.P.Gu,L.Shang,and R.P.Dick,“Adaptive multi-domain thermalmodeling and analysis for integrated circuit synthesis and design,”in Proc.Int.Conf.Comput.-Aided Des.,2006,pp.575–582.
[15].C.-H.Tsai and S.-M.Kang,“Fast temperature calculation for transient electrothermalsimulation by mixed frequency/time domain thermal model reduction,”in Proc.Des.Autom.Conf.,2000,pp.750–755.
[16].L.Codecasa,D.D’Amore,and P.Maffezzoni,“An Arnoldi based thermal network reductionmethod for electro-thermal analysis,”Trans.Components Packag.Technol.,vol.26,no.1,pp.168–192,Mar.2003.
[17].P.Liu,Z.Qi,H.Li,L.Jin,W.Wu,S.Tan,and J.Yang,“Fast thermal simulation forarchitecture level dynamic thermal management,”in Proc.Int.Conf.Comput.-Aided Des.,2005,pp.639–644.
[18].T.-Y.Wang and C.C.-P.Chen,“Spice-compatible thermal simulation with lumped circuitmodeling for thermal reliability analysis based on modeling order reduction,”in Proc.Int.Symp.Quality Electron.Des.,2004,pp.357–362.
[19].Zyad Hassan,Nicholas Allec,Fan Yang,Li Shang,Robert P.Dick and Xuan Zeng,Full-Spectrum Spatial-Temporal Dynamic Thermal Analysis for Nanometer-Scale IntegratedCircuits,IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION(VLSI)SYSTEMS,vol.19,no.12,pp.2276-2289,2011.
[20].Kerns K J,Yang A T.Stable and efficient reduction of large,multiport RC networks by poleanalysis via congruence transformations[J].Computer-Aided Design of Integrated Circuits andSystems,IEEE Transactions on,1997,16(7):734-744.
[21].Odabasioglu,M.Celik and L.Pileggi,“PRIMA:Passive Reduced-Order InterconnectMacromodeling Algorithm”,IEEE Trans.on CAD of Integrated Circuits and Systems,vol.17,no.8,pp.645–654,Aug.1998.。
发明内容
本发明的目的是针对现有技术存在的缺陷,提出了一种基于聚合的集成电路热分析方法。该方法通过对热导矩阵的谱进行分析,将温度趋向一致的节点进行聚合,在聚合时,不仅聚合热阻和热容,对于热源也进行聚合,从而实现降阶的目的。
本发明的基于聚合降阶的集成电路热分析方法包括:通过有限差分等方法构造热分析系统;将热阻矩阵表示为无向图形式;对热阻矩阵的无向图进行谱分析,获得节点的划分;根据子集划分,将同一集合中的节点进行粗粒化,得到降阶系统。本方法可以处理大规模的热分析系统,同时该方法不依赖于系统的热输入,得到的降阶系统对不同的输入均可以适用;降阶系统还能够保持原系统的拓扑结构、无源性和稳定性等特性。
具体的,本发明的一种基于聚合的集成电路热分析方法,其包括步骤,
步骤1.通过有限差分等方法构造热分析系统:
其中,热容矩阵C是一个N维对角阵;热导矩阵A是一个N维稀疏矩阵;T(t)是N维温度向量,B是一个N*p的输入关联矩阵,表示p个输入端口与系统离散节点的关联关系;所述端口包括与外部相连边界端口以及芯片中的热源,由于热源和外部边界端口非常多,在实际热分析问题中,输入端口数非常巨大,可以达到离散后体元的1/3甚至更多;
步骤2.热阻矩阵可以用一个无向图T=(V,E)来表示,其中V表示热分析系统离散得到的节点,而边的集合E表示连接节点的热阻。图中每条边的权重e(i,j)可以定义成热阻节点i和j之间的热导,即其中rk节点i和j之间的热阻;
步骤3.根据连接关系图T,利用谱划分方法将节点根据连接关系的紧密程度划分成若干个节点的子集合{p1,p2,…,pn};因为较大的热导所连接的两个节点温度的值很有可能是一样的,具体如下:
基于对图T的Laplace矩阵进行特征向量的计算,图T的Laplace矩阵L定义如下:
其中,w(i,j)表示边e(i,j)的权重;通过计算L矩阵第二小的特征值所对应的特征向量q,将这个特征向量按值进行排序得到一维分布的坐标,如图2所示,在这个一维分布中,相邻的两个点之间的距离存在一个最大的值,这就提供了一个对节点进行划分的最好的位置;
每次这样的划分可以将一个子集划分成两个更小的子集,定义子集中节点个数的上限m,每次选择子集中节点的个数大于这个上限的子集合再次进行谱划分,直到每个子集合中的节点数均小于m;
步骤4:根据子集划分{p1,p2,…,pn},将同一集合中的节点进行粗粒化,得到降阶系统,具体步骤如下(如图3所示),
分步骤41:对于每个子集合,采用“超级节点”表示这个子集合中的所有节点,舍去两端节点都在这个子集合中的热阻。用{r1,r2,…,rj}、{c1,c2,…,cl}、{s1,…,sm}表示那些连接在该集合中的节点和地之间热阻、热容和热源。在降阶后的模型中加入一个热阻、一个热容和一个热源代替所述的热阻和热容,其值分别是和
分步骤42:将原始系统中两端分别连接在不同的子集合中的热阻连接到相对应的超级节点上;
分步骤43:使用等效的热阻代替并联在超级节点之间的热阻,使得最终的热阻数更少。
本方法通过对热导矩阵的谱进行分析,将温度趋向一致的节点进行聚合,在聚合时,不仅聚合热阻和热容,对于热源也进行聚合,从而实现降阶的目的本方法可以处理大规模的热分析系统,同时该方法不依赖于系统的热输入,得到的降阶系统对不同的输入均可以适用;降阶系统还能够保持原系统的拓扑结构、无源性和稳定性等特性。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面通过具体实施例和附图进一步说明本发明。需要特别指出的是,具体实施例和附图仅是为了说明,显然本领域的普通技术人员可以根据本文说明,在本发明范围内对本发明做出各种各样的修改和改变,这些修正和改变也纳入本发明范围内。另外,本发明引用了公开文献,这些文献是为了更清楚地描述本发明,它们的全文内容均纳入本文进行参考,等价于它们的全文已经在本文中重复叙述过。
附图说明
图1是本发明基于聚合降阶的集成电路热分析方法的流程图。
图2是特征向量q的一维分布示意图。
图3是基于聚合的集成电路热分析简单实施例示意图。
图4是实施例降阶后热分析系统示意图。
具体实施方式
实施例1基于聚合的热分析过程
该实施例原始热阻、热容及热源模型如图3所示;该模型包含4个热阻、5个热容及3个热源S1-S3。经过划分后,将T2、T3和T4三个节点聚合,得到降阶后的热分析模型(如图4所示),降阶模型中,包含3个节点、3个热容、2个热阻及1个热源,其中C2’=C2+C3+C4,S2’=S1+S2+S3。R12、R45、C1、C2值仍保持不变。
实施例2实际的集成电路热分析示例
将一个实际的集成电路经过离散后,形成一个15359阶的热分析系统,包含101725个热阻、15359个热容以及4096个热源,对该系统进行瞬态热分析所花费时间为28.5秒,经过本发明方法的降阶后,获得的降阶系统为3411阶的热分析系统,包含23573个热阻,3411个热容以及3411个热容,降阶所需时间为2.67秒,注意到一次降阶后系统可以针对不同的瞬态热输入多次重复使用,对降阶后系统仿真所需时间为9.4秒,相比原始系统速度提升约3倍,降阶误差约为0.26%,满足分析误差要求。
Claims (3)
1.一种基于聚合降阶的集成电路热分析方法,其特征在于:其包括如下步骤:
步骤1:通过有限差分等方法构造热分析系统:
其中,热容矩阵C是一个N维对角阵;热导矩阵A是一个N维稀疏矩阵;T(t)是N维温度向量,B是一个N*p的输入关联矩阵,表示p个输入端口与系统离散节点的关联关系;
步骤2.热阻矩阵用一个无向图T=(V,E)表示,其中V表示热分析系统离散得到的节点,而边的集合E表示连接节点的热阻;所述无向图中每条边的权重e(i,j)定义成热阻节点i和j之间的热导,即其中rk节点i和j之间的热阻;
步骤3:根据连接关系图T,利用谱划分方法将节点根据连接关系的紧密程度划分成若干个节点的子集合{p1,p2,…,pn};
步骤4:根据子集划分{p1,p2,…,pn},将同一集合中的节点进行粗粒化,得到降阶系统。
2.按权利要求1所述的基于聚合降阶的集成电路热分析方法,其特征在于:所述的步骤3中.
基于对图T的Laplace矩阵进行特征向量的计算,图T的Laplace矩阵L定义如下:
其中,w(i,j)表示边e(i,j)的权重;通过计算L矩阵第二小的特征值所对应的特征向量q,将这个特征向量按值进行排序得到一维分布的坐标,在该一维分布中,相邻的两个点之间的距离存在一个最大的值,提供了一个对节点进行划分的最好的位置;
所述的划分将一个子集划分成两个更小的子集,定义子集中节点个数的上限m,每次选择子集中节点的个数大于这个上限的子集合再次进行谱划分,直到每个子集合中的节点数均小于m。
3.按权利要求1所述的基于聚合降阶的集成电路热分析方法,其特征在于:所述的步骤4中,包括:
分步骤41:对于每个子集合,采用“超级节点”表示这个子集合中的所有节点,舍去两端节点均在这个子集合中的热阻;对于子集合中接地的热阻和热容进行聚合并连接到“超级节点”和地之间;
分步骤42:将原始热系统中两端分别连接在不同的子集合中的热阻连接到相对应的超级节点上;
分步骤43:使用等效的热阻代替并联在超级节点之间的热阻,使得最终的热阻数更少。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510947299.6A CN106886621A (zh) | 2015-12-16 | 2015-12-16 | 一种基于聚合降阶的集成电路热分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510947299.6A CN106886621A (zh) | 2015-12-16 | 2015-12-16 | 一种基于聚合降阶的集成电路热分析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106886621A true CN106886621A (zh) | 2017-06-23 |
Family
ID=59175669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510947299.6A Pending CN106886621A (zh) | 2015-12-16 | 2015-12-16 | 一种基于聚合降阶的集成电路热分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106886621A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060100831A1 (en) * | 2004-11-05 | 2006-05-11 | Chang Gung University | Generalizations of adjoint networks techniques for RLC interconnects model-order reductions |
CN102339335A (zh) * | 2010-07-21 | 2012-02-01 | 复旦大学 | 一种大量端口互连线模型降阶方法及装置 |
CN103793561A (zh) * | 2014-01-18 | 2014-05-14 | 清华大学 | 用于芯片热分析的混合随机行走方法 |
-
2015
- 2015-12-16 CN CN201510947299.6A patent/CN106886621A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060100831A1 (en) * | 2004-11-05 | 2006-05-11 | Chang Gung University | Generalizations of adjoint networks techniques for RLC interconnects model-order reductions |
CN102339335A (zh) * | 2010-07-21 | 2012-02-01 | 复旦大学 | 一种大量端口互连线模型降阶方法及装置 |
CN103793561A (zh) * | 2014-01-18 | 2014-05-14 | 清华大学 | 用于芯片热分析的混合随机行走方法 |
Non-Patent Citations (3)
Title |
---|
QICHENG HUANG等: "PGMOR: An Efficient Model Order Reduction Method for Power Grids", 《2015 14TH INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN AND COMPUTER GRAPHICS》 * |
YANGFENG SU等: "AMOR: An Efficient Aggregating Based Model Order Reduction Method for Many-Terminal Interconnect Circuits", 《DAC DESIGN AUTOMATION CONFERENCE 2012》 * |
孙炳华等: "集成电路引线框架的热性能分析", 《南通大学学报(自然科学版)》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Codecasa et al. | Fast novel thermal analysis simulation tool for integrated circuits (FANTASTIC) | |
Bond et al. | Guaranteed stable projection-based model reduction for indefinite and unstable linear systems | |
Ferranti et al. | Physics-based passivity-preserving parameterized model order reduction for PEEC circuit analysis | |
Ahmadloo et al. | Parameterized model order reduction of electromagnetic systems using multiorder arnoldi | |
Lee et al. | HiPRIME: Hierarchical and passivity preserved interconnect macromodeling engine for RLKC power delivery | |
Lasance | Recent progress in compact thermal models | |
US9672318B2 (en) | Synthesis of reduced netlist having positive elements and no controlled sources | |
De Tommasi et al. | Advancements in the identification of passive RC networks for compact modeling of thermal effects in electronic devices and systems | |
US10262094B2 (en) | Synthesis of DC accurate noise compatible reduced netlist | |
Codecasa et al. | Calibration of detailed thermal models by parametric dynamic compact thermal models | |
CN102339335B (zh) | 一种大量端口互连线模型降阶方法及装置 | |
Fattinger et al. | Thermal modeling of WLP-BAW filters: Power handling and miniaturization | |
Codecasa et al. | Connecting MOR-based boundary condition independent compact thermal models | |
CN106886621A (zh) | 一种基于聚合降阶的集成电路热分析方法 | |
Suzuki et al. | A synthesis technique of time-domain interconnect models by MIMO type of selective orthogonal least-square method | |
Codecasa | Thermal networks from heat wave equation | |
Liang et al. | A hybrid random walk algorithm for 3-D thermal analysis of integrated circuits | |
Maggioni et al. | Fast transient convolution-based thermal modeling methodology for including the package thermal impact in 3D ICs | |
Qi et al. | Wideband passive multiport model order reduction and realization of RLCM circuits | |
Cova et al. | Water cold plates for high power converters: A software tool for easy optimized design | |
Ubolli et al. | Sensitivity-based weighting for passivity enforcement of linear macromodels in power integrity applications | |
Antoniadis et al. | A rigorous approach for the sparsification of dense matrices in model order reduction of RLC circuits | |
Mukhtar et al. | Brune’s algorithm for lumped element equivalent circuit synthesis of linear lossy multiports | |
Okada et al. | Multi-rate locally implicit block leapfrog scheme for fast transient analysis of multi-layered power/ground planes | |
Ngo et al. | Subgrid-based equivalent circuit for transient thermal analysis using latency insertion method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170623 |