CN106849936A - 一种消除数字电路模块和时钟模块干扰的新型结构 - Google Patents

一种消除数字电路模块和时钟模块干扰的新型结构 Download PDF

Info

Publication number
CN106849936A
CN106849936A CN201710148559.2A CN201710148559A CN106849936A CN 106849936 A CN106849936 A CN 106849936A CN 201710148559 A CN201710148559 A CN 201710148559A CN 106849936 A CN106849936 A CN 106849936A
Authority
CN
China
Prior art keywords
resistance
digital circuit
circuit blocks
electric capacity
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710148559.2A
Other languages
English (en)
Inventor
江石根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Gemei Microelectronics Co Ltd
Original Assignee
Suzhou Gemei Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Gemei Microelectronics Co Ltd filed Critical Suzhou Gemei Microelectronics Co Ltd
Priority to CN201710148559.2A priority Critical patent/CN106849936A/zh
Publication of CN106849936A publication Critical patent/CN106849936A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种消除传感器信号采集芯片内部数字电路模块和CLOCK模块干扰的新型结构，其包括由至少一个滤波电容、一个施加在数字电路模块上的电阻、电容和一个施加在CLOCK模块上的电阻、电容组成的网络，所述的电源整流滤波电容一端与传感器信号采集芯片外部的正电源相连，另外一端接地；所述的施加在数字电路模块上的电阻、电容网络与传感器信号采集芯片外部正电源相连接；所述的施加在CLOCK模块上的电阻、电容网络，与传感器信号采集芯片外部的正电源相连。

Description

一种消除数字电路模块和时钟模块干扰的新型结构
技术领域
本发明涉及一种消除数字电路模块和时钟(CLOCK)模块干扰的新型结构，属于集成电路领域。
背景技术
在一些传感器信号采集芯片，比如压力、温度、湿度等传感器信号采集芯片中，都必须含有带隙基准模块(以下简称Bandgap模块)、AD模块、数字电路模块和CLOCK模块。
正常工作时，Bandgap模块需要靠电压补偿、温度补偿等方式来产生稳定的电压值，为系统提供稳定、高精度的电压，并为其他电路模块提供稳定的偏置电流。
AD模块需要将从传感器接受到的微弱的输入信号直接转换成串行数字信号并输出。
在传感器信号采集芯片中，Bandgap模块和AD模块均不能受到干扰，尤其是14位逐次逼近型AD转换器不能受到干扰，如果产生干扰，最终将直接导致传感器信号采集芯片输出的信号不准确。
而位于传感器信号采集芯片中的数字电路模块和CLOCK模块是两个能产生较强干扰信号的模块。
数字电路模块与CLOCK模块连接，在工作过程中根据时钟信号一直在不停的开关，也就是说数字信号频繁地在地和正电源之间摆动，而且周期特别短，常常是纳秒级别的。由于较大的振幅和较短的切换时间，使得数字电路模块会产生巨大的瞬间电流，而AD模块的工作电流一般都要求在1uA以下，则该瞬间电流就会影响AD模块的正常工作。且由于数字电路模块频繁地产生瞬间电流，这就使得系统的电压波动较大，不利于Bandgap模块的工作。
CLOCK模块本身就是一种频率发生器，整个电路的时钟都是由其产生，CLOCK模块因其自身产生的频率波可能会造成对自身的正常工作的干扰，也会对其他模块的正常工作产生干扰。
另外，传感器信号采集芯片外部的其他元件在工作时也可能对传感器信号采集芯片内的Bandgap模块和AD模块产生干扰，最终影响芯片输出信号的准确性。
为了解决以上问题，目前业内较优的做法是在传感器信号采集芯片外加一个电容，具体的，可以参考专利号为CN201520605476.8的专利。但是采用这种方法，只能使得传感器信号采集芯片内部的电源稳定，并不能解决芯片内部数字电路模块与CLOCK模块之间的互相干扰，以及数字电路模块与CLOCK模块对芯片内部其他模拟电路(如Bandgap模块和AD模块)的干扰。
有鉴于此，本发明提供一种消除数字电路模块和CLOCK模块干扰的新型结构。采用本发明的结构，可使得数字电路模块和CLOCK模块在工作时产生的干扰信号不会对自身工作产生干扰，也不会影响其他模拟电路的正常工作。
发明内容
本发明涉及一种消除数字电路模块和CLOCK模块干扰的新型结构。
一种消除传感器信号采集芯片内部数字电路模块和CLOCK模块干扰的新型结构，其包括由至少一个滤波电容、一个施加在数字电路模块上的电阻、电容和一个施加在CLOCK模块上的电阻、电容组成的网络，所述的电源整流滤波电容一端与传感器信号采集芯片外部的正电源相连，另外一端接地；所述的施加在数字电路模块上的电阻、电容网络与传感器信号采集芯片外部正电源相连接；所述的施加在CLOCK模块上的电阻、电容网络，与传感器信号采集芯片外部的正电源相连。
进一步的，所述的滤波电容在工作时，因其电容的存储作用，可以为电路中产生的瞬间大电流提供电能，过滤掉电流中的低频信号，从而减小整流电压的脉冲程度，最终实现对电源地的保护，使得Bandgap模块能正常工作，产生稳定的电压和偏置电流，不受干扰。
进一步的，所述的滤波电容是高频滤波电容，所述的高频滤波电容的工作频率为几千Hz以上。
进一步的，所述的滤波电容的选择根据经验公式RC≥(3～5)T/2而定，公式中的C表示滤波电容的容量，R表示滤波电阻，T表示时间常数。进一步的，滤波电容的容量C越大越好。
进一步的，所述的滤波电容的容量能够与负载电阻R匹配，这样既能使电路的输出电压达到要求，同时又不提高其他元件的性能指标，使得电路达到最佳的性价比。优选的，滤波电容的大小为10-100pF。
进一步的，所述的施加在数字电路模块上的电阻、电容网络，包含至少一个电阻和至少一个电容。其中，电阻的一端通过线路与正电源相连，另一端通过线路连接到数字电路模块上，在该电阻与数字电路之间增加一条电路，接通一电容后接地。
进一步的，所述的电阻可以为poly电阻、high-poly电阻、ndiff电阻、pdiff电阻、well电阻等。
进一步的，所述的电阻根据限流分压，确定阻值大小，只要不影响传感器信号采集芯片的功能即可。优选的，与数字电路模块相连的电阻的总阻值为100Ω-10K。
进一步的，所述的电容为PMOS电容、NMOS电容、PIP电容、MIM电容等。
进一步的，所述的施加在数字电路模块上的电阻、电容网络，电容的容量需要与电路中的电阻相匹配。优选的，电容的容量为10-100pF。
进一步的，所述的施加在CLOCK模块上的电阻、电容网络，包含至少一个电阻和至少一个电容。其中，电阻的一端通过线路与正电源相连，另一端通过线路连接到数字电路模块上，在该电阻与数字电路之间增加一条电路，接通一电容后接地。
进一步的，所述的电阻可以为poly电阻、high-poly电阻、ndiff 电阻、pdiff电阻、well电阻等。
进一步的，所述的电阻根据限流分压，确定阻值大小，只要不影响传感器信号采集芯片的功能即可。优选的，与CLOCK模块相连的电阻的总阻值为100Ω-10K。
进一步的，所述的电容为PMOS电容、NMOS电容、PIP电容、MIM电容等。
进一步的，所述的施加在数字电路模块上的电阻、电容网络，电容的容量需要与电路中的电阻相匹配。优选的，电容的容量为10-100pF。
进一步的，本发明的电阻、电容网络不仅可以使用在数字电路模块和CLOCK模块上，也可以使用在其他有干扰信号产生或者不能受到干扰的模块上，比如USB模块、IO模块、OSC模块、PLL模块、AD模块和Bandgap模块等。
为了使本领域的技术人员更好的理解本发明的内容，以下将结合具体实施案例来阐述本发明的思想。可以理解的，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明的权利范围。凡在本发明的精神和原则之内所做的任何修改、同等替换和改进等，均包含在本发明的保护范围之内。
附图说明：
图1是一种消除数字电路模块和时钟模块干扰的新型结构示意图。
图2是本发明的具体实施案例1的结构示意图。
图3时本发明的具体实施案例2的结构示意图。
主要元件符号说明：
传感器信号采集芯片 101
数字电路模块 102
CLOCK模块 103
与数字电路模块相连的电阻 R1
与CLOCK模块相连的电阻 R2
滤波电容 C1
与数字电路模块相连的电容 C2
与CLOCK模块相连的电容 C3
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施案例1：
如图2所示，在温度传感器信号采集芯片中，CLOCK模块将产生的3个不同的时钟信号(Clk1，Clk2，Clk3)提供给数字电路模块。在此过程中，数字电路模块不断开关，CLOCK模块不断产生波频，影响了系统的稳定性，最终导致输出信号波动大，不稳定。此时，从正电源接入一滤波电容C1然后接地，电容C1大小为20pF，传感器信号采集芯片外部电压VDD为3V。从正电源通过线路接入一电阻R1，电阻R1大小为200Ω，电阻R1通过线路连接到数字电路模块，同时，在电阻R1与数字电路模块间增加一条线路，其上接通一电容C2后接地，电容C2大小为20pF。从正电源通过线路接入一电阻R2，电阻R2大小为200Ω，电阻R2通过线路连接到CLOCK模块，同时，在电阻R2与CLOCK模块之间增加一条线路，其上接通一电容C3后接地，C3大小为20pF。没有改进前，系统电压VDD为(3±5％)V，AD转换器输出波动为±10％，时钟信号波动为±8％。经过改进后，系统电压VDD为(3±0.5％)V，AD转换器输出波动为±1％，时钟信号波动为±8％。由此可见，采用本发明的电阻、电容网络，可以有效地消除数字电路模块和CLOCK模块对传感器信号采集芯片内部其他模拟电路模块的干扰，同时减小了数字电路模块与CLOCK模块之间的互相干扰。
具体实施案例2：
如图3所示，在温度传感器信号采集芯片中，CLOCK模块将产生的1个时钟信号(Clk1)提供给数字电路模块。在此过程中，数字电路模块不断开关，CLOCK模块不断产生波频，影响了系统的稳定性，最终导致输出信号波动大，不稳定。此时，从正电源接入一滤波电容C1然后接地，电容C1大小为50pF，传感器信号采集芯片外部电压VDD为3V。从正电源通过线路接入一电阻R1，电阻R1大小为1k，电阻R1通过线路连接到数字电路模块，同时，在电阻R1与数字电路模块间增加一条线路，其上接通一电容C2后接地，电容C2大小为30pF。从正电源通过线路接入一电阻R2，电阻R2大小为1k，电阻R2通过线路连接到CLOCK模块，同时，在电阻R2与CLOCK 模块之间增加一条线路，其上接通一电容C3后接地，C3大小为30pF。没有改进前，系统电压VDD为(3±5％)V，AD转换器输出波动为±10％，时钟信号波动为±8％。经过改进后，系统电压VDD为(3±5％)V，AD转换器输出波动为±0.13％，时钟信号波动为±0.3％。由此可见，采用本发明的电阻、电容网络，可以有效地消除数字电路模块和CLOCK模块对传感器信号采集芯片内部其他模拟电路模块的干扰，同时减小了数字电路模块与CLOCK模块之间的互相干扰。

Claims (9)

1.一种消除传感器信号采集芯片内部数字电路模块和CLOCK模块干扰的新型结构，其包括由至少一个滤波电容、一个施加在数字电路模块上的电阻、电容和一个施加在CLOCK模块上的电阻、电容组成的网络，所述的电源整流滤波电容一端与传感器信号采集芯片外部的正电源相连，另外一端接地；所述的施加在数字电路模块上的电阻、电容网络与传感器信号采集芯片外部正电源相连接；所述的施加在CLOCK模块上的电阻、电容网络，与传感器信号采集芯片外部的正电源相连。
2.如权利要求1所述的滤波电容的容量大小根据经验公式RC≥(3～5)T/2而定；优选的，滤波电容的容量越大越好；进一步优选的，滤波电容的容量需要与负载电阻匹配；进一步优选的，滤波电容的容量大小为10-100pF。
3.如权利要求1所述的施加在数字电路模块上的电阻、电容网络中的电阻可以为poly电阻、high-poly电阻、ndiff电阻、pdiff电阻、well电阻等。
4.如权利要求1所述的施加在数字电路模块上的电阻、电容网络中的电容可以为PMOS电容、NMOS电容、PIP电容、MIM电容等。
5.如权利要求1所述的施加在数字电路模块上的电阻、电容网络中的电阻大小和电容容量需要匹配。
6.如权利要求1所述的施加在CLOCK模块上的电阻、电容网路中的电阻可以为poly电阻、high-poly电阻、ndiff电阻、pdiff电阻、well电阻等。
7.如权利要求1所述的施加在CLOCK模块上的电阻、电容网路中的电容可以为PMOS电容、NMOS电容、PIP电容、MIM电容等。
8.如权利要求1所述的施加在CLOCK模块上的电阻、电容网络中的电组大小和电容容量需要匹配。
9.如权利要求1所述用以消除传感器信号采集芯片内部的数字电路模块和CLOCK模块干扰的电阻、电容网络，也可以应用在其他的能产生干扰信号的模块和不能被干扰的模块。
CN201710148559.2A 2017-03-14 2017-03-14 一种消除数字电路模块和时钟模块干扰的新型结构 Pending CN106849936A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710148559.2A CN106849936A (zh) 2017-03-14 2017-03-14 一种消除数字电路模块和时钟模块干扰的新型结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710148559.2A CN106849936A (zh) 2017-03-14 2017-03-14 一种消除数字电路模块和时钟模块干扰的新型结构

Publications (1)

Publication Number Publication Date
CN106849936A true CN106849936A (zh) 2017-06-13

Family

ID=59144482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710148559.2A Pending CN106849936A (zh) 2017-03-14 2017-03-14 一种消除数字电路模块和时钟模块干扰的新型结构

Country Status (1)

Country Link
CN (1) CN106849936A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387100A (zh) * 2001-12-18 2002-12-25 陈斐达 低电磁干扰式时钟振荡器模块
CN201957022U (zh) * 2011-01-28 2011-08-31 南京肯立科技有限责任公司 自适应消噪信标接收机
CN103023590A (zh) * 2012-12-08 2013-04-03 北京工业大学 Gsm-r网络干扰信号采集与处理系统
CN103986886A (zh) * 2014-05-21 2014-08-13 芜湖蓝宙电子科技有限公司 一种基于线性ccd模块的赛道信息采集电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387100A (zh) * 2001-12-18 2002-12-25 陈斐达 低电磁干扰式时钟振荡器模块
CN201957022U (zh) * 2011-01-28 2011-08-31 南京肯立科技有限责任公司 自适应消噪信标接收机
CN103023590A (zh) * 2012-12-08 2013-04-03 北京工业大学 Gsm-r网络干扰信号采集与处理系统
CN103986886A (zh) * 2014-05-21 2014-08-13 芜湖蓝宙电子科技有限公司 一种基于线性ccd模块的赛道信息采集电路

Similar Documents

Publication Publication Date Title
CN104319996A (zh) 一种具有高精度电流检测的同步整流降压转换器芯片
CN106849627B (zh) 基于cot模式降压变换器的纹波补偿电路
CN105988495A (zh) 一种ldo过冲保护电路
CN204271914U (zh) 一种具有高精度电流检测的同步整流降压转换器芯片
CN103268134A (zh) 可提高瞬态响应的低压差电压调节器
CN104375551A (zh) 带隙电压生成电路
CN101459377B (zh) 负电压产生电路
CN103973231A (zh) 放大电路的电压调整电路及相关的调整方法
CN212989976U (zh) Ldo电路、ldo及soc系统
CN106849936A (zh) 一种消除数字电路模块和时钟模块干扰的新型结构
CN209545559U (zh) 一种消除数字电路模块和时钟模块干扰的新型结构
CN208000168U (zh) 一种抗干扰的压力传感器电路
CN204314764U (zh) 带隙电压生成电路
CN109658957A (zh) 一种应用于三维存储器的稳压器电路及三维存储器
US20120013414A1 (en) Crystal oscillator circuit for adjusting resonant frequency of crystal oscillator
CN202663367U (zh) 一种连续时间滤波器的自适应调谐系统
CN108196113A (zh) 一种用于pon系统的onu掉电快速告警电路
CN208207637U (zh) 电容式传感器的读出电路
CN103532371A (zh) 负电压产生电路
CN106018914A (zh) 电池电压检测装置
CN216490402U (zh) 一种晶振电路以及设备
CN109975603A (zh) 保护、测量和计量功能一体化设计的电路
CN217957223U (zh) 一种网络变压器替代电路
CN204258627U (zh) 一种可调式降压转换电路
CN111222614A (zh) 一种非接触智能卡芯片自动电流平衡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613