CN106845600A - 一种应用于超高频标签的解调电路 - Google Patents

Abstract

本发明公开了一种应用于超高频标签的解调电路，包括迟滞比较器，包络检波电路、高低通滤波电路；包络检波电路，输入端与射频天线相连，L0端接低电平，并由四个低阈值的MOS管构成栅交叉结构；交替导通输出包络检波信号；高低通滤波电路，采用电流源加电容电阻结构，通过电流源I1、I2和电容C1、C2及电阻R的使用实现滤波功能，对接收的包络检波信号进行滤波，并发生送给迟滞比较器。采用本发明所述的解调电路，实现了超高频标签对低功耗、高性能和小面积的要求。

Description

一种应用于超高频标签的解调电路

技术领域

本发明涉及物联网标签领域，特别是一种应用于超高频标签的解调电路应用。

背景技术

最近十几年，物联网行业得到了巨大的发展。这一方面是由于互联网和无线通信使人们的生活变得更加便捷，智能的移动终端能够保持信息的随时交换，实时性高，对物联的需求越来越大；另一方面，随着集成电路的飞速发展，使得面对普通消费群体的低廉的芯片变得越来越多，应用更加多样化，智能化。作为物联网中最重要的硬件终端——RFID标签，由于需求量非常大、应用广泛、工作环境复杂多变，所以对成本和性能的要求都非常苛刻，这样就给IC设计者提出了更高的要求：提供高性价比的产品。

集成电路的种类可以分为模拟电路(包含射频电路)和数字电路。在RFID标签芯片的设计中，同样也分为这两部分，数字电路主要完成逻辑操作，实现芯片安全和功能等方面的工作，由于其电路通过0、1逻辑实现，抗噪性好，对环境适应性很强；模拟电路由于其RFID标签(大多无源标签)对功耗、面积及性能的要求比较苛刻，工作环境比较复杂，所以给模拟IC设计人员提出了不小的挑战。作为标签与读卡机通讯的最关键的模块，解调电路的设计在整个模拟电路设计中至关重要。

较为通用的解调电路结构如图1所示。当射频天线端接受到包络信号时候，高电平时二极管D1正向导通，低电平时二极管截止，电容C1和R1并联在Vplus端和GND之间，起到滤波稳压的左右；电阻R2保持Vplus和Vminus两个比较器输入端有个电压差ΔV保证比较器两端在没有数据通讯时输出高电平。电阻R3和C2构成一个低通滤波电路，保持Vminus端的电压稳定在一个基准电平。数据通讯时，Vplus端根据包络信号，电平高低变化，比较器将其与基准电平Vminus比较输出数字信号。这种解调结构简单，清晰，采用无源器件实现解调电路的包络检波和高低通滤波部分，器件只与工艺相关，便于控制实现。但由于系统对功耗面积要求比较苛刻，无源的电阻电容需要占很大的面积，才可以保证模块功耗很低，不能实现面积与功耗的同时优化。另外，采用二极管包络检波的方法，在RF端信号电平接近二极管阈值时，就无法实现检波功能了，不利于信号较弱条件下的包络解调，工作范围受限。根据超高频RFID标签芯片的设计特点，上述指标都是设计的关键指标，所以我们不能采用通用的解调电路结构，需要针对应用特性重新设计，改进通用电路的缺点，以得到满足需求的一个低功耗、小面积、高性能的解调电路。

发明内容

针对以上问题，本发明设计出一种电路结构，包络检波部分采用四个低阈值的MOS器件(两个NMOS和两个PMOS)构成的栅交叉的结构，能够消除二极管包络检波造成的阈值损失，保证包络检波效率的基础上，实现更弱场下的检波输出，提高灵敏度对于超高频RFID标签来说非常重要；其次，高低通滤波部分采用电流源加电容电阻的结构，大大减小了电阻和电容的使用，减小芯片的面积，降低成本。另外，由于电流源不随场强变化，功耗稳定可控，能够实现功耗、面积和性能的最优化。图2和图3分别给出了包络检波和高低通滤波的详细电路原理图。

包络检波的输入端RF+和RF-与射频天线连接，电路由M1、M2、M3和M4四个MOS管构成，其中M1和M2为NMOS管，M3和M4为PMOS管，通过交替导通输出包络检波信号。LO端接低电平(GND)，M1和M2管源极和衬底与LO相连，M3和M4管的源极和衬底与HO端相连，M1和M3管的漏端连接到一起同时与电容C1相连，电容C1另一端为输入天线的RF+端；同理M2和M4管的漏端连接到一起同时与电容C2相连，电容C2另一端为输入天线的RF-端。M1和M3管的栅极与M2和M4管的漏端相连，同时M2和M4管的栅极与M1和M3管的漏端相连，构成栅交叉的结构，当RF+端为高电平、RF-端为低电平时，M2和M3管子导通HO端通过电容与RF+相连，M2打开对RF-端的电容充电；反之，当RF-端为高电平、RF+端为低电平时，M1和M4管子导通HO端通过电容与RF-相连，M1打开对RF+端的电容充电。通过这种交替导通的结构完成包络信号的检波。

高低通滤波电路通过电流源I1、I2和电容C1、C2及电阻R的使用实现滤波功能。I1和C1并联在输入端VHI和GND之间，同时VHI与包络检波电路的输出端HO相连；电阻R连接VHI与VLO之间，I2和C2并联于输出端VLO与GND之间，最大限度的保证了芯片面积最小。由于超高频标签对功耗要求很高(通常要小于几百nA)，采用电流源的结构，可以精确控制滤波电路的功耗，另外由于其电流源不随场强大小变化，能够保证解调电路在强弱场下的输出信号宽度不变。精确的电流控制，大大减小了电阻电容的面积，对实现高性价比的产品至关重要。

高低通滤波模块中VHI和VLO两端的固定电压差ΔV＝I2*R与迟滞比较器的回差电压保持一致，这样可以最大限度的提高解调模块的抗噪性，同时保证解调性能。图4中给出了迟滞比较器的电路示意图，其中输入端VHI和VLI分别与高低通滤波电路的VHI和VLO相连。图5给出了包络信号(VRF)、高频包络检波输入信号(VHI)、低频基准输入信号(VLI)和解调输出数字信号的波形示意图。

附图说明

图1通用的解调电路的系统结构图

图2本发明所述的应用于超高频标签的解调电路结构示意图

图3本发明所述解调电路中包络检波电路结构示意图

图4本发明所述解调电路中高低通滤波电路结构示意图

图5本发明所述解调电路中迟滞比较器电路结构示意图

图6解调电路包络及检波输出信号波形图

具体实施方式

新的解调电路设计重点针对包络检波和高低通滤波部分采用了创新。为使本发明实现的技术手段、创作特征、达成目的与功效易于理解，下面重点就这两部分电路做实现说明。

包络检波模块结构如图3所示，栅交叉结构主要由M1～M4四个MOS构成，LO端接低电平(GND)，M1和M2管源极和衬底与LO相连，M3和M4管的源极和衬底与HO端相连，M1和M3管的漏端连接到一起同时与电容C1相连，电容C1另一端为输入天线的RF+端；同理M2和M4管的漏端连接到一起同时与电容C2相连，电容C2另一端为输入天线的RF-端。M1和M3管的栅极与M2和M4管的漏端相连，同时M2和M4管的栅极与M1和M3管的漏端相连，构成栅交叉的结构。当RF+端为高电平、RF-端为低电平时，M2和M3管子导通HO端通过电容与RF+相连，M2打开对RF-端的电容充电；反之，当RF-端为高电平、RF+端为低电平时，M1和M4管子导通HO端通过电容与RF-相连，M1打开对RF+端的电容充电。由于NMOS管可以完整的传输低电平信号，PMOS可以完整的传输高电平信号，通过两类MOS器件的这种特性有效的消除了包络信号检波输出的阈值损失。

高低通滤波电路结构如图4所示，通过电流源I1、I2和电容C1、C2及电阻R的使用实现滤波功能。如图3电路原理图所示，I1和C1并联在输入端VHI和GND之间，同时VHI与包络检波电路的输出端HO相连；电阻R连接VHI与VLO之间，I2和C2并联于输出端VLO与GND之间。电阻R和I2电流主要产生迟滞比较需要的电压差，保证解调电路的温度可靠。I1和C1与包络检波的输出HO连接，滤波稳压包络输出的高频信号，保证模块只输出我们需要的数据通信频率。I2和C2作为低频输出VLO的滤波电路，实现迟滞比较器的低频输出参考电压。考虑到超高频RFID标签对功耗、面积、性能的要求，在工艺实现中考虑选择高方块阻值和高单位容值的电阻电容器件。

迟滞比较器的设计在该解调电路设计中未作特别说明，考虑到迟滞比较器实现方法很多。技术已经比较成熟，在此重点就迟滞电压与高低通滤波模块的配合上分析一下。由于标签芯片的抗噪性，解调灵敏度对性能至关重要，迟滞电压最好与高低通滤波模块的输入压差一致(几十mV左右)，这样可以保证迟滞比较器不会受噪声干扰输出错误信号，同时又能够保证 解调输出信号不会因为迟滞电压过大影响灵敏度。

以上详细描述了本发明的基本原理、电路特征及实现的详细思路。本行业的技术人员应该了解，本发明不受上述实施例的限制，实施例和说明书中描述的只是说明本发明的原理，结构。在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所述的权利要求书及其等效物界定。

Claims (4)

1.一种应用于超高频标签的解调电路，包括迟滞比较器，其特征在于，包络检波电路、高低通滤波电路；

包络检波电路，输入端与射频天线相连，L0端接低电平，并由四个低阈值的MOS管构成栅交叉结构；交替导通输出包络检波信号；

高低通滤波电路，采用电流源加电容电阻结构，通过电流源I1、I2和电容C1、C2及电阻R的使用实现滤波功能，对接收的包络检波信号进行滤波，并发生送给迟滞比较器。

2.根据权利要求1所述的电路，其特征在于，

所述包络检波信号具体为：MOS管M1和MOS管M2源极和衬底与L0相连，MOS管M3和MOS管M4的源极和衬底与H0端相连，M1和M3管的漏端连接到一起同时与电容C1相连，电容C1另一端为输入天线的RF+端；同理MOS管M2和MOS管M4的漏端连接到一起同时与电容C2相连，电容C2另一端为输入天线的RF-端。M1和M3管的栅极与M2和M4管的漏端相连，同时M2和M4管的栅极与M1和M3管的漏端相连，构成栅交叉的结构；

当RF+端为高电平、RF-端为低电平时，MOS管M2和MOS管M3导通，H0端通过电容与RF+相连，M2打开对RF-端的电容充电；反之，当RF-端为高电平、RF+端为低电平时，M1和M4管子导通H0端通过电容与RF-相连，M1打开对RF+端的电容充电。

3.根据权利要求1或2所述的解调电路，其特征在于，

所述高低通滤波电路具体为：电流源I1和电容C1并联在输入端VHI和GND之间，同时VHI与包络检波电路的输出端H0相连；电阻R连接VHI与VLO之间，电流源I2和电容C2并联于输出端VLO与GND之间；

电阻R和I2电流产生迟滞比较需要的电压差，I1和C1与包络检波的输出H0连接，滤波稳压包络输出的高频信号，I2和C2作为低频输出VLO的滤波电路。

4.根据权利要求3所述的解调电路，其特征在于，所述迟滞比较器，与高低通滤波模块的输入压差一致。