CN106844267A - 一种应用在purley平台支持PCIE IOBOX的结构 - Google Patents

一种应用在purley平台支持PCIE IOBOX的结构 Download PDF

Info

Publication number
CN106844267A
CN106844267A CN201710073917.8A CN201710073917A CN106844267A CN 106844267 A CN106844267 A CN 106844267A CN 201710073917 A CN201710073917 A CN 201710073917A CN 106844267 A CN106844267 A CN 106844267A
Authority
CN
China
Prior art keywords
x16pcie
oxide
semiconductor
metal
slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710073917.8A
Other languages
English (en)
Inventor
刘东洋
张燕群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710073917.8A priority Critical patent/CN106844267A/zh
Publication of CN106844267A publication Critical patent/CN106844267A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本发明提供一种应用在purley平台支持PCIE IOBOX的结构，包括：背板，PCIE Switch模块，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，第一P3V3_STBY接线端子，第二P3V3_STBY接线端子，第一P12V_STBY接线端子，第二P12V_STBY接线端子，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管；实现多个CPU插置于第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，共享同一个PCIE资源的目的。

Description

一种应用在purley平台支持PCIE IOBOX的结构
技术领域
本发明涉及服务器领域，尤其涉及一种应用在purley平台支持PCIE IOBOX的结构。
背景技术
在新平台高端服务器的设计中，为了实现对PCIE设备硬件资源的充分利用，减少硬件的闲置率，增加系统硬件的性能,多个CPU可以共享一个PCIE设备是一种有效的设计方法。这种实现不仅对PCIE设备有支持多个VF(Virtual Function)的功能的要求，同时还要在IOBOX中增加PCIE Switch，以便可以根据每个PCIE设备的BUS号进行寻址。
目前的IOBOX设计中，一般采用CPU直接出PCIE资源到SLOT的方式，然后外接IO设备。这样的设计只能支持PCIE规范定义的SR-IOV (Single-Root I/O Virtualization)功能。这种功能是将CPU内部进行虚拟化为多个主机可以实现多个虚拟机同时访问同一个PCIE设备，但是这并不是硬件上的多主机共享IO，而是基于处理器具有多个核心实现的，这种方式增加了CPU的处理负担，影响CPU处理效率。
发明内容
为了克服上述现有技术中的不足，本发明提供一种应用在purley平台支持PCIEIOBOX的结构，包括：背板，PCIE Switch模块，第一电源芯片，第二电源芯片，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，第一P3V3_STBY接线端子，第二P3V3_STBY接线端子，第一P12V_STBY接线端子，第二P12V_STBY接线端子，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管；
PCIE Switch模块包括：背板连接端，第一X16PCIE连接端，第二X16PCIE连接端，第三X16PCIE连接端，第四X16PCIE连接端；
PCIE Switch模块的背板连接端与背板连接，PCIE Switch模块的第一X16PCIE连接端与第一X16PCIE插槽连接，PCIE Switch模块的第二X16PCIE连接端与第二X16PCIE插槽连接，PCIE Switch模块的第三X16PCIE连接端与第三X16PCIE插槽连接，PCIE Switch模块的第四X16PCIE连接端与第四X16PCIE插槽连接；
第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别与背板连接；
第一X16PCIE插槽分别与第一MOS管的S极和第四MOS管的S极连接，第二X16PCIE插槽分别与第二MOS管的S极和第三MOS管的S极连接，第一MOS管的G极，第二MOS管的G极，第三MOS管的G极，第四MOS管的G极分别与第一电源芯片连接；
第一MOS管的D极，第二MOS管的D极分别与第一P12V_STBY接线端子的供电端连接；第三MOS管的D极，第四MOS管的D极分别与第一P3V3_STBY接线端子的供电端连接；
第三X16PCIE插槽分别与第五MOS管的S极和第八MOS管的S极连接，第四X16PCIE插槽分别与第六MOS管的S极和第七MOS管的S极连接，第五MOS管的G极，第六MOS管的G极，第七MOS管的G极，第八MOS管的G极分别与第二电源芯片连接；
第五MOS管的D极，第六MOS管的D极分别与第二P12V_STBY接线端子的供电端连接；第七MOS管的D极，第八MOS管的D极分别与第二P3V3_STBY接线端子的供电端连接；
第一P3V3_STBY接线端子的输入端，第二P3V3_STBY接线端子的输入端，第一P12V_STBY接线端子的输入端，第二P12V_STBY接线端子的输入端分别通过背板与供电电源连接。
优选地，第一电源芯片，第二电源芯片均采用TPS2363型号芯片。
优选地，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别与背板连接，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别通过背板获取100MHz的时钟信号。
优选地，PCIE Switch模块的背板连接端与背板采用SMBus总线及PCIE总线通信连接。
优选地，PCIE Switch模块的第一X16PCIE连接端与第一X16PCIE插槽采用PCIEx16总线通信连接，PCIE Switch模块的第二X16PCIE连接端与第二X16PCIE插槽采用PCIEx16总线通信连接，PCIE Switch模块的第三X16PCIE连接端与第三X16PCIE插槽采用PCIEx16总线通信连接，PCIE Switch模块的第四X16PCIE连接端与第四X16PCIE插槽采用PCIEx16总线通信连接。
从以上技术方案可以看出，本发明具有以下优点：
应用在purley平台支持PCIE IOBOX的结构，实现多个CPU插置于第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，共享同一个PCIE资源的目的。其中PCIE IOBOX通过背板连接至各个CPU，负责CPU PCIE资源的分配和对外IO设备的扩展，板载的PCIE Switch模块负责连通CPU和X16PCIE插槽，MCPU在另外的板块通过X1 PCIE和SMBUS信号进行管理，负责加载PCIE设备，分配PCIE设备的BUS号，可以让X16PCIE插槽进行正确的寻址。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为应用在purley平台支持PCIE IOBOX的结构示意图。
具体实施方式
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本具体实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
本发明提供了一种应用在purley平台支持PCIE IOBOX的结构，如图1所示，包括：背板2，PCIE Switch模块1，第一电源芯片3，第二电源芯片4，第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8，第一P3V3_STBY接线端子13，第二P3V3_STBY接线端子14，第一P12V_STBY接线端子11，第二P12V_STBY接线端子12，第一MOS管21，第二MOS管22，第三MOS管23，第四MOS管24，第五MOS管25，第六MOS管26，第七MOS管27，第八MOS管28；
PCIE Switch模块1包括：背板连接端，第一X16PCIE连接端，第二X16PCIE连接端，第三X16PCIE连接端，第四X16PCIE连接端；
PCIE Switch模块1的背板连接端与背板2连接，PCIE Switch模块1的第一X16PCIE连接端与第一X16PCIE插槽5连接，PCIE Switch模块1的第二X16PCIE连接端与第二X16PCIE插槽6连接，PCIE Switch模块1的第三X16PCIE连接端与第三X16PCIE插槽7连接，PCIE Switch模块1的第四X16PCIE连接端与第四X16PCIE插槽8连接；第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分别与背板2连接；
第一X16PCIE插槽5分别与第一MOS管21的S极和第四MOS管24的S极连接，第二X16PCIE插槽6分别与第二MOS管22的S极和第三MOS管23的S极连接，第一MOS管21的G极，第二MOS管22的G极，第三MOS管23的G极，第四MOS管24的G极分别与第一电源芯片3连接；
第一MOS管21的D极，第二MOS管22的D极分别与第一P12V_STBY接线端子11的供电端连接；第三MOS管23的D极，第四MOS管24的D极分别与第一P3V3_STBY接线端子13的供电端连接；
第三X16PCIE插槽7分别与第五MOS管25的S极和第八MOS管28的S极连接，第四X16PCIE插槽8分别与第六MOS管26的S极和第七MOS管27的S极连接，第五MOS管25的G极，第六MOS管26的G极，第七MOS管27的G极，第八MOS管28的G极分别与第二电源芯片4连接；
第五MOS管25的D极，第六MOS管26的D极分别与第二P12V_STBY接线端子12的供电端连接；第七MOS管27的D极，第八MOS管28的D极分别与第二P3V3_STBY接线端子14的供电端连接；
第一P3V3_STBY接线端子13的输入端，第二P3V3_STBY接线端子14的输入端，第一P12V_STBY接线端子11的输入端，第二P12V_STBY接线端子12的输入端分别通过背板2与供电电源连接。
第一电源芯片3，第二电源芯片4均采用TPS2363型号芯片。
第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分别与背板2连接，第一X16PCIE插槽5，第二X16PCIE插槽6，第三X16PCIE插槽7，第四X16PCIE插槽8分别通过背板2获取100MHz的时钟信号。
PCIE Switch模块1的背板连接端与背板2采用SMBus总线及PCIE总线通信连接。
PCIE Switch模块1的第一X16PCIE连接端与第一X16PCIE插槽5采用PCIE x16总线通信连接，PCIE Switch模块1的第二X16PCIE连接端与第二X16PCIE插槽6采用PCIE x16总线通信连接，PCIE Switch模块1的第三X16PCIE连接端与第三X16PCIE插槽7采用PCIE x16总线通信连接，PCIE Switch模块1的第四X16PCIE连接端与第四X16PCIE插槽8采用PCIEx16总线通信连接。
PCIE 定义:PCI Express是通信总线。SMBus (System Management Bus,系统管理总线) 。第一电源芯片3，第二电源芯片4负责打开和关闭MOS管。当MOS管打开时12V和3V3供电，当MOS管关闭时12V和3V3电源切断。这个功能是为了实现PCIE 热插拔用的，因为当PCIE卡插入时需要上电而拔出时需要下电。
PCIE IOBOX通过背板连接至各个CPU，负责CPU PCIE资源的分配和对外IO设备的扩展，板载的PCIE Switch模块负责连通CPU和X16PCIE插槽， MCPU在另外的板块通过X1PCIE和SMBUS信号进行管理，负责加载PCIE设备，分配PCIE设备的BUS号，可以让X16PCIE插槽进行正确的寻址。本发明仅涉及应用在purley平台支持PCIE IOBOX的结构，对PCIEIOBOX的结构形式不做限定。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种应用在purley平台支持PCIE IOBOX的结构，其特征在于，包括：背板，PCIESwitch模块，第一电源芯片，第二电源芯片，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽，第一P3V3_STBY接线端子，第二P3V3_STBY接线端子，第一P12V_STBY接线端子，第二P12V_STBY接线端子，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管；
PCIE Switch模块包括：背板连接端，第一X16PCIE连接端，第二X16PCIE连接端，第三X16PCIE连接端，第四X16PCIE连接端；
PCIE Switch模块的背板连接端与背板连接，PCIE Switch模块的第一X16PCIE连接端与第一X16PCIE插槽连接，PCIE Switch模块的第二X16PCIE连接端与第二X16PCIE插槽连接，PCIE Switch模块的第三X16PCIE连接端与第三X16PCIE插槽连接，PCIE Switch模块的第四X16PCIE连接端与第四X16PCIE插槽连接；
第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别与背板连接；
第一X16PCIE插槽分别与第一MOS管的S极和第四MOS管的S极连接，第二X16PCIE插槽分别与第二MOS管的S极和第三MOS管的S极连接，第一MOS管的G极，第二MOS管的G极，第三MOS管的G极，第四MOS管的G极分别与第一电源芯片连接；
第一MOS管的D极，第二MOS管的D极分别与第一P12V_STBY接线端子的供电端连接；第三MOS管的D极，第四MOS管的D极分别与第一P3V3_STBY接线端子的供电端连接；
第三X16PCIE插槽分别与第五MOS管的S极和第八MOS管的S极连接，第四X16PCIE插槽分别与第六MOS管的S极和第七MOS管的S极连接，第五MOS管的G极，第六MOS管的G极，第七MOS管的G极，第八MOS管的G极分别与第二电源芯片连接；
第五MOS管的D极，第六MOS管的D极分别与第二P12V_STBY接线端子的供电端连接；第七MOS管的D极，第八MOS管的D极分别与第二P3V3_STBY接线端子的供电端连接；
第一P3V3_STBY接线端子的输入端，第二P3V3_STBY接线端子的输入端，第一P12V_STBY接线端子的输入端，第二P12V_STBY接线端子的输入端分别通过背板与供电电源连接。
2.根据权利要求1所述的应用在purley平台支持PCIE IOBOX的结构，其特征在于，
第一电源芯片，第二电源芯片均采用TPS2363型号芯片。
3.根据权利要求1所述的应用在purley平台支持PCIE IOBOX的结构，其特征在于，
第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别与背板连接，第一X16PCIE插槽，第二X16PCIE插槽，第三X16PCIE插槽，第四X16PCIE插槽分别通过背板获取100MHz的时钟信号。
4.根据权利要求1所述的应用在purley平台支持PCIE IOBOX的结构，其特征在于，
PCIE Switch模块的背板连接端与背板采用SMBus总线及PCIE总线通信连接。
5.根据权利要求1所述的应用在purley平台支持PCIE IOBOX的结构，其特征在于，
PCIE Switch模块的第一X16PCIE连接端与第一X16PCIE插槽采用PCIE x16总线通信连接，PCIE Switch模块的第二X16PCIE连接端与第二X16PCIE插槽采用PCIE x16总线通信连接，PCIE Switch模块的第三X16PCIE连接端与第三X16PCIE插槽采用PCIE x16总线通信连接，PCIE Switch模块的第四X16PCIE连接端与第四X16PCIE插槽采用PCIE x16总线通信连接。
CN201710073917.8A 2017-02-10 2017-02-10 一种应用在purley平台支持PCIE IOBOX的结构 Pending CN106844267A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710073917.8A CN106844267A (zh) 2017-02-10 2017-02-10 一种应用在purley平台支持PCIE IOBOX的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710073917.8A CN106844267A (zh) 2017-02-10 2017-02-10 一种应用在purley平台支持PCIE IOBOX的结构

Publications (1)

Publication Number Publication Date
CN106844267A true CN106844267A (zh) 2017-06-13

Family

ID=59122260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710073917.8A Pending CN106844267A (zh) 2017-02-10 2017-02-10 一种应用在purley平台支持PCIE IOBOX的结构

Country Status (1)

Country Link
CN (1) CN106844267A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483529A (zh) * 2009-02-13 2009-07-15 北京星网锐捷网络技术有限公司 模块化交换机及其运行方法
US20130259053A1 (en) * 2012-03-29 2013-10-03 Fujitsu Limited Switch, information processing apparatus, and communication control method
CN104267782A (zh) * 2014-09-16 2015-01-07 浪潮电子信息产业股份有限公司 一种低功耗的18盘位云盘节点装置
CN105100234A (zh) * 2015-07-14 2015-11-25 浪潮(北京)电子信息产业有限公司 一种云服务器互联系统
CN205230035U (zh) * 2015-12-16 2016-05-11 山东海量信息技术研究院 一种基于高端服务器的PCIE Box板卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483529A (zh) * 2009-02-13 2009-07-15 北京星网锐捷网络技术有限公司 模块化交换机及其运行方法
US20130259053A1 (en) * 2012-03-29 2013-10-03 Fujitsu Limited Switch, information processing apparatus, and communication control method
CN104267782A (zh) * 2014-09-16 2015-01-07 浪潮电子信息产业股份有限公司 一种低功耗的18盘位云盘节点装置
CN105100234A (zh) * 2015-07-14 2015-11-25 浪潮(北京)电子信息产业有限公司 一种云服务器互联系统
CN205230035U (zh) * 2015-12-16 2016-05-11 山东海量信息技术研究院 一种基于高端服务器的PCIE Box板卡

Similar Documents

Publication Publication Date Title
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN105119849B (zh) 一种交换机架构及应用于交换机架构的数据管理方法
CN203930612U (zh) 一种多功能pcie io转接板
US20130173838A1 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
CN106951383A (zh) 一种提高pcie数据通道使用率的主板及方法
CN101820460A (zh) 实现spi接口的模块
CN104050133A (zh) 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法
CN110232041A (zh) 一种基于申威芯片的国产服务器主板的实现方法
CN110908475A (zh) 一种申威1621cpu无ich2套片服务器主板
CN107222357A (zh) 一种配置网卡的装置及方法
CN106649162A (zh) 一种Pci‑Express多端口聚合系统及其使用方法
CN205809774U (zh) 一种服务器及其内部的服务器主板
CN106844267A (zh) 一种应用在purley平台支持PCIE IOBOX的结构
CN102799556A (zh) 一种usb从设备间互连的方法、系统及设备
CN207780763U (zh) 多接口cpu模块
CN110162502A (zh) 一种基于中央处理器实现多种配置的服务器
CN205318134U (zh) 用于检票机的核心板
CN106453018A (zh) 一种基于PCIe Switch的通信平台及通信方法
CN206892854U (zh) 一种提高pcie数据通道使用率的主板
CN207082104U (zh) 高速串行计算机扩展总线转接装置
CN203324391U (zh) 通用总线测试系统
CN206805410U (zh) 一种应用在服务器上的pcie扩展板卡
CN205945996U (zh) 一种高清晰度多媒体接口的复用电路
CN206610211U (zh) 一种四槽位PCIe扩展装置
CN207234789U (zh) 一种应用在多路服务器中的Multihost板卡结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613