CN106803758A - 一种增量式正余弦编码器信号的预处理方法 - Google Patents

Abstract

本发明公开了一种增量式正余弦编码器信号的预处理方法，其包括以下步骤：分别对正弦增量信号A+和A‑、余弦增量信号B+和B‑，进行差分整形、比例放大生成一对相位相差90°的Asinα、Bcosα；对Asinα加上Bcosα做模拟量加法运算形成再乘以系数得到Asin(α+45°)；对Bcosα减去Asinα做模拟量减法运算形成再乘以系数得到Bcos(α+45°)，再反转生成‑Bcos(α+45°)；将Asinα转换为A相方波信号并进行交叉冗余；将Bcosα转换为B相方波信号并进行交叉冗余；对一对参考点增量信号R+和R‑，进行差分整形、比例放大后再由经比较转换为参考点R方波信号；以上九个信号同步输出形成预处理信号。

Description

一种增量式正余弦编码器信号的预处理方法

技术领域

本发明涉及一种预处理方法，尤其涉及一种增量式正余弦编码器信号的预处理方法。

背景技术

信号预处理是对各种类型的电信号进行前期处理，是按各种预期的目的及要求进行的过程信号处理的统称，就是要把记录在某种媒体上的信号进行处理，以便抽取出有用信息的过程信息，它是对信号进行提取、变换、分析、综合等处理过程的统称。

正余弦编码器在进行粗位置计数或精位置插值的之前，必须对编码器的原始信号进行预处理。一方面，预处理电路为后续DSP(数字信号处理器)中的粗位置计数单元(粗位置计数，即先对方波信号进行4倍频，然后计算电机转子的实时位置)提供理想的方波信号源；另一方面，预处理电路为后续DSP中的精确位置插值单元提供理想的模拟信号源。所谓的精确位置插值，即对模拟信号的一个周期进行时间分割，分割成若干个相等的信号段，本来模拟信号的一个周期只会产生一个触发脉冲，现在经过插值分成若干个相等的信号段后就会产生若干个触发脉冲。提高了计数系统的分辨率。例如，某型正余弦编码器的线数是2048(每转产生2048个信号周期)，经4倍频后其物理分辨率＝模拟信号一个周期/4＝360*3600/(2048*4)＝158.203125弧度秒，这个数值就是DSP中粗位置计数单元对电机转子进行位置计数的分辨率。传统的对编码器的方波信号处理方法及电路因为无法突破4倍频这个概念(更多的倍频将使得位置信号失真)，因此无法获得更高的转子位置计数系统分辨率。

发明内容

为了解决上述技术问题，本发明提出了一种增量式正余弦编码器信号的预处理方法，其输出带有安全和冗余功能的预处理信号。

本发明的解决方案是：一种增量式正余弦编码器信号的预处理方法，其包括以下步骤：

对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大生成A相正弦信号Asinα；

对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大生成B相余弦信号Bcosα，其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；

对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；

对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再反转生成反转信号－Bcos(α+45°)；

将A相正弦信号Asinα转换为A相方波信号S_A_1，并进行交叉冗余生成A相方波冗余信号S_A_2；

将B相余弦信号Bcosα转换为B相方波信号S_B_1，并进行交叉冗余生成B相方波冗余信号S_B_2；

对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由经比较转换为参考点R方波信号S_R；

以上九个信号同步输出形成预处理信号。

作为上述方案的进一步改进，该预处理方法采用一个预处理电路实现，该预处理电路包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器；

Asinα：比例放大差分整形电路一对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大，生成A相正弦信号Asinα；

Bcosα：比例放大差分整形电路二对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大，生成B相余弦信号Bcosα，其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；

Asin(α+45°)：加法器对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；

－Bcos(α+45°)：减法器对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成信号再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再经由反相器反转，生成反转信号－Bcos(α+45°)；

S_A_1：比较器一将A相正弦信号Asinα转换为A相方波信号S_A_1；

S_A_2：S_A_1进行交叉冗余生成A相方波冗余信号S_A_2；

S_B_1：比较器二将B相余弦信号Bcosα转换为B相方波信号S_B_1；

S_B_2：S_B_1进行交叉冗余生成B相方波冗余信号S_B_2；

S_R：比例放大差分整形电路三对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由比较器三转换为参考点R方波信号S_R。

进一步地，每个比例放大差分整形电路包括对输入信号实现差分整形的差分整形电路和实现比例放大的比例放大电路。

进一步地，每个比例放大差分整形电路包括电阻R1～R6、电阻R20、电容C1～C5、电容C7、运算放大器U1～U3；正弦增量信号A+输入运算放大器U1的同相端，正弦增量信号A－输入运算放大器U2的同相端，运算放大器U1、U2的两个同相端之间串联电阻R1，且运算放大器U1、U2的两个同相端分别并联电容C1、C2，搭建一阶RC滤波，运算放大器U1、U2的两个反相端分别连接各自的输出端，形成负反馈；运算放大器U1的输出端经由电阻R2连接运算放大器U3的同相端，运算放大器U2的输出端经由电阻R3连接运算放大器U3的反相端，运算放大器U3的同相端还经由电容C4、C3接地，电阻R4并联在电容C4上，电容C4、C3之间接入电源；运算放大器U3反相端经由电容C5连接运算放大器U3的输出端，电阻R5并联在电容C5上，电容C7的一端连接在电阻R6和电阻20之间，电容C7的另一端接地；运算放大器U3的输出端还经由电阻R6、电阻R20作为比例放大差分整形电路的输出端。

进一步地，该比较器一的同相端接收A相正弦信号Asinα，该比较器一的反相端一方面接电源，用作偏置电压，另一方面经由一个电容C6接地，该比较器一的输出端输出A相方波信号S_A_1。

进一步地，该比较器二的同相端接收B相余弦信号Bcosα，该比较器二的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器二的输出端输出B相方波信号S_B_1。

进一步地，该比例放大差分整形电路三的输出端连接该比较器三的同相端，该比较器三的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器三的输出端输出参考点R矩形波信号S_R。

进一步地，该加法器包括电阻R7～R11、运算放大器U5；A相正弦信号Asinα、B相余弦信号Bcosα分别经由电阻R7、电阻R8连接运算放大器U5的同相端，运算放大器U5的反相端经由电阻R10接地，电阻R9的两端分别连接运算放大器U5的反相端和输出端，运算放大器U5的输出端经由电阻R11输出A相45°移相信号Asin(α+45°)。

进一步地，该减法器包括电阻R12～R16、运算放大器U6；A相正弦信号Asinα经由电阻R12连接运算放大器U6的反相端，B相余弦信号Bcosα经由电阻R13连接运算放大器U6的同相端，运算放大器U6的同相端经由电阻R14接地，电阻R15的两端分别连接运算放大器U6的反相端和输出端，运算放大器U6的输出端经由电阻R16输出信号

进一步地，该反相器包括电阻R17～R19、运算放大器U7；信号 输入运算放大器U7的反相端，运算放大器U7的同相端经由电阻R17接地，电阻R18的两端分别连接运算放大器U7的反相端和输出端，运算放大器U7的输出端经由电阻R19输出B相45°移相和反转信号－Bcos(α+45°)。

在本发明中，通过对增量式正余弦编码器信号预处理而输出的多功能信号，为下游DSP处理提供了多种选择，能够满足不同用户不同程度的需求。本发明提供的方法及电路可在FPGA中用硬件描述语言把本发明的电路设计为IP core，甚至还可设计制造成为一个标准的ASIC芯片，本发明是本领域在提升国家装备制造业的基础研究，尤其是对提高交流伺服永磁同步电机等执行部件的转子实时位置精度，作出了最大贡献。

附图说明

图1是本发明增量式正余弦编码器信号的预处理方法的流程图。

图2是针对图1中的流程图而设计开发的增量式正余弦编码器信号的预处理电路的电路结构图。

图3是图2中比例放大差分整形电路一和比较器一的电性接连图。

图4是由MATLAB对图2中差分整形电路一和差分整形电路二分别进行仿真得到的相位相差90度的A相和B相的正余弦信号波形图。

图5是由MATLAB对图2中比较器一进行仿真得到的A相方波信号图。

图6是图2中加法器的电路图。

图7是由MATLAB对图5中电路进行仿真得到的输出信号波形图。

图8是图2中减法器和反相器的电路连接图。

图9是由MATLAB对图8中电路进行仿真得到的输出信号波形图。

图10是对最终输出的两路信号Asin(a+45°)和-Bcos(a+45°)在MATLAB中进行比较的信号波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，本发明的增量式正余弦编码器信号的预处理方法包括以下步骤：

对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大生成A相正弦信号Asinα；

对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大生成B相余弦信号Bcosα，其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；

对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；

对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再反转生成反转信号－Bcos(α+45°)；

将A相正弦信号Asinα转换为A相方波信号S_A_1，并进行交叉冗余生成A相方波冗余信号S_A_2；

将B相余弦信号Bcosα转换为B相方波信号S_B_1，并进行交叉冗余生成B相方波冗余信号S_B_2；

对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由经比较转换为参考点R方波信号S_R；

以上九个信号同步输出形成预处理信号。

本发明通过对增量式正余弦编码器信号预处理而输出的多功能信号，为下游DSP处理提供了多种选择，能够满足不同用户不同程度的需求，可在FPGA中用硬件描述语言把本发明的电路设计为IP core，甚至还可设计制造成为一个标准的ASIC芯片，本发明是本领域在提升国家装备制造业的基础研究，尤其是对提高交流伺服永磁同步电机等执行部件的转子实时位置精度，作出了最大贡献。

请结合图2至图10，本发明针对该预处理方法研发出一个预处理电路来实现，预处理电路用于输出带有安全和冗余功能的预处理信号，这是和传统预处理信号之间存在的较大的不同之处。请参阅图2，该预处理电路包括三个比例放大差分整形电路1～3、三个比较器4～6、加法器7、减法器8、反相器9。

该预处理信号的每一帧包括以下信号Asinα、Bcosα、Asin(α+45°)、－Bcos(α+45°)、S_A_1、S_A_2、S_B_1、S_B_2、S_R。

Asinα：比例放大差分整形电路一1对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大，生成A相正弦信号Asinα。

Bcosα：比例放大差分整形电路二2对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大，生成B相余弦信号Bcosα。

Asin(α+45°)：加法器7对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号再乘以系数得到A相45°移相信号Asin(α+45°)。

－Bcos(α+45°)：减法器8对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成信号再乘以系数得到B相45°移相信号Bcos(α+45°)，再经由反相器9反转，生成反转信号－Bcos(α+45°)。

S_A_1：比较器一将A相正弦信号Asinα转换为A相方波信号S_A_1。

S_A_2：S_A_1进行交叉冗余生成A相方波冗余信号S_A_2。

S_B_1：比较器二将B相余弦信号Bcosα转换为B相方波信号S_B_1。

S_B_2：S_B_1进行交叉冗余生成B相方波冗余信号S_B_2。

S_R：比例放大差分整形电路三对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由比较器三转换为参考点R方波信号S_R。

需要指出的是，本发明的重点并不在于三个比例放大差分整形电路1～3、三个比较器4～6、加法器电路7、减法器8、反相器9等这些部件本身，而是指主要由这些部件(三个比例放大差分整形电路1～3、三个比较器4～6、加法器电路7、减法器8、反相器9等)构成的完成本发明所需要的输出带有安全和冗余功能的预处理信号的这种构思。就如同电路，组成电路的电阻、电感、芯片等是现有技术中本身就存在的，但是并不因为它们的存在，就意味着由它们组成的电路一定是显而易见的、一定是本领域技术人员的常规选择，否则就阻碍了电路的不断创新，就违背了专利法的目的。本发明在此想要表达的是：截止本发明申请之前，并未检索到本发明的增量式正余弦编码器信号的预处理电路这样的电气结构，设计出本发明的增量式正余弦编码器信号的预处理电路需要付出创造性劳动，至少本领域技术人员从来就没有这样做过。根据海德汉编码器接口定义，对于1VPP正余弦增量输出电压信号A和B的典型幅值为1VPP，相位差为90°的电子角。接口信号为三对差分信号。在本发明的预处理电路中，为了得到A、B两相信号即A相正弦信号Asinα、B相余弦信号Bcosα，需要对差分信号进行差分整形，比例放大等。同时为了能够由A、B两相信号各自经过比较器获得方波信号(主要是指方波信号)，获得的高低电平需满足采样芯片或者FPGA管脚等要求。

请结合图3，每个比例放大差分整形电路可包括对输入信号实现差分整形的差分整形电路和实现比例放大的比例放大电路。在本实施例中，每个比例放大差分整形电路包括电阻R1～R6、电阻R20、电容C1～C5、电容C7、运算放大器U1～U3。

正弦增量信号A+输入运算放大器U1的同相端，正弦增量信号A－输入运算放大器U2的同相端，运算放大器U1、U2的两个同相端之间串联电阻R1，且运算放大器U1、U2的两个同相端分别并联电容C1、C2，搭建一阶RC滤波，运算放大器U1、U2的两个反相端分别连接各自的输出端，形成负反馈。运算放大器U1的输出端经由电阻R2连接运算放大器U3的同相端，运算放大器U2的输出端经由电阻R3连接运算放大器U3的反相端，运算放大器U3的同相端还经由电容C4、C3接地，电阻R4并联在电容C4上，电容C4、C3之间接入电源。运算放大器U3反相端经由电容C5连接运算放大器U3的输出端，电阻R5并联在电容C5上，电容C7的一端连接在电阻R6和电阻20之间，电容C7的另一端接地；运算放大器U3的输出端还经由电阻R6、电阻R20作为比例放大差分整形电路的输出端。

比例放大差分整形电路一1的输出端连接该比较器一4的同相端，使该比较器一的同相端接收A相正弦信号Asinα，该比较器一4的反相端一方面接电源Vcc，用作偏置电压，另一方面经由一个电容C6接地，该比较器一4的输出端输出A相方波信号S_A_1。同理，比例放大差分整形电路二2的输出端连接该比较器二5的同相端，使该比较器二的同相端接收B相余弦信号Bcosα，该比较器二5的反相端一方面接电源(图未示)，用作偏置电压，另一方面经由一个电容(图未示)接地，该比较器二5的输出端输出B相方波信号S_B_1。比例放大差分整形电路三3的输出端连接该比较器三6的同相端，该比较器三6的反相端一方面接电源(图未示)，用作偏置电压，另一方面经由一个电容(图未示)接地，该比较器三6的输出端输出参考点R方波信号S_R。

由编码器接口出来的正弦增量信号A相和B相，是一对相差90度的幅值为1V的差分信号，这里将差分信号A相和B相分别进行处理。以差分信号A+和A-为例，分别经过两路放大器U1和U2进行放大，再进入放大器U3进行差分整合，输出一路正弦信号Asinα，幅值范围为0V～3.3V，同时将正弦信号Asinα输入比较器U4，通过1.5V的偏置电压，根据比较器特性参数，可得到一路近似于方波的信号，幅值范围为0.4V～2.6V。图5和图4分别是由MATLAB对图2中差分整形电路进行仿真得到的方波信号和相位相差90度的A相和B相的正余弦信号波形。

请结合图6，加法器包括电阻R7～R11、运算放大器U5。Asinα、Bcosα分别经由电阻R7、R8连接运算放大器U5的同相端，运算放大器U5的反相端经由电阻R10接地，电阻R9的两端分别连接运算放大器U5的反相端和输出端，运算放大器U5的输出端经由电阻R11输出Asin(α+45°)。

这一部分电路是差分整形，比例放大及比较单路，生成A相正弦信号Asinα。最后通过1.5V的偏置电压进行比较，输出低电平为0.4V、高电平为2.6V的方波信号，即A相方波信号S_A。反相加法器电路7通过反馈电阻的阻值，以0.707(即)的比例进行乘积。

在经过差分整形电路输出的两路相位相差90度的正余弦信号Asinα和Bcosα，输入加法器U5的同向端，同时两相正余弦信号幅值相等。为满足：

图6中通过调节电阻R8、R7、R10和R9的电阻值使满足上述关系系数。

根据虚断，同向输入端没有电流通过，导致通过电阻R8和R7的电流相等，通过电阻R10和R9的电流也相等。

因此：

根据虚断，

V₊＝V_{_}

由此可得出：

图7是由MATLAB对电路进行仿真得到的输出信号波形，在图7中可以看到，在加法器同向端输入A相和B相两相信号，经过加法器处理后，波形会相移45°，幅值增大约1.414倍，通过调节电阻R8、R7、R10和R9的电阻值，使幅值缩小0.707倍，便可以得到输出信号Asin(α+45°)的波形。

请结合图8，该减法器包括电阻R12～R16、运算放大器U6。A相正弦信号Asinα经由电阻R12连接运算放大器U6的反相端，B相余弦信号Bcosα经由电阻R13连接运算放大器U6的同相端，运算放大器U6的同相端经由电阻R14接地，电阻R15的两端分别连接运算放大器U6的反相端和输出端，运算放大器U6的输出端经由电阻R16输出信号

该反相器包括电阻R17～R19、运算放大器U7。信号输入运算放大器U7的反相端，运算放大器U7的同相端经由电阻R17接地，电阻R18的两端分别连接运算放大器U7的反相端和输出端，运算放大器U7的输出端经由电阻R19输出B相45°移相和反转信号－Bcos(α+45°)。

而对于DSP中的精确位置插值单元来说，对模拟信号的一个周期进行时间分割插值，例如分割成8等份，那么插值后的分辨率＝模拟信号一个周期/8＝360*3600/(2048*8)＝79.1015625弧度秒，这个数值是对一个信号周期进行8等分插值细分后获得的转子位置计数系统分辨率，显然，这个分辨率比粗位置计数分辨率提高了1倍。再举例，一台高精密CNC机床要求转子位置精度±5弧度秒，那么需要对一个信号周期进行插值细分的数量＝360*3600/(2*5*2048)＝63.28125，即只需对一个信号周期进行64等分的插值处理，就可以获得小于±5弧度秒的转子位置精度。

DSP除了接收来自预处理电路的信号Asinα和Bcosα，并据此进行转子实时位置和实时速度计算外(提供对电机的转子实时位置的粗略位置计数和精确位置插值的计算功能之)，DSP还接收来自预处理电路的安全信号Asin(α+45°)和－Bcos(α+45°)，并据此安全信号再次进行转子实时位置和实时速度计算，DSP对转子实时位置和实时速度的两组计算结果进行交叉比较，对比较结果执行安全操作。

在经过差分整形电路输出的两路相位相差90度的正余弦信号Asinα和Bcosα，输入减法器不同向端，两相正余弦信号幅值相等，同时将得到的输出信号输入反相器进行反相。为满足：

图8中通过调节电阻R13、R12、R14和R15的电阻值使满足上述关系系数。

根据虚断，U6同向输入端没有电流通过，导致通过电阻R12和R13的电流相等，通过电阻R14和R15的电流也相等。

因此：

根据虚断，

V₊＝V_-

由此可得出：

将得到的幅值增大约1.414倍的余弦信号输入反相器中，通过调节电阻R16和R18的阻值大小，使幅值缩小0.707倍，相位反相180度。

在U7中，运放的同向端接地。根据虚短，反向端电压0V。根据虚断，反向输入端输入高电阻，几乎没有电流输入输出，电阻R16和R18串联，通过电阻R16和R18的电流相等。

通过电阻R16的电流：

通过电阻R18的电流：I₇＝(V_--Vout)/R₁₈

根据虚断，V₊＝V_-

由此可得出：

图9是由MATLAB对图8电路进行仿真得到的输出信号波形，在图中可以看到，在减法器不同向端输入A相和B相两相信号，经过减法器处理后，波形会相移45°，通过调节R13、R12、R14和R15的电阻值，使幅值增大约1.414倍，得到输出信号的波形通过调节R16和R18的电阻值，使幅值缩小0.707倍，同时进行反相，便可以得到输出信号－Bcos(α+45°)的波形。

图10是对最终输出的两路信号Asin(α+45°)和－Bcos(α+45°)在MATLAB中进行比较，从输出信号的起始点来看，经过加法器和减法器与反相器处理后，两路正余弦信号Asin(α+45°)和－Bcos(α+45°)会有135°的相位差，但从信号的连续性连看，忽略信号起始处的相位差，经过处理后的信号与A相和B相两相信号一样都是有90度的相位差。

对编码器信号的处理，包括DSP处理(粗略位置计数和精确位置插值)和编码器信号预处理。尤其对正余弦编码器信号的处理是获得伺服电机转子实时位置(尤其高分辨率转子实时位置)的关键并唯一的途径，是高精密CNC机床、伺服机械手、数控回转工作台、多功能数控角度铣头、电主轴等执行部件提高伺服轴(含直线轴和旋转轴)精度的必要物质基础。对编码器信号的处理(计数及安全)及数字化一直是国家装备制造业的技术短板，为了打破西方的技术垄断、提升我国高档数控机床、交流伺服传动的位置检测及反馈精度，已经上升为国家高度。《智能制造装备创新发展工程实施方案》(发改高技[2014]2072号)文件在关于全数字交流伺服系统的描述中要求实现交流伺服驱动内部控制及测量单元的全数字化。文件中提到的交流伺服驱动内部控制及测量单元指的就是CNC领域广泛使用的交流伺服永磁同步电机及电机中的正余弦信号编码器。可见，对正余弦信号编码器信号的处理意义的重要性。

有相当多的文献提出了对编码器(主要是TTL信号编码器)的方波信号进行4倍频然后再进行粗略位置计数的电路或方法；有很少的文献指出，对正余弦编码器的模拟信号进行方波化处理，转换成方波信号，然后利用类似处理方波信号编码器的方法，进行粗略位置计数，如专利文献ZL201520574867.8，ZL201520570360.5，201510465550.5，201510467898.8，201510465547.3，201610517319.0，201610518856.7，2016120690307.3(以下简称专利文献组合)都提到了把正余弦编码器的模拟信号转换成方波信号然后再进行粗略位置计数的方法；专利文献组合还提到了对正余弦编码器的模拟信号进行移相等于预处理然后再利用DSP进行精确位置插值，从而获得更精确的伺服电机转子实时位置的工艺流程；此外专利文献组合也提到了安全编码器信号的工艺流程。专利文献组合没有提出预处理电路的详细实现方法和和其实现的理论基础。

另外，为了加强对编码器信号预处理及后处理的保密，发达国家采取了比申请专利更有效的方法，即设计编码器信号预处理和后处理的IP core，把设计电路和算法封装到IP core中，用户购买使用，无法知道为什么这样使用；甚至设计制造专用ASIC芯片。

对编码器信号的处理，包括DSP处理和编码器信号预处理两部分，两部分都具有十分重要的作用，缺一不可。DSP处理主要负责算法处理，是理论基础；编码器信号预处理负责为DSP算法提供合适的信号源，是物质基础。本发明提出的对增量式正余弦编码器信号的预处理负责为DSP处理(不在本案中描述)提供信号源，具体内容是：A+、A-、B+、B-、R+、R-六路原始(本发明文中使用的符号A、B、R仅用来区别信号相，不具有幅值含义，以下同)的增量式正余弦编码器差分信号(幅值1VPP)经过编码器信号的预处理电路后生成9路信号，提供给DSP处理单元，方波信号S_B_1及S_A_1提供给DSP处理单元的粗略位置计数一(不在本案中)，用于对伺服电机转子实时位置的粗略计数；方波信号S_B_2及S_A_2提供给DSP处理单元的粗略位置计数二(不在本案中)，用于对伺服电机转子实时位置的粗略计数，粗略位置计数一和二对计数结果执行安全操作和CRC冗余校验；S_R是转子满圈加一信号，每个S-R到来，粗略位置计数一和二清零，满圈计数器+1；Asinα和Bcosα提供给DSP处理单元的精确位置插值一(不在本案中)，用于对伺服电机转子精确的实时位置的插值细分计数；Asin(α+45°)和－Bcos(α+45°)提供给DSP处理单元的精确位置插值二(不在本案中)，用于对伺服电机转子精确的实时位置的插值细分计数；精确位置插值一和二对计数结果执行安全操作和CRC冗余校验。

本发明优点在于：不仅提出了一种对增量式正余弦编码器信号进行预处理的方法，还提供了一个实用的实施电路；不仅对增量式正余弦编码器信号预处理以获得方波信号进行粗位置计数，还对增量式正余弦编码器信号进行调理以获得模拟量信号，用于精确位置插值；不仅对获得的方波信号进行正常的粗略位置计数，还生成了另一路用于DSP处理执行安全操作的方波信号；不仅对获得的模拟信号进行正常的精确位置插值，还通过移相等处理获得另一路用于DSP处理执行安全操作的模拟信号。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种增量式正余弦编码器信号的预处理方法，其特征在于：其包括以下步骤：

对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大生成A相正弦信号Asinα；

对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大生成B相余弦信号Bcosα，其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；

对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；

对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再反转生成反转信号－Bcos(α+45°)；

将A相正弦信号Asinα转换为A相方波信号S_A_1，并进行交叉冗余生成A相方波冗余信号S_A_2；

将B相余弦信号Bcosα转换为B相方波信号S_B_1，并进行交叉冗余生成B相方波冗余信号S_B_2；

对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由经比较转换为参考点R方波信号S_R；

以上九个信号同步输出形成预处理信号。

2.如权利要求1所述的增量式正余弦编码器信号的预处理方法，其特征在于：该预处理方法采用一个预处理电路实现，该预处理电路包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器；

Asinα：比例放大差分整形电路一对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大，生成A相正弦信号Asinα；

Bcosα：比例放大差分整形电路二对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大，生成B相余弦信号Bcosα，其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；

Asin(α+45°)：加法器对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；

－Bcos(α+45°)：减法器对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成信号再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再经由反相器反转，生成反转信号－Bcos(α+45°)；

S_A_1：比较器一将A相正弦信号Asinα转换为A相方波信号S_A_1；

S_A_2：S_A_1进行交叉冗余生成A相方波冗余信号S_A_2；

S_B_1：比较器二将B相余弦信号Bcosα转换为B相方波信号S_B_1；

S_B_2：S_B_1进行交叉冗余生成B相方波冗余信号S_B_2；

S_R：比例放大差分整形电路三对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由比较器三转换为参考点R方波信号S_R。

3.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：每个比例放大差分整形电路包括对输入信号实现差分整形的差分整形电路和实现比例放大的比例放大电路。

4.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：每个比例放大差分整形电路包括电阻R1～R6、电阻R20、电容C1～C5、电容C7、运算放大器U1～U3；正弦增量信号A+输入运算放大器U1的同相端，正弦增量信号A－输入运算放大器U2的同相端，运算放大器U1、U2的两个同相端之间串联电阻R1，且运算放大器U1、U2的两个同相端分别并联电容C1、C2，搭建一阶RC滤波，运算放大器U1、U2的两个反相端分别连接各自的输出端，形成负反馈；运算放大器U1的输出端经由电阻R2连接运算放大器U3的同相端，运算放大器U2的输出端经由电阻R3连接运算放大器U3的反相端，运算放大器U3的同相端还经由电容C4、C3接地，电阻R4并联在电容C4上，电容C4、C3之间接入电源；运算放大器U3反相端经由电容C5连接运算放大器U3的输出端，电阻R5并联在电容C5上，电容C7的一端连接在电阻R6和电阻20之间，电容C7的另一端接地；运算放大器U3的输出端还经由电阻R6、电阻R20作为比例放大差分整形电路的输出端。

5.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该比较器一的同相端接收A相正弦信号Asinα，该比较器一的反相端一方面接电源，用作偏置电压，另一方面经由一个电容C6接地，该比较器一的输出端输出A相方波信号S_A_1。

6.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该比较器二的同相端接收B相余弦信号Bcosα，该比较器二的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器二的输出端输出B相方波信号S_B_1。

7.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该比例放大差分整形电路三的输出端连接该比较器三的同相端，该比较器三的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器三的输出端输出参考点R矩形波信号S_R。

8.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该加法器包括电阻R7～R11、运算放大器U5；A相正弦信号Asinα、B相余弦信号Bcosα分别经由电阻R7、电阻R8连接运算放大器U5的同相端，运算放大器U5的反相端经由电阻R10接地，电阻R9的两端分别连接运算放大器U5的反相端和输出端，运算放大器U5的输出端经由电阻R11输出A相45°移相信号Asin(α+45°)。

9.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该减法器包括电阻R12～R16、运算放大器U6；A相正弦信号Asinα经由电阻R12连接运算放大器U6的反相端，B相余弦信号Bcosα经由电阻R13连接运算放大器U6的同相端，运算放大器U6的同相端经由电阻R14接地，电阻R15的两端分别连接运算放大器U6的反相端和输出端，运算放大器U6的输出端经由电阻R16输出信号

10.如权利要求2所述的增量式正余弦编码器信号的预处理方法，其特征在于：该反相器包括电阻R17～R19、运算放大器U7；信号输入运算放大器U7的反相端，运算放大器U7的同相端经由电阻R17接地，电阻R18的两端分别连接运算放大器U7的反相端和输出端，运算放大器U7的输出端经由电阻R19输出B相45°移相和反转信号－Bcos(α+45°)。