CN106787848A - 一种ac‑dc供电电路及其控制方法 - Google Patents

Abstract

本发明涉及电路设计领域，尤其涉及一种AC‑DC供电电路及其控制方法。所述AC‑DC供电电路包括分压电路、第一基准电压电路、第一比较器、双向计数器、数模转换器、电容阵列单元、电流基准电路、第一MOS管、第二比较器、第二基准电压电路、控制电路、逻辑控制电路、第一电阻、NPN型三极管、第一电源、输出电源、检波二极管、储能电容和第二MOS管；通过判断输出电压与基准电压的大小，若输出电压偏大，则缩短三极管导通时间，进而缩短对输出电源的供电时间，输出电压就减小；若输出电压偏小，则增长三极管的导通时间，进而增长对输出电源的供电时间，输出电压就增大；将三极管反向恢复的损耗用来供电，大大提高了效率。

Description

一种AC-DC供电电路及其控制方法

技术领域

本发明涉及电路设计领域，尤其涉及一种AC-DC供电电路及其控制方法。

背景技术

经典的AC-DC开关电源应用中，都是采用辅助绕组进行供电，外部需要一个检波二极管和限流电阻，此种结构在一般AC-DC开关电源应用中没有太大问题，但是如果应用在副边电压工作不同时，尤其是现在流行的快充电源中，如输出电压从5V波动到24V，就会导致供电电压也跟随着副边电压的变化而变化，尤其对于三极管驱动的系统，芯片电源电压的提高会显著增大芯片电源的功耗。

目前还没有一种很好的自供电技术应用到三极管驱动的AC-DC领域，由于三极管驱动本身就需要消耗基极驱动电流，尤其在低线电压应用时，驱动电流会消耗50mA，目前的供电技术很难满足如此大的驱动电流，即使可以达到电源消耗电流的要求，其系统的效率也大大的降低。

发明内容

本发明所要解决的技术问题是：提供一种应用在三极管驱动的AC-DC领域的效率高的AC-DC供电电路及其控制方法。

为了解决上述技术问题，本发明采用的技术方案为：一种AC-DC供电电路，包括分压电路、第一基准电压电路、第一比较器、双向计数器、数模转换器、电容阵列单元、电流基准电路、第一MOS管、第二比较器、第二基准电压电路、控制电路、逻辑控制电路、第一电阻、NPN型三极管、第一电源、输出电源、检波二极管、储能电容和第二MOS管；

所述第一比较器包括第一正向输入端、第一反向输入端和第一输出端；所述分压电路的输出端与第一正向输入端电连接；所述第一基准电压电路的输出端与第一反向输入端电连接；所述第一输出端与双向计数器电连接；

所述双向计数器通过数模转换器与电容阵列单元电连接；

所述第二比较器包括第二正向输入端、第二反向输入端和第二输出端；

所述电流基准电路的输出端、第二正向输入端和第一MOS管分别与电容阵列单元电连接；所述第二基准电压电路的输出端与第二反向输入端电连接；所述第二输出端与控制电路的输入端电连接；

所述逻辑控制电路的输入端、第一电阻的一端和NPN型三极管的基极分别与所述控制电路的输出端电连接；

所述第一MOS管和第二MOS管分别与所述逻辑控制电路的输出端电连接；

所述第一电阻的另一端与NPN型三极管的集电极电连接后接第一电源；

所述第二MOS管和检波二极管的正极分别与NPN型三极管的发射极电连接；所述第二MOS管接地；

所述检波二极管的负极通过储能电容接地；所述检波二极管的负极与输出电源电连接；所述输出电源与分压电路的输入端电连接。

本发明采用的另一技术方案为：一种AC-DC供电电路的控制方法，包括：

获取输出电源的输出电压经分压电路后得到的第一输出电压；

获取第一基准电压电路输出的第一基准电压；

比较所述第一输出电压和第一基准电压的大小；

若第一输出电压大于第一基准电压，则减小电容阵列单元的电容值；

若减小电容阵列单元的电容值，缩短NPN型三极管的导通时间，则输出电源的输出电压减小；

若第一输出电压不大于第一基准电压，则增大电容阵列单元的电容值；

若增大电容阵列单元的电容值，增长NPN型三极管的导通时间，则输出电源的输出电压增大。

本发明的有益效果在于：本发明提供的AC-DC供电电路中的NPN型三极管工作在发射极驱动方式，NPN型三极管的发射极接第二MOS管(即为图1中的N1)，由于三极管本身的关断特性，三极管在驱动管关闭时，三极管存在反向恢复时间，不能够立刻关断；本发明的AC-DC供电电路利用此特性，在第二MOS管关断时，三极管反向恢复时间内，通过检波二极管将能量传到储能电容和输出电源(即为内部电源)中，解决内部供电的问题，将三极管反向恢复的损耗用来供电，大大提高了效率，尤其在目前较流行的快充控制芯片供电问题上面，大大简化了外围设计。一般三极管驱动电源系统，效率在81％左右，采用本发明提供的AC-DC供电电路后的效率是83％。本发明提供的AC-DC供电电路比一般的三极管驱动电源系统，效率可以提升2％。

附图说明

图1为本发明的一种AC-DC供电电路的电路连接示意图；

图2为本发明的一种AC-DC供电电路的控制方法的步骤流程图。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

本发明最关键的构思在于：将NPN型三极管反向恢复的损耗用来供电，大大提高了效率。

本发明中出现的技术术语如下解释：

副边电压：变压器的输出电压。

请参照图1，本发明提供的一种AC-DC供电电路，包括分压电路、第一基准电压电路、第一比较器、双向计数器、数模转换器、电容阵列单元、电流基准电路、第一MOS管、第二比较器、第二基准电压电路、控制电路、逻辑控制电路、第一电阻、NPN型三极管、第一电源、输出电源、检波二极管、储能电容和第二MOS管；

所述第一比较器包括第一正向输入端、第一反向输入端和第一输出端；所述分压电路的输出端与第一正向输入端电连接；所述第一基准电压电路的输出端与第一反向输入端电连接；所述第一输出端与双向计数器电连接；

所述双向计数器通过数模转换器与电容阵列单元电连接；

所述第二比较器包括第二正向输入端、第二反向输入端和第二输出端；

所述电流基准电路的输出端、第二正向输入端和第一MOS管分别与电容阵列单元电连接；所述第二基准电压电路的输出端与第二反向输入端电连接；所述第二输出端与控制电路的输入端电连接；

所述逻辑控制电路的输入端、第一电阻的一端和NPN型三极管的基极分别与所述控制电路的输出端电连接；

所述第一MOS管和第二MOS管分别与所述逻辑控制电路的输出端电连接；

所述第一电阻的另一端与NPN型三极管的集电极电连接后接第一电源；

所述第二MOS管和检波二极管的正极分别与NPN型三极管的发射极电连接；所述第二MOS管接地；

所述检波二极管的负极通过储能电容接地；所述检波二极管的负极与输出电源电连接；所述输出电源与分压电路的输入端电连接。

从上述描述可知，本发明的有益效果在于：

本发明提供的AC-DC供电电路中的NPN型三极管工作在发射极驱动方式，NPN型三极管的发射极接第二MOS管(即为图1中的N1)，由于三极管本身的关断特性，三极管在驱动管关闭时，三极管存在反向恢复时间，不能够立刻关断；本发明的AC-DC供电电路利用此特性，在第二MOS管关断时，三极管反向恢复时间内，通过检波二极管将能量传到储能电容和输出电源(即为内部电源)中，解决内部供电的问题，将三极管反向恢复的损耗用来供电，大大提高了效率，尤其在目前较流行的快充控制芯片供电问题上面，大大简化了外围设计。本发明提供的AC-DC供电电路比一般的三极管驱动电源系统，效率可以提升2％。

进一步的，所述第一MOS管包括第一漏极、第一栅极和第一源极；所述第一漏极与电容阵列单元电连接；所述第一栅极与逻辑控制电路的输出端电连接；所述第一源极接地。

在上述的实施方式中，第一MOS管为放电MOS管(在图1中标为N)，第一MOS管用来给电容阵列单元放电，且第一MOS管的放电逻辑受控于逻辑控制电路。

进一步的，所述第二MOS管包括第二漏极、第二栅极和第二源极；所述第二漏极与NPN型三极管的发射极电连接；所述第二栅极与逻辑控制电路的输出端电连接；所述第二源极接地。

在上述的实施方式中，第二MOS管为图1中标为N1，第一MOS管用来关断时，且三极管反向恢复的时间内，通过检波二极管将能量传到储能电容和内部电源VCC，解决内部供电的问题，实现将三极管反向恢复的损耗用来供电，提高效率。第二MOS管受控于逻辑控制电路。

进一步的，所述分压电路包括第二电阻和第三电阻；所述输出电源与第二电阻的一端电连接；所述第一正向输入端和第三电阻的一端分别与第二电阻的另一端电连接；所述第三电阻的另一端接地。

进一步的，所述第一基准电压电路的输出电压为1.25V；所述第二基准电压电路的输出电压为2.5V；所述电流基准电路的输出电流为1μA；所述第一电源的输出电压为90-265V；所述输出电源的输出电压为5V。

在上述的实施方式中，本发明提供的AC-DC供电电路可提供稳定的5V输出电压，即使是应用在快充控制芯片方面，也不受负载影响。

请参阅图2，本发明提供的一种AC-DC供电电路的控制方法，包括：

获取输出电源的输出电压经分压电路后得到的第一输出电压；

获取第一基准电压电路输出的第一基准电压；

比较所述第一输出电压和第一基准电压的大小；

若第一输出电压大于第一基准电压，则减小电容阵列单元的电容值；

若减小电容阵列单元的电容值，缩短NPN型三极管的导通时间，则输出电源的输出电压减小；

若第一输出电压不大于第一基准电压，则增大电容阵列单元的电容值；

若增大电容阵列单元的电容值，增长NPN型三极管的导通时间，则输出电源的输出电压增大。

从上述描述可知，本发明的有益效果在于：

本发明提供的AC-DC供电电路的控制方法是通过判断输出电压与基准电压的大小，若输出电压偏大，则通过缩短NPN型三极管的导通时间，进而缩短对输出电源的供电时间，进而输出电压就减小；若输出电压偏小，则通过增长NPN型三极管的导通时间，进而增长对输出电源的供电时间，进而输出电压就增大；其中通过增大或减小电容阵列单元的电容值来控制NPN型三极管的导通时间。

进一步的，若减小电容阵列单元的电容值，缩短NPN型三极管的导通时间，则输出电源的输出电压减小，具体为：

获取减小电容值后的电容阵列单元输出的第二输出电压；

获取第二基准电压电路输出的第二基准电压；

比较所述第二输出电压和第二基准电压的大小；

若第二输出电压小于第二基准电压，控制电路控制缩短NPN型三极管的导通时间，则输出电源的输出电压减小。

进一步的，若增大电容阵列单元的电容值，增长NPN型三极管的导通时间，则输出电源的输出电压增大，具体为：

获取增大电容值后的电容阵列单元输出的第二输出电压；

获取第二基准电压电路输出的第二基准电压；

比较所述第二输出电压和第二基准电压的大小；

若第二输出电压大于第二基准电压，控制电路控制增长NPN型三极管的导通时间，则输出电源的输出电压增大。

请参照图1-2，本发明的实施例一为：

本发明提供的一种AC-DC供电电路，包括分压电路、第一基准电压电路、第一比较器A1、双向计数器、数模转换器D/A、电容阵列单元、电流基准电路、第一MOS管N、第二比较器A2、第二基准电压电路、控制电路、逻辑控制电路、第一电阻Rst、NPN型三极管、第一电源VD、输出电源、检波二极管Diode、储能电容C和第二MOS管N1；

所述分压电路包括第二电阻R1和第三电阻R2；所述输出电源与第二电阻的一端电连接；所述第一正向输入端和第三电阻的一端分别与第二电阻的另一端电连接；所述第三电阻的另一端接地。

所述第一比较器A1包括第一正向输入端、第一反向输入端和第一输出端；

所述分压电路的输出端与第一正向输入端电连接；具体为所述第二电阻的另一端与第一正向输入端电连接；

所述第一基准电压电路的输出端与第一反向输入端电连接；

所述第一输出端与双向计数器电连接；

所述双向计数器通过数模转换器与电容阵列单元电连接；

所述第二比较器包括第二正向输入端、第二反向输入端和第二输出端；

所述电流基准电路的输出端、第二正向输入端和第一MOS管分别与电容阵列单元电连接；所述第二基准电压电路的输出端与第二反向输入端电连接；所述第二输出端与控制电路的输入端电连接；

所述逻辑控制电路的输入端、第一电阻的一端和NPN型三极管的基极分别与所述控制电路的输出端电连接；

所述第一MOS管和第二MOS管分别与所述逻辑控制电路的输出端电连接；

所述第一电阻的另一端与NPN型三极管的集电极电连接后接第一电源；

所述第二MOS管和检波二极管的正极分别与NPN型三极管的发射极电连接；所述第二MOS管接地；

所述检波二极管的负极通过储能电容接地；所述检波二极管的负极与输出电源电连接；所述输出电源与分压电路的输入端电连接。

具体为：所述第一MOS管包括第一漏极、第一栅极和第一源极；所述第一漏极与电容阵列单元电连接；所述第一栅极与逻辑控制电路的输出端电连接；所述第一源极接地。所述第二MOS管包括第二漏极、第二栅极和第二源极；所述第二漏极与NPN型三极管的发射极电连接；所述第二栅极与逻辑控制电路的输出端电连接；所述第二源极接地。

其中R1/R2＝4；双向计数器为受控于计数器的控制端，可以做加法计数，也可以做减法计数；数模转换器为一般的并行数模转换器，将计数单元的数字信号转变为合适的模拟控制信号；电容阵列单元为0.5pf，1pf，2pf，4pf的电容阵列；第一基准电路为带隙基准电路；第一比较器为高速CMOS比较器；NPN型三极管为高压750V三极管；检波二极管：快恢复二极管；储能电容：10u电容。

控制电路为数模混合信号控制电路，不是单独的控制芯片，就是接收第二比较器的输出信号，转变成控制NPN型三极管的基极控制信号，实现功能就是第二比较器输出高电平时，控制电路产生关断NPN型三极管的基极控制信号。

逻辑控制电路为CMOS数字逻辑控制电路，主要控制第二MOS管及第一MOS管的导通，在系统正常工作时，首先控制逻辑电路发出开启三极管及第二MOS管及第一MOS管的导通信号，当三极管电流达到一定值后，发出关闭第一MOS管的信号，经过电容阵列延时后，与控制电路一起发出关闭三极管的信号。

本发明提供的AC-DC供电电路的工作原理为：

启动电阻Rst通过NPN型三极管、检波二极管Diode给储能电容C充电，达到系统的启动电压后，芯片开始工作，NPN型三极管开始导通，放电管子N(第一MOS管)导通，NPN型三极管导通电流达到内部阈值时，逻辑控制电路控制第二MOS管N1管关断，第一MOS管截止，由于N1关断，功率NPN型三极管存在反向恢复时间，不可能马上截止，所以NPN型三极管马上通过检波二极管Diode继续放电，NPN型三极管继续导通，导通时间的大小受控于控制电路。

分压电阻R1、R2单元将输出电源VCC电压通过分压电阻R1、R2分压后输入到第一比较器A1的正端，分压后的电压为VCC*R2/(R1+R2)，与第一基准电压电路提供的电压进行比较，设第一基准电压电路提供的电压为VREF1，第一比较器A1结果输出到计数单元，第一比较器A1结果为VA1；

若VCC*R2/(R1+R2)>VREF1，则VA1＝1，第一比较器的输出为高电平；

若VCC*R2/(R1+R2)<VREF1，则VA1＝0，第一比较器的输出为低电平；

其中计数单元是双向计数器，受控于第一比较器的输出，第一比较器的输出为高电平时，计数单元作为减法器，当第一比较器的输出为低电平时，计数单元作为加法器，计数单元输出接D/A，D/A单元的输出控制电容阵列单元，计数单元输出值越大，经D/A单元控制电容阵列单元接入的电容越大，即为电容值越大；

电流基准电路给电容阵列单元充电，第一MOS管N给电容阵列单元放电，第一MOS管N的放电逻辑受控于控制逻辑，第一MOS管N截止后，储能电容C开始充电，充电电流受控于电流基准单元，而储能电容的绝对值受控于电容阵列单元，第二比较器A2的正端接电容阵列单元的输出，

第二基准电压电路接第二比较器A2的负端，第二基准电压电路的输出电压设为VREF2，第二比较器A2的输出接控制电路；

电容阵列单元的电压充电到VREF2的时间设为t，电流基准设为IREF，电容阵列的电容值为Ci，由于t＝Ci*VREF2/IREF，因此可以看出电容值Ci越大，时间t越长。

当电容阵列单元的充电时间大于t时，第二比较器A2输出反转为高电平，控制控制电路输出低电平，将NPN型三级管关断，NPN型三级管通过检波二极管Diode放电时间结束。

输出电源VCC消耗过大时，输出电源VCC降低，此时第一比较器A1输出低电平，控制电容阵列单元的电容值增大，进而提高t的大小，t增加相当于三极管NPN通过检波二极管Diode充电时间增加，会使输出电源VCC电压增加；

输出电源VCC消耗减小时，输出电源VCC升高，此时第一比较器A1输出高电平，控制电容阵列单元的电容值减小，进而减小t的大小，t减小相当于三极管NPN通过检波二极管Diode充电时间减少，会使输出电源VCC电压减小；逐开关周期调整，最终输出电源VCC的稳定电压等于VCC＝VREF1*(R1+R2)/R2；实现稳压作用。

综上所述，本发明提供的一种AC-DC供电电路中的NPN型三极管工作在发射极驱动方式，NPN型三极管的发射极接第二MOS管(即为图1中的N1)，由于三极管本身的关断特性，三极管在驱动管关闭时，三极管存在反向恢复时间，不能够立刻关断；本发明的AC-DC供电电路利用此特性，在第二MOS管关断时，三极管反向恢复时间内，通过检波二极管将能量传到储能电容和输出电源(即为内部电源)中，解决内部供电的问题，将三极管反向恢复的损耗用来供电，大大提高了效率，尤其在目前较流行的快充控制芯片供电问题上面，大大简化了外围设计。本发明提供的AC-DC供电电路比一般的三极管驱动电源系统，效率可以提升2％。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种AC-DC供电电路，其特征在于，包括分压电路、第一基准电压电路、第一比较器、双向计数器、数模转换器、电容阵列单元、电流基准电路、第一MOS管、第二比较器、第二基准电压电路、控制电路、逻辑控制电路、第一电阻、NPN型三极管、第一电源、输出电源、检波二极管、储能电容和第二MOS管；

所述第一比较器包括第一正向输入端、第一反向输入端和第一输出端；所述分压电路的输出端与第一正向输入端电连接；所述第一基准电压电路的输出端与第一反向输入端电连接；所述第一输出端与双向计数器电连接；

所述双向计数器通过数模转换器与电容阵列单元电连接；

所述第二比较器包括第二正向输入端、第二反向输入端和第二输出端；

所述电流基准电路的输出端、第二正向输入端和第一MOS管分别与电容阵列单元电连接；所述第二基准电压电路的输出端与第二反向输入端电连接；所述第二输出端与控制电路的输入端电连接；

所述逻辑控制电路的输入端、第一电阻的一端和NPN型三极管的基极分别与所述控制电路的输出端电连接；

所述第一MOS管和第二MOS管分别与所述逻辑控制电路的输出端电连接；

所述第一电阻的另一端与NPN型三极管的集电极电连接后接第一电源；

所述第二MOS管和检波二极管的正极分别与NPN型三极管的发射极电连接；所述第二MOS管接地；

所述检波二极管的负极通过储能电容接地；所述检波二极管的负极与输出电源电连接；所述输出电源与分压电路的输入端电连接。

2.根据权利要求1所述的AC-DC供电电路，其特征在于，所述第一MOS管包括第一漏极、第一栅极和第一源极；所述第一漏极与电容阵列单元电连接；所述第一栅极与逻辑控制电路的输出端电连接；所述第一源极接地。

3.根据权利要求1所述的AC-DC供电电路，其特征在于，所述第二MOS管包括第二漏极、第二栅极和第二源极；所述第二漏极与NPN型三极管的发射极电连接；所述第二栅极与逻辑控制电路的输出端电连接；所述第二源极接地。

4.根据权利要求1所述的AC-DC供电电路，其特征在于，所述分压电路包括第二电阻和第三电阻；所述输出电源与第二电阻的一端电连接；所述第一正向输入端和第三电阻的一端分别与第二电阻的另一端电连接；所述第三电阻的另一端接地。

5.根据权利要求1所述的AC-DC供电电路，其特征在于，所述第一基准电压电路的输出电压为1.25V；所述第二基准电压电路的输出电压为2.5V；所述电流基准电路的输出电流为1μA；所述第一电源的输出电压为90-265V；所述输出电源的输出电压为5V。

6.一种权利要求1所述的AC-DC供电电路的控制方法，其特征在于，包括：

获取输出电源的输出电压经分压电路后得到的第一输出电压；

获取第一基准电压电路输出的第一基准电压；

比较所述第一输出电压和第一基准电压的大小；

若第一输出电压大于第一基准电压，则减小电容阵列单元的电容值；

若减小电容阵列单元的电容值，缩短NPN型三极管的导通时间，则输出电源的输出电压减小；

若第一输出电压不大于第一基准电压，则增大电容阵列单元的电容值；

若增大电容阵列单元的电容值，增长NPN型三极管的导通时间，则输出电源的输出电压增大。

7.根据权利要求6所述的AC-DC供电电路的控制方法，其特征在于，若减小电容阵列单元的电容值，缩短NPN型三极管的导通时间，则输出电源的输出电压减小，具体为：

获取减小电容值后的电容阵列单元输出的第二输出电压；

获取第二基准电压电路输出的第二基准电压；

比较所述第二输出电压和第二基准电压的大小；

若第二输出电压小于第二基准电压，控制电路控制缩短NPN型三极管的导通时间，则输出电源的输出电压减小。

8.根据权利要求6所述的AC-DC供电电路的控制方法，其特征在于，若增大电容阵列单元的电容值，增长NPN型三极管的导通时间，则输出电源的输出电压增大，具体为：

获取增大电容值后的电容阵列单元输出的第二输出电压；

获取第二基准电压电路输出的第二基准电压；

比较所述第二输出电压和第二基准电压的大小；

若第二输出电压大于第二基准电压，控制电路控制增长NPN型三极管的导通时间，则输出电源的输出电压增大。