CN106786892B - 充电电路及电子装置 - Google Patents

充电电路及电子装置 Download PDF

Info

Publication number
CN106786892B
CN106786892B CN201611213245.8A CN201611213245A CN106786892B CN 106786892 B CN106786892 B CN 106786892B CN 201611213245 A CN201611213245 A CN 201611213245A CN 106786892 B CN106786892 B CN 106786892B
Authority
CN
China
Prior art keywords
power supply
supply line
nmos tube
charging circuit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611213245.8A
Other languages
English (en)
Other versions
CN106786892A (zh
Inventor
涂瑞
高思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yulong Computer Telecommunication Scientific Shenzhen Co Ltd
Original Assignee
Yulong Computer Telecommunication Scientific Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yulong Computer Telecommunication Scientific Shenzhen Co Ltd filed Critical Yulong Computer Telecommunication Scientific Shenzhen Co Ltd
Priority to CN201611213245.8A priority Critical patent/CN106786892B/zh
Publication of CN106786892A publication Critical patent/CN106786892A/zh
Application granted granted Critical
Publication of CN106786892B publication Critical patent/CN106786892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

一种充电电路，与充电器及电池相连，所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU；所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连，所述连接端口与所述充电器相连，所述VBUS电源线的一端与所述充电器相连，所述VBUS电源线的另一端与所述PMU相连，所述PMU及所述CPU与所述电池相连；当所述VBUS电源线与所述连接端口短接时，所述过压保护模块断开充电电路。本发明还提供一种电子装置。利用本发明能在插拔USB导致电源线及信号线短接时，避免烧毁CPU及PMU，而且能减小印制电路板的布局面积及降低成本。

Description

充电电路及电子装置
技术领域
本发明涉及快速充电技术领域，具体涉及一种充电电路及电子装置。
背景技术
请参阅图1，目前的直流高压快充方案采用的是提高USB(Universal Serial Bus，通用串行总线)充电口电源线上的电压，保持所述USB充电口上的电流基本不变的方式实现的。随着电压的提升，由于拔插USB导致电子装置中的电源线及信号线短接，可能会烧毁CPU(Central Processing Unit，中央处理单元)及PMU(Power Management Unit，电源管理单元)的情况。
请参阅图2，在信号线上串接过压保护芯片，虽然可以保护CPU及PMU，但是需要配置外部电阻，且需要外接电源，影响信号的完整性。而且串接过压保护芯片，也会增加印制电路板的布局面积及增加成本。
发明内容
鉴于以上内容，本发明有必要提供一种充电电路及电子装置，能在插拔USB导致电源线及信号线短接时，避免烧毁CPU(Central Processing Unit，中央处理单元)及PMU(Power Management Unit，电源管理单元)，而且能减小印制电路板的布局面积及降低成本。
一种充电电路，与充电器及电池相连，所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU；
所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连，所述连接端口与所述充电器相连，所述VBUS电源线的一端与所述充电器相连，所述VBUS电源线的另一端与所述PMU相连，所述PMU及所述CPU与所述电池相连；
当所述VBUS电源线与所述连接端口短接时，所述过压保护模块断开充电电路。
根据本发明优选实施例，所述过压保护模块包括第一NMOS管及第二NMOS管；
所述第一NMOS管的栅极连接所述VBUS电源线，所述第一NMOS管的漏极连接所述连接端口的第一数据引脚，所述第一NMOS管的源极连接所述CPU的D-数据引脚，所述第二NMOS管的栅极连接所述VBUS电源线，所述第二NMOS管的漏极连接所述连接端口的第二数据引脚，所述第二NMOS管的源极连接所述CPU的D+数据引脚。
根据本发明优选实施例，当所述VBUS电源线与所述连接端口的第一数据引脚短接时，所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，所述第一NMOS管关断以断开充电电路。
根据本发明优选实施例，当所述VBUS电源线与所述连接端口的第二数据引脚短接时，所述第二NMOS管的栅极与所述第二NMOS管的漏极短接，所述第二NMOS管关断以断开充电电路。
根据本发明优选实施例，所述充电电路还包括隔离模块，所述隔离模块包括第一电阻及第二电阻，所述第一电阻的一端连接在所述第二NMOS管的源极与所述CPU的D+数据引脚之间的一个节点上，所述第一电阻的另一端连接所述PMU的D+数据引脚，所述第二电阻的一端连接在所述第一NMOS管的源极与所述CPU的D-数据引脚之间的一个节点上，所述第二电阻的另一端连接所述PMU的D-数据引脚。
一种电子装置，其包括所述充电电路，所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU；所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连，所述连接端口与所述充电器相连，所述VBUS电源线的一端与所述充电器相连，所述VBUS电源线的另一端与所述PMU相连，所述PMU及所述CPU与所述电池相连；当所述VBUS电源线与所述连接端口短接时，所述过压保护模块断开充电电路。
相较于现有技术，本发明在VBUS电源线与连接端口短接时，过压保护模块断开充电电路。因此，本发明能在插拔USB导致电源线及信号线短接时，避免烧毁CPU及PMU，而且能减小印制电路板的布局面积及降低成本。
附图说明
图1是现有技术的充电电路的电路示意图。
图2是现有技术的另一充电电路的电路示意图。
图3是本发明较佳实施例的充电电路的示意图。
图4是本发明另一较佳实施例的充电电路的示意图。
主要元件符号说明
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。
基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3所示，图3是本发明较佳实施例的充电电路的示意图。所述充电电路1包括过压保护模块31、连接端口40、VBUS电源线20、CPU(Central Processing Unit，中央处理单元)10、PMU(Power Management Unit，电源管理单元)11。所述充电电路1与充电器5及电池60相连。
所述CPU是电子装置的运算核心(Core)和控制核心(Control Unit)。所述CPU可执行所述电子装置中安装的各类应用程序、程序代码等。
所述PMU是将若干类电源管理器件整合在一起，可以实现更高的电源转换效率、更低功耗，及更少的组件数。
在本发明的至少一个实施例中，所述VBUS电源线20包括第一端V1及第二端V2。所述第一端V1与所述充电器5相连，所述第二端V2与所述PMU11相连。所述PMU 11及所述CPU10与所述电池60相连。当所述充电电路1通过所述连接端口40及所述VBUS电源线20的所述第一端V1连接至所述充电器5，所述充电器5对所述电池60进行充电时，所述充电电路1对所述CPU 10及所述PMU 11进行保护。
在本发明的至少一个实施例中，所述过压保护模块31连接所述VBUS电源线20，所述过压保护模块31还与连接端口40、所述CPU10及所述PMU11连接。
当所述VBUS电源线20与所述连接端口40短接时，所述过压保护模块31断开所述充电电路1。
在本发明的至少一个实施例中，所述过压保护模块31包括第一NMOS(Negativechannel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)管Q1及第二NMOS管Q2，所述第一NMOS管Q1的栅极连接所述VBUS电源线20，所述第一NMOS管Q1的漏极连接所述连接端口40的第一数据引脚USB_D-，所述第一NMOS管Q1的源极连接所述CPU的D-数据引脚CPU_USB_D-，所述第二NMOS管Q2的栅极连接所述VBUS电源线20，所述第二NMOS管Q2的漏极连接所述连接端口40的第二数据引脚USB_D+，所述第二NMOS管Q2的源极连接所述CPU的D+数据引脚CPU_USB_D+。
在本较佳实施例中，当所述充电电路1处于稳定充电状态时，所述VBUS电源线20的电压高于所述第一NMOS管Q1的栅极电压及所述第二NMOS管Q2的栅极电压，所述第一NMOS管Q1及所述第二NMOS管Q2处于完全导通状态，导通阻抗小，对信号完整性影响不大。
所述导通阻抗是指MOS(Metal Oxide Semiconductor，金属氧化物半导体)管导通时的电阻。
所述信号完整性是指信号在传输路径上的质量。传输路径可以是普通的金属线，可以是光学器件，也可以是其他媒质。
当所述VBUS电源线20与所述连接端口40的第一数据引脚USB_D-短接时，即所述第一NMOS管Q1的栅极与所述第一NMOS管Q1的漏极短接，所述第一NMOS管Q1关断以断开所述充电电路1，不会有充电电流流向所述CPU10及所述PMU11，从而对所述CPU10及所述PMU11进行了保护。
当所述VBUS电源线20与所述连接端口40的第二数据引脚USB_D+短接时，即所述第二NMOS管Q2的栅极与所述第二NMOS管Q2的漏极短接，所述第二NMOS管Q2关断以断开所述充电电路1，不会有充电电流流向所述CPU10及所述PMU11，从而对所述CPU10及所述PMU11进行了保护。
在本较佳实施例中，所述第一NMOS管Q1及所述第二NMOS管Q2的选择要考虑以下因素：
第一，结电容小。例如，在采用USB2.0驱动时，所述结电容要小于2皮法；在采用USB3.0驱动时，所述结电容要小于0.2皮法；在系统支持USB驱动能力调节时，可适当放宽对所述结电容发的要求。
第二，漏源击穿电压大。在QC2.0/3.0(Quality control2.0/3.0，快充技术2.0/3.0)模式下充电，所述漏源击穿电压要大于12伏。
第三，导通阻抗小，且一致性好。PCB(Printed Circuit Board，印制电路板)制造时通常使用一个固定设计的阻抗附连扳，通过测量附连扳的阻抗来表征成型区的阻抗，所述附连扳阻抗及所述成型区阻抗的误差是阻抗精度控制的因素，因此，所述附连扳阻抗及所述成型区阻抗的一致性要好。
如图4所示，图4是本发明另一较佳实施例的充电电路的示意图。所述充电电路1除了包括图3中所述的各模块外，还包括隔离模块32。所述隔离模块32包括第一电阻R1及第二电阻R2，所述第一电阻R1的一端连接在所述第二NMOS管Q2的源极与所述CPU的D+数据引脚CPU_USB_D+之间的一个节点上，所述第一电阻R1的另一端连接所述PMU的D+数据引脚PMU_USB_D+，所述第二电阻R2的一端连接在所述第一NMOS管Q1的源极与所述CPU的D-数据引脚CPU_USB_D-之间的一个节点上，所述第二电阻R2的另一端连接所述PMU的D-数据引脚PMU_USB_D-。
当然在其他实施例中也可以有其他连接方式，本发明在此不作限制，例如所述第一电阻R1也可以连接其他元件。
在本发明的至少一个实施例中，所述隔离模块32的第一电阻R1及所述隔离模块32的第二电阻R2均起到阻抗匹配及隔离的作用。
所述阻抗匹配的目的是使所有高频的微波信号都能传至负载点，不会有信号反射回源点，从而提升能源效益。
所述隔离的目的是利用电阻的降压限流作用，使电阻在两级电路间存在电压降，避免两级电路间直接短路。
所述充电电路1可以应用在电子装置中。所述电子装置是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程门阵列(Field－Programmable Gate Array，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。
所述电子装置还包括，但不限于：任何一种可与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互的电子产品，例如，个人计算机、平板电脑、智能手机、个人数字助理(Personal Digital Assistant，PDA)、游戏机、交互式网络电视(InternetProtocol Television，IPTV)、智能式穿戴式设备等。
本发明的充电电路1包括过压保护模块31、连接端口40、VBUS电源线20、中央处理器CPU 10及电源管理单元PMU 11；所述过压保护模块31与所述VBUS电源线20、所述连接端口40、所述CPU 10及所述PMU 11相连，所述连接端口40与所述充电器5相连，所述VBUS电源线20一端与所述充电器5相连，所述VBUS电源线20的另一端与所述PMU 11相连，所述PMU 11及所述CPU 10与所述电池60相连；当所述VBUS电源线20与所述连接端口40短接时，所述过压保护模块31断开所述充电电路1。因此，本发明能在插拔USB导致电源线及信号线短接时，避免烧毁CPU及PMU，而且能减小印制电路板的布局面积及降低成本。
需要说明的是，本发明并不以上述图3及图4的电路为限，本技术领域具有通常知识者在经由本发明的揭露后，应可轻易推知上述电路的其余实施方式，在此不加累述。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (5)

1.一种充电电路，与充电器及电池相连，其特征在于，所述充电电路包括过压保护模块、连接端口、VBUS电源线、中央处理器CPU及电源管理单元PMU，所述过压保护模块包括第一NMOS管及第二NMOS管，所述第一NMOS管的栅极连接所述VBUS电源线，所述第一NMOS管的漏极连接所述连接端口的第一数据引脚，所述第一NMOS管的源极连接所述CPU的D-数据引脚，所述第二NMOS管的栅极连接所述VBUS电源线，所述第二NMOS管的漏极连接所述连接端口的第二数据引脚，所述第二NMOS管的源极连接所述CPU的D+数据引脚；
所述过压保护模块与所述VBUS电源线、所述连接端口、所述CPU及所述PMU相连，所述连接端口与所述充电器相连，所述VBUS电源线的一端与所述充电器相连，所述VBUS电源线的另一端与所述PMU相连，所述PMU及所述CPU与所述电池相连；
当所述VBUS电源线与所述连接端口短接时，所述过压保护模块断开充电电路。
2.如权利要求1所述的充电电路，其特征在于，当所述VBUS电源线与所述连接端口的第一数据引脚短接时，所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，所述第一NMOS管关断以断开充电电路。
3.如权利要求1所述的充电电路，其特征在于，当所述VBUS电源线与所述连接端口的第二数据引脚短接时，所述第二NMOS管的栅极与所述第二NMOS管的漏极短接，所述第二NMOS管关断以断开充电电路。
4.如权利要求1所述的充电电路，其特征在于，所述充电电路还包括隔离模块，所述隔离模块包括第一电阻及第二电阻，所述第一电阻的一端连接在所述第二NMOS管的源极与所述CPU的D+数据引脚之间的一个节点上，所述第一电阻的另一端连接所述PMU的D+数据引脚，所述第二电阻的一端连接在所述第一NMOS管的源极与所述CPU的D-数据引脚之间的一个节点上，所述第二电阻的另一端连接所述PMU的D-数据引脚。
5.一种电子装置，其特征在于，所述电子装置包括如权利要求1至4任一项所述的充电电路。
CN201611213245.8A 2016-12-23 2016-12-23 充电电路及电子装置 Active CN106786892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611213245.8A CN106786892B (zh) 2016-12-23 2016-12-23 充电电路及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611213245.8A CN106786892B (zh) 2016-12-23 2016-12-23 充电电路及电子装置

Publications (2)

Publication Number Publication Date
CN106786892A CN106786892A (zh) 2017-05-31
CN106786892B true CN106786892B (zh) 2019-08-02

Family

ID=58919445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611213245.8A Active CN106786892B (zh) 2016-12-23 2016-12-23 充电电路及电子装置

Country Status (1)

Country Link
CN (1) CN106786892B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681963A (zh) * 2012-04-25 2012-09-19 康佳集团股份有限公司 一种电子设备及其充电或升级处理方法、及切换电路
CN103580255A (zh) * 2013-11-19 2014-02-12 惠州Tcl移动通信有限公司 一种快速充电终端
CN205791636U (zh) * 2016-05-26 2016-12-07 维沃移动通信有限公司 一种控制电路及移动终端

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977482B2 (en) * 2003-02-11 2005-12-20 O2Micro International Limited Selector circuit for power management in multiple battery systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681963A (zh) * 2012-04-25 2012-09-19 康佳集团股份有限公司 一种电子设备及其充电或升级处理方法、及切换电路
CN103580255A (zh) * 2013-11-19 2014-02-12 惠州Tcl移动通信有限公司 一种快速充电终端
CN205791636U (zh) * 2016-05-26 2016-12-07 维沃移动通信有限公司 一种控制电路及移动终端

Also Published As

Publication number Publication date
CN106786892A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TW201447594A (zh) 具有整合功能usb介面的電子裝置
CN103208822A (zh) Usb充电控制电路
CN101833526B (zh) 支持主机端功能的电子系统及方法
CN207353874U (zh) 一种TypeC接口保护电路及移动终端
CN103365817B (zh) 一种通用串行总线usb电路及终端
CN201766243U (zh) 通用序列总线集线器
CN107544653A (zh) 一种USB Type‑C接口及移动设备
CN106463974A (zh) 一种连接器和充电系统
TWI554889B (zh) 電子系統
CN210074082U (zh) 一种电池设备
CN106786892B (zh) 充电电路及电子装置
CN108429092A (zh) 一种连接器
CN201075214Y (zh) 一种usb通用数据线
CN103473208A (zh) 传输系统
CN103138071A (zh) 一种usb接口插座
US20150185817A1 (en) Charging circuit for usb interface
TWI559212B (zh) 外部儲存裝置
CN201142371Y (zh) Usb集线器
CN207625305U (zh) 一种移动设备充电装置
CN205790822U (zh) 一种充电线
CN204833072U (zh) 一种电脑一体机
CN205792498U (zh) 一种下拉电阻开关电路
CN105988962B (zh) 过电流侦测系统及侦测电路
CN209313149U (zh) 电子设备供电连接线及基于pc的虚拟现实系统
CN213814469U (zh) 一种基于平板电脑的集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant