CN106778365B - 实现延时压栈的装置及处理器 - Google Patents
实现延时压栈的装置及处理器 Download PDFInfo
- Publication number
- CN106778365B CN106778365B CN201611092620.8A CN201611092620A CN106778365B CN 106778365 B CN106778365 B CN 106778365B CN 201611092620 A CN201611092620 A CN 201611092620A CN 106778365 B CN106778365 B CN 106778365B
- Authority
- CN
- China
- Prior art keywords
- kernel
- public resource
- untrusted
- trusted
- recording unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供一种实现延时压栈的装置及处理器。所述装置包括:非可信内核、可信内核及公用资源,所述可信内核包括公用资源访问记录单元和公用资源压栈记录单元;所述实现延时压栈的装置用于当可信内核访问公用资源时,所述公用资源访问记录单元执行记录操作,可信内核响应非可信中断切换到非可信内核之后,当非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,判断可信内核是否访问过公用资源,如果可信内核访问过公用资源,切换到可信内核,执行公用资源的压栈和清零操作,所述公用资源压栈记录单元执行记录操作。本发明能够避免不必要的公用资源压栈和清零操作,提高可信内核响应非可信中断的实时性。
Description
技术领域
本发明涉及微处理器技术领域,尤其涉及一种实现延时压栈的装置及处理器。
背景技术
系统内核的安全运行已成为系统安全技术的热点问题,为了对系统提供软件保护之外的底层硬件保护机制,处理器划分为可信内核和非可信内核,使可信应用运行在可信内核中,非可信应用运行在非可信应用中,从而实现可信内核与非可信内核的资源隔离。
为了节省资源,非可信内核和可信内核共用一份公用资源,当可信内核响应非可信中断时,通常需要将公用资源进行压栈和清零操作,防止非可信内核获取公用资源中可信内核的信息。
在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:
如果可信内核没有访问过公用资源,或者可信内核响应非可信中断后,非可信内核没有使用公用资源,则非可信内核就不会从公用资源中读取可信内核的信息,此时压栈和清零操作反而降低了中断响应的实时性。
发明内容
本发明提供的实现延时压栈的装置及处理器,能够避免不必要的公用资源压栈和清零操作,提高可信内核响应非可信中断的实时性。
第一方面,本发明提供一种实现延时压栈的装置,所述装置包括:
非可信内核,用于执行非可信应用;
可信内核,包括公用资源访问记录单元和公用资源压栈记录单元,用于执行可信应用,其资源不能被非可信内核访问;所述公用资源访问记录单元用于记录可信内核是否访问过公用资源;所述公用资源压栈记录单元用于记录非可信内核是否触发过公用资源的压栈操作;
公用资源,能够被所述可信内核和所述非可信内核访问;
所述实现延时压栈的装置用于当可信内核访问公用资源时,所述公用资源访问记录单元执行记录操作,可信内核响应非可信中断切换到非可信内核之后,当非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,判断可信内核是否访问过公用资源,如果可信内核访问过公用资源,切换到可信内核,执行公用资源的压栈和清零操作,所述公用资源压栈记录单元执行记录操作。
可选地,当非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,所述非可信内核根据所述公用资源访问记录单元是否存在访问记录判断可信内核是否访问过公用资源,当所述公用资源访问记录单元存在访问记录时,所述可信内核访问过公用资源。
可选地,当所述公用资源访问记录单元存在访问记录并且所述可信内核无需再访问公用资源时,所述可信内核通过执行指令清除所述公用资源访问记录单元中的访问记录。
可选地,当所述可信内核通过执行内核切换指令切换到非可信内核时,所述可信内核通过硬件清除所述公用资源访问记录单元的访问记录。
可选地,当可信内核响应非可信中断时,在切换到非可信内核执行中断服务程序指令前,所述可信内核通过硬件清除所述公用资源压栈记录单元中的压栈记录。
可选地,完成公用资源压栈和清零操作后,所述可信内核通过硬件清除所述公用资源访问记录单元中的访问记录。
可选地,所述可信内核通过硬件清除公用资源访问记录单元中的访问记录后,切换到所述非可信内核,所述非可信内核重新执行中断服务程序指令。
可选地,所述非可信内核完成非可信内核的中断服务程序后,返回所述可信内核,如果所述公用资源压栈记录单元存在压栈记录,所述可信内核执行公用资源弹栈操作。
可选地,所述公用资源压栈、弹栈操作在所述可信内核中执行,使用可信内核的堆栈进行操作。
第二方面,本发明提供一种处理器,所述处理器包括上述实现延时压栈的装置。
本发明实施例提供的实现延时压栈的装置及处理器,当可信内核访问公用资源时,公用资源访问记录单元执行记录操作,可信内核响应非可信中断切换到非可信内核之后,当非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,判断可信内核是否访问过公用资源,如果可信内核访问过公用资源,切换到可信内核,执行公用资源的压栈和清零操作,所述公用资源压栈记录单元执行记录操作。与现有技术相比,本发明能够避免不必要的公用资源压栈和清零操作,提高可信内核响应非可信中断的实时性。
附图说明
图1为本发明一实施例实现延时压栈的装置的流程图;
图2为本发明一实施例公用资源访问记录单元的结构示意图;
图3为本发明一实施例公用资源压栈记录单元的结构示意图;
图4为本发明一实施例可信内核的程序状态寄存器的结构示意图;
图5为本发明一实施例可信内核响应非可信中断的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种实现延时压栈的装置,如图1所示,所述装置包括:
非可信内核20,用于执行非可信应用;
可信内核30,包括公用资源访问记录单元32和公用资源压栈记录单元34,用于执行可信应用,其资源不能被非可信内核20访问;所述公用资源访问记录单元32用于记录可信内核是否访问过公用资源;所述公用资源压栈记录单元34用于记录非可信内核20是否触发过公用资源的压栈操作;
公用资源40,能够被所述可信内核30和所述非可信内核20访问;
所述实现延时压栈的装置用于当可信内核30访问公用资源40时,所述公用资源访问记录单元32执行记录操作,可信内核30响应非可信中断切换到非可信内核20之后,当非可信内核20访问公用资源40或者执行内核切换指令切换到可信内核30时,判断可信内核30是否访问过公用资源40,如果可信内核30访问过公用资源40,切换到可信内核30,执行公用资源40的压栈和清零操作,所述公用资源压栈记录单元34执行记录操作。
可选地,当非可信内核20访问公用资源40或者执行内核切换指令切换到可信内核30时,所述非可信内核20根据所述公用资源访问记录单元32是否存在访问记录判断可信内核30是否访问过公用资源40,当所述公用资源访问记录单元32存在访问记录时,所述可信内核30访问过公用资源40。
可选地,如图2所示,所述公用资源访问记录单元32包括:公用资源访问记录位322、访问置位逻辑324及访问清零逻辑326,其中,
所述访问置位逻辑324,用于当可信内核30中的指令访问公用资源40时,对所述公用资源访问记录位322进行置位操作;
所述访问清零逻辑326,用于当所述可信内核30完成公用资源压栈和清零操作后,或者所述可信内核30执行内核切换指令切换到非可信内核20时,对所述公用资源访问记录位322进行清零操作。
可选地,所述公用资源访问记录位322的置位操作用等式表示为:
访问置位=访问公用资源指令
&&指令退休
&&可信内核
&&(!公用资源访问记录位)。
可选地,所述公用资源访问记录位322的清零操作用等式表示为:
访问清零=公用资源压栈完成
||可信内核执行内核切换指令。
可选地,初始态时,所述公用资源访问记录单元32不存在访问记录。
可选地,当所述公用资源访问记录单元32存在访问记录并且所述可信内核30无需再访问公用资源40时,所述可信内核30通过执行指令清除所述公用资源访问记录单元32中的访问记录。
可选地,当所述可信内核30通过执行内核切换指令切换到非可信内核20时,所述可信内核30通过硬件清除所述公用资源访问记录单元的访问记录。
可选地,如图3所示,所述公用资源压栈记录单元34包括:公用资源压栈记录位342、压栈置位逻辑344及压栈清零逻辑346,其中,
所述压栈置位逻辑344,用于在所述可信内核30完成公用资源40的压栈和清零操作后,对公用资源压栈记录位342进行置位操作;
所述压栈清零逻辑346,用于当可信内核30响应非可信中断时,在切换到非可信内核以使所述非可信内核执行中断服务程序指令前,对公用资源压栈记录位342进行清零操作。
可选地,所述公用资源压栈记录位342的置位操作用等式表示为:
压栈置位=公用资源压栈完成。
可选地,所述公用资源压栈记录位342的清零操作用等式表示为:
压栈清零=可信内核
&&响应非可信中断。
可选地,初始态时,所述公用资源压栈记录单元34不存在压栈记录。
可选地,当可信内核30响应非可信中断时,在切换到非可信内核20执行中断服务程序指令之前,所述可信内核30通过硬件清除所述公用资源压栈记录单元34中的压栈记录。
可选地,完成公用资源压栈和清零操作后,所述可信内核30通过硬件清除所述公用资源访问记录单元32中的访问记录。
可选地,所述可信内核30通过硬件清除公用资源访问记录单元32中的访问记录后,切换到所述非可信内核20,所述非可信内核20重新执行中断服务程序指令。
可选地,所述非可信内核20完成非可信内核的中断服务程序后,返回所述可信内核30,如果所述公用资源压栈记录单元32存在压栈记录,所述可信内核30执行公用资源弹栈操作。
可选地,所述公用资源压栈、弹栈操作在所述可信内核30中执行,使用可信内核30的堆栈进行操作。
本发明实施例提供的实现延时压栈的装置,当可信内核访问公用资源时,所述公用资源访问记录单元执行记录操作,可信内核响应非可信中断切换到非可信内核之后,当非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,判断可信内核是否访问过公用资源,如果可信内核访问过公用资源,切换到可信内核,执行公用资源的压栈和清零操作,所述公用资源压栈记录单元执行记录操作。与现有技术相比,本发明能够避免不必要的公用资源压栈和清零操作,提高可信内核响应非可信中断的实时性。
本发明实施例还提供一种实现延时压栈的处理器,所述处理器包括上述实现延时压栈的装置。
具体地,对于可信内核20和非可信内核30,其公用资源40为可配的FPU/DSP寄存器,包括:FPU的浮点寄存器、FCR和FESR控制寄存器,DSP的HI、LO寄存器以及DCSR控制寄存器,由于FPU/DSP单元可配,并且访问频率较低,因此压栈时,采用本发明提供的延时压栈的装置进行压栈。
进一步地,通用寄存器和部分控制寄存器也是可信内核30和非可信内核20共用的,但是由于通用寄存器在内核中使用频繁,因此在可信内核30响应非可信中断时直接进行压栈和清零操作,不对压栈进行延时;部分控制寄存器不包含可信内核信息,不需要进行压栈和清零操作;因此,所述通用寄存器和所述部分控制寄存器不属于本发明提供的延时压栈装置中的公用资源40。
可选地,如图4所示,使用可信内核30的程序状态寄存器(PSR)中的第26位SD(secure dirty)位和第25位SV(stack valid)位分别作为公用资源访问记录位322和公用资源压栈记录位342。
具体地,如图5所示,可信内核30响应非可信中断包括:可信内核30访问公用资源40时,访问置位逻辑324置SD位,可信内核30响应非可信中断时,无需对公用资源40进行压栈或清零操作,通过压栈清零逻辑346清除SV位,非可信内核20触发公用资源40压栈和清零操作后,通过访问清零逻辑326清除SD位,可信内核30完成压栈和清零操作返回非可信内核20后,非可信内核20重新执行触发压栈操作的指令,非可信内核20执行完成非可信中断程序返回可信内核30时,如果SV位为1,则触发公用资源40弹栈操作。
其中,当所述可信内核30访问FPU单元的浮点寄存器、FCR和FESR控制寄存器或者访问DSP单元的HI、LO寄存器和DCSR控制寄存器时,都会触发SD位的置位操作;当所述非可信中断服务程序访问FPU单元的浮点寄存器、FCR和FESR控制寄存器,或者访问DSP单元的HI、LO寄存器和DCSR控制寄存器,或者使用WSC内核切换指令,且所述SD位为1时,都会触发所述公用资源40的压栈操作。
进一步地,假设不使用延时压栈的方式,而是在中断响应的过程中对共用资源进行压栈操作,则无论公用资源40在可信内核30中是否被访问,可信内核30响应非可信中断时都将进行压栈操作,然而通常公用资源40访问的频率并不高,假如可信内核没有访问公用资源40或者可信内核使用了公用资源40,但是非可信中断中没有访问公用资源40,则压栈操作是不必要的,多余的压栈操作反而降低了可信内核30响应非可信中断的速度。
具体地,为了更形象说明图5中的压栈流程,对其以具体实例进行说明。假设处理器初始态在可信内核中,并且执行如下指令流:
1lrw r0,0xffffffff
2mtlo r0
3mflo r1
…
并且假设在mtlo r0指令完成后响应非可信中断,非可信中断的中断服务程序指令流如下所示:
4mflo r0
5rte
指令1用来初始化通用寄存器r0,将0xffffffff赋值给r0,指令2用来初始化DSP的LO寄存器,将r0的值赋值给LO,完成这条指令,可信内核30的PSR的SD位置位,SV位清零,然后响应非可信中断切换到非可信内核20。
指令4用来将DSP的LO寄存器的值读入r0寄存器中,此时将触发压栈操作,处理器切换到可信内核30,使用可信内核30的堆栈进行压栈,并清除公用资源的值,然后清除PSR的SD位,置位SV位,切换到非可信内核20,重新执行mflo r0指令,r0寄存器读取DSP的LO寄存器的值,经过压栈和清零操作,r0读到的为0,rte指令返回可信内核30,由于非可信内核20中触发过压栈,在返回可信内核30时首先进行公用资源40的弹栈操作,然后再执行其他中断返回的相关操作,最后继续执行指令3。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种实现延时压栈的装置,其特征在于,所述装置包括:
非可信内核,用于执行非可信应用;
可信内核,包括公用资源访问记录单元和公用资源压栈记录单元,用于执行可信应用,其资源不能被非可信内核访问;所述公用资源访问记录单元用于记录可信内核是否访问过公用资源;所述公用资源压栈记录单元用于记录非可信内核是否触发过公用资源的压栈操作;
公用资源,能够被所述可信内核和所述非可信内核访问;
其中当所述可信内核访问所述公用资源时,所述公用资源访问记录单元执行记录操作;在所述可信内核响应非可信中断切换到非可信内核之后,当所述非可信内核访问公用资源或者执行内核切换指令以便切换到可信内核时,所述非可信内核判断所述可信内核是否访问过公用资源,如果所述可信内核访问过公用资源,则所述非可信内核切换到所述可信内核;所述可信内核执行公用资源的压栈和清零操作,且所述公用资源压栈记录单元执行记录操作。
2.根据权利要求1所述的装置,其特征在于,当所述非可信内核访问公用资源或者执行内核切换指令切换到可信内核时,所述非可信内核根据所述公用资源访问记录单元是否存在访问记录判断所述可信内核是否访问过公用资源,当所述公用资源访问记录单元存在访问记录时,所述可信内核访问过公用资源。
3.根据权利要求1所述的装置,其特征在于,当所述公用资源访问记录单元存在访问记录并且所述可信内核无需再访问公用资源时,所述可信内核通过执行指令清除所述公用资源访问记录单元中的访问记录。
4.根据权利要求1所述的装置,其特征在于,当所述可信内核通过执行内核切换指令切换到所述非可信内核时,所述可信内核通过硬件清除所述公用资源访问记录单元的访问记录。
5.根据权利要求1所述的装置,其特征在于,当所述可信内核响应非可信中断时,在切换到所述非可信内核执行中断服务程序指令之前,所述可信内核通过硬件清除所述公用资源压栈记录单元中的压栈记录。
6.根据权利要求1所述的装置,其特征在于,所述可信内核在执行所述公用资源压栈和清零操作并完成之后,通过硬件清除所述公用资源访问记录单元中的访问记录。
7.根据权利要求6所述的装置,其特征在于,所述可信内核通过硬件清除公用资源访问记录单元中的访问记录之后,切换到所述非可信内核,所述非可信内核重新执行中断服务程序指令。
8.根据权利要求1所述的装置,其特征在于,所述非可信内核完成所述非可信内核的中断服务程序后,返回所述可信内核,如果所述公用资源压栈记录单元存在压栈记录,所述可信内核执行公用资源弹栈操作。
9.根据权利要求8所述的装置,其特征在于,所述公用资源压栈、弹栈操作在所述可信内核中执行,并使用可信内核的堆栈进行操作。
10.一种处理器,其特征在于,所述处理器包括如权利要求1至9中任一项所述的实现延时压栈的装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611092620.8A CN106778365B (zh) | 2016-12-01 | 2016-12-01 | 实现延时压栈的装置及处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611092620.8A CN106778365B (zh) | 2016-12-01 | 2016-12-01 | 实现延时压栈的装置及处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106778365A CN106778365A (zh) | 2017-05-31 |
CN106778365B true CN106778365B (zh) | 2019-10-18 |
Family
ID=58915751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611092620.8A Active CN106778365B (zh) | 2016-12-01 | 2016-12-01 | 实现延时压栈的装置及处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106778365B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107463856B (zh) * | 2017-08-01 | 2020-06-16 | 杭州中天微系统有限公司 | 一种基于可信内核的防攻击数据处理器 |
CN109063516B (zh) * | 2018-07-27 | 2020-12-04 | 杭州中天微系统有限公司 | 数据处理器 |
CN111382442B (zh) * | 2018-12-29 | 2023-04-07 | 阿里巴巴集团控股有限公司 | 一种应用处理器、协处理器及数据处理设备 |
CN111382111B (zh) * | 2018-12-29 | 2023-03-28 | 阿里巴巴集团控股有限公司 | 一种应用处理器、协处理器及数据处理设备 |
CN111752604A (zh) * | 2019-03-27 | 2020-10-09 | 阿里巴巴集团控股有限公司 | 一种具有多个运行模式的处理器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101052949A (zh) * | 2004-08-18 | 2007-10-10 | 扎鲁纳股份有限公司 | 操作系统 |
CN104685508A (zh) * | 2012-10-01 | 2015-06-03 | Arm有限公司 | 具有安全域和次安全域的数据处理装置中的异常处理 |
-
2016
- 2016-12-01 CN CN201611092620.8A patent/CN106778365B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101052949A (zh) * | 2004-08-18 | 2007-10-10 | 扎鲁纳股份有限公司 | 操作系统 |
CN104685508A (zh) * | 2012-10-01 | 2015-06-03 | Arm有限公司 | 具有安全域和次安全域的数据处理装置中的异常处理 |
Also Published As
Publication number | Publication date |
---|---|
CN106778365A (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106778365B (zh) | 实现延时压栈的装置及处理器 | |
US8181176B2 (en) | Uniform storage device access using partial virtual machine executing within a secure enclave session | |
CN105718309B (zh) | 虚拟环境的中断处理方法与系统 | |
JP5571201B2 (ja) | ハードウェアモードおよびセキュリティフラグに基づく、読み出される命令用のメモリエリアの制限 | |
US9218302B2 (en) | Page table management | |
JP6196356B2 (ja) | コンテナに基づく仮想化システム用動作キャプチャ方法、および装置 | |
JP2012079357A5 (zh) | ||
JP2002287978A5 (zh) | ||
US9952990B2 (en) | Implementing pseudo non-masking interrupts behavior using a priority interrupt controller | |
CN106599717B (zh) | 数据处理器 | |
WO2019237710A1 (zh) | 一种gpu服务器的显卡的识别方法、装置、设备及介质 | |
CN104166575B (zh) | 启动项处理结果的判定方法及装置 | |
CN103823708B (zh) | 虚拟机读写请求处理的方法和装置 | |
US20160306643A1 (en) | Enabling Filter-Level Access to Virtual Disks | |
TW201229752A (en) | Alignment control | |
EP3274896B1 (en) | Configuration of a memory controller for copy-on-write with a resource controller | |
US9864708B2 (en) | Safely discovering secure monitors and hypervisor implementations in systems operable at multiple hierarchical privilege levels | |
JP6206097B2 (ja) | 情報処理装置、起動方法及び起動プログラム | |
TW200949535A (en) | Device emulation support within a host data processing apparatus | |
KR102613643B1 (ko) | 예외 처리 | |
JP6634083B2 (ja) | データ処理装置におけるシステムエラー処理 | |
CN108985098B (zh) | 数据处理器 | |
US9575658B2 (en) | Collaborative release of a virtual disk | |
CN107229882B (zh) | 在可信模式与非可信模式之间互相切换的处理器 | |
KR101678607B1 (ko) | 민감명령어 지연처리 방법 및 이를 수행하는 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |