CN106681213B - 一种自动代码生成加载平台系统 - Google Patents

Abstract

本发明公开一种自动代码生成加载平台系统，包括：母板和子板，所述母板在下，所述子板在上，其中：母板包括两片现场可编程门阵列FPGA处理器和电源模块，其中一片主FPGA处理器用于自动生成FPGA代码且将FPGA代码向主FPGA处理器进行部署，另一片协FPGA处理器用于接口处理，电源模块将外部提供的直流电压进行电源转换，转换成各级低压电源；子板包括数字信号处理DSP子板、驱动子板和反馈子板；母板分别与DSP子板、驱动子板和反馈子板通过堆栈连接器独立互联。本发明在单一DSP自动代码生成的方式下增加了FPGA自动代码生成功能，两者可以独立或协同工作，方式灵活，组合使用时资源充足，无需采用专用的板卡进行实物仿真，实现了为后续真实硬件设计提供参考。

Description

一种自动代码生成加载平台系统

技术领域

本发明属于控制算法技术领域，更具体的说，是涉及一种自动代码生成加载平台系统。

背景技术

控制算法的自动综合是适用控制方法快速实现的必然要求，例如：MATLAB(MATrixLABoratory，矩阵实验室)集成的DSP(Digital Signal Processing，数字信号处理)开发模式是基于模型的图形化设计方法，自动生成符合工程实际的代码，是对传统设计方法的一种革新，打破逐行手工编写代码的局限性。自动代码生成加载平台能够完成电机控制、电能质量控制等工业自动化领域的实验设计，具有良好的通用性以及一定的故障诊断能力，且集成环境高效快捷，模型自动代码生成，可以有效缩短开发周期，减少开发风险，增加研发竞争力。

现有的自动代码生成加载平台多以DSP、PowerPC或Freescale等微处理器为单一核心进行构建RCP(Rapid Control Prototype，快速控制原型)，或使用诸如DSPACE、NI等产品搭建的半实物仿真平台，用于控制律开发验证。但是采用单一的DSP或Freescale等处理器方式，由于资源有限无法完成多轴同步复杂算法的开发验证工作，且接口形式固定，灵活性及通用性较差；而使用如DSPACE等半实物仿真平台方式，虽然解决了采用单一的DSP或

Freescale等处理器方式的问题，但必须采用专用板卡，无法为后续真实硬件设计提供参考。

发明内容

有鉴于此，本发明提供了一种自动代码生成加载平台系统，以解决现有技术中采用如DSPACE等半实物仿真平台方式，需要采用专用板卡，在后续真实硬件设计上无法提供参考的问题。

为实现上述目的，本发明提供如下技术方案：

一种自动代码生成加载平台系统，包括：母板和子板，所述母板在下，所述子板在上，其中：

所述母板包括两片现场可编程门阵列FPGA处理器和电源模块，其中一片主FPGA处理器用于自动生成FPGA代码且将所述FPGA代码向所述主FPGA处理器进行部署，另一片协FPGA处理器用于接口处理，所述电源模块将外部提供的直流电压进行电源转换，转换成各级低压电源；

所述子板包括数字信号处理DSP子板、驱动子板和反馈子板；

所述DSP子板、所述驱动子板和所述反馈子板分别与所述母板通过堆栈连接器独立互联。

优选的，还包括：设置在所述母板上用于散热的散热片。

其中，所述主FPGA处理器为拥有电机全闭环所需的乘法器资源的乘法器芯片。

其中，所述协FPGA处理器为可实现通信协议解析以及外设接口控制逻辑的芯片。

其中，所述母板还包括：模拟量功能电路、存储器接口电路和通信电路，其中：

所述模拟量功能电路包括A/D模拟量采集电路和D/A模拟量输出电路，所述A/D模拟量采集电路采集模拟量的正负电压以实现比例放大和缩小的两级调理，所述D/A模拟量输出电路将所述协FPGA处理器输出的数字量通过数模转换芯片进行调理并输出正负电压模拟量；

所述存储器接口电路与外部存储器连接；

所述通信电路用于所述母板和所述子板之间的通信。

其中，所述DSP子板包含一片DSP处理器，用于自动生成DSP代码且将所述DSP代码向所述DSP处理器进行部署。

优选的，所述DSP处理器为TMS320F28335的DSP处理器。

其中，所述驱动子板包括：功率驱动电路和相电流母线电压采集电路以及电平转换电路，其中：

所述功率驱动电路用于产生驱动电机的功率信号；

所述相电流母线电压采集电路用于相电流和母线电压的采集；

所述电平转换电路用于电平转换。

其中，所述反馈子板用于采集包含与电机相连的霍尔传感器接口电路、增量编码器接口电路、绝对编码器接口电路和/或旋转变压器接口电路的反馈量。

经由上述的技术方案可知，与现有技术相比，本发明公开一种自动代码生成加载平台系统，包括：母板和子板，所述母板在下，所述子板在上，其中：母板包括两片现场可编程门阵列FPGA处理器和电源模块，其中一片主FPGA处理器用于自动生成FPGA代码且将FPGA代码向主FPGA处理器进行部署，另一片协FPGA处理器用于接口处理，电源模块将外部提供的直流电压进行电源转换，转换成各级低压电源；子板包括数字信号处理DSP子板、驱动子板和反馈子板；母板分别与DSP子板、驱动子板和反馈子板通过堆栈连接器独立互联。本发明在单一DSP自动代码生成的方式下增加了FPGA自动代码生成功能，两者可以独立或协同工作，方式灵活，组合使用时资源充足，无需采用专用的板卡进行实物仿真，实现了为后续真实硬件设计提供参考。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种自动代码生成加载平台系统结构示意图；

图2为本发明实施例中电源部分的功能框图示意图；

图3为本发明实施例提供的一种自动代码生成加载平台系统组成架构框图；

图4为本发明实施例提供的自动代码生成加载平台系统具体结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅附图1，图1为本发明实施例提供的一种自动代码生成加载平台系统结构示意图。如图1所示，本发明公开了一种自动代码生成加载平台系统，具体该系统包括：母板1和子板2，母板1在下，子板2在上，其中：

母板1包括两片FPGA(Field-Programmable Gate Array，即现场可编程门阵列)处理器和电源模块11，其中一片主FPGA处理器12用于自动生成FPGA代码且将FPGA代码向主FPGA处理器进行部署，另一片协FPGA处理器13用于接口处理，电源模块11将外部提供的直流电压进行电源转换，转换成各级低压电源；

子板2包括数字信号处理DSP子板21、驱动子板22和反馈子板23；

DSP子板21、驱动子板22和反馈子板23分别与母板1通过堆栈连接器3独立互联。

具体的，如图2所示，电源模块11可以将外部提供的直流18V～32V范围内的电压进行电源转换，产生各级低压电源，包含1.0V/1.8V/2.5V/3.3V/5V/±15V等为平台母板及子板各功能芯片提供电源。

具体的，请参阅附图3，图3为本发明实施例提供的一种自动代码生成加载平台系统组成架构框图。如图3所示，该系统还包括：设置在母板上用于散热的散热片4。如图3所示，将母板1和子板2的位置设置为母板1在下，子板2在上，其中，子板2包括：数字信号处理DSP子板21、驱动子板22和反馈子板23，且分别与母板1通过堆栈连接器3独立互联。为了进一步的提高散热效果，可以在系统设计时，设置通风系统，如图3所示，设置有进风口和出风口。

需要说明的是，平台系统中用于实现自动代码生成的主FPGA处理器12为拥有电机全闭环所需的乘法器资源的乘法器芯片，使用较多的资源主要是乘法器，因此，主FPGA处理器12选择拥有多乘法器的芯片，根据以往的项目经验可以知道，PMSM(永磁同步电机，permanent magnest synchronouos motor)三环(位置换+速度环+电流环)所需的乘法器资源约为500，步进电机全闭环所需的乘法器资源约为700，为了满足以后更复杂的需求，还是要将乘法器的资源留出足够的余量，因此本平台可以选取K7系列FPGA的XC7K355T-3FFG901C，该芯片拥有1440个乘法器，可提供356160个逻辑单元，300个通用IO口，满足本发明设计的要求，也可以选择拥有类似或者更多乘法器的芯片作为主FPGA处理器。

平台系统中用于接口处理的协FPGA处理器13主要功能是实现各种通信协议解析以及外设接口控制逻辑，因此，协FPGA处理器13为可实现通信协议解析以及外设接口控制逻辑的芯片。本平台系统可以选用K7系列的XC7K325T芯片作为协处理器，该芯片提供326080个逻辑单元，900个管脚可以提供350个用户用I/O接口；其逻辑资源和I/O管脚满足本平台的实际需求，也可以选择其他能够实现各种通信协议解析以及外设接口控制逻辑的芯片作为协FPGA处理器。

具体的，请参阅附图4，图4为本发明实施例提供的自动代码生成加载平台系统具体结构示意图。

如图4所示，母板1还可以包括：模拟量功能电路14、存储器接口电路15和通信电路16，其中：

模拟量功能电路14具体可以包括A/D模拟量采集电路和D/A模拟量输出电路，A/D模拟量采集电路采集模拟量的正负电压以实现比例放大和缩小的两级调理，D/A模拟量输出电路将所述协FPGA处理器输出的数字量通过数模转换芯片进行调理并输出正负电压模拟量。

需要说明的是，平台系统拥有6路16bit的A/D模拟量采集电路，输入模拟量可接受正负电压，在硬件上包含可灵活实现比例放大和缩小的两级调理电路，可接受的电压在±10V以内，进入供电电压为3.3V的AD转换芯片，最后输入输出接口连接到协处理器，由协处理器完成AD接口芯片的控制逻辑；平台系统还拥有4路16bit的D/A模拟量输出电路，协处理器输出的数字量经过数模转换芯片后，经过调理电路后输出正负电压模拟量，电压范围根据实际需要通过调理电路可进行灵活调节，输出电压范围为±10V。

存储器接口电路15与外部存储器连接，外部存储器非本发明的保护点，图4中未画出外部存储器。

需要说明的是，平台系统还预留了可以与外部存储器相连的存储器接口电路，供客户使用，外部存储器可选择串行FLASH芯片：SST25VF080B，该芯片存储容量为8Mbit，具有增强型控制指令，可以实现50MHz的高速读指令，大大提高了FLASH芯片的读取速度。

通信电路16用于母板及子板之间的通信。

为了满足大多数用户的需求，母板的通信电路包含了工业上最常用的6种通信方式：一路ARINC429、一路RS422、一路RS232、一路RS485、一路以太网以及一路CAN总线。

具体的，ARINC429通信接口电路的接收芯片选用型号为HI-8591PSI的接口芯片，工作温度-40℃～+85℃，片内集成1路接收端，该芯片体积小货源稳定，其接口电平支持3.3VTTL，可省去电平转换电路；驱动芯片选用型号为HI-8596PSI的接口芯片，工作温度-40℃～+85℃，片内集成1路发送端，满足设计需求。RS422通信接口芯片现采用HI-4851PSI，芯片在物理层上采用全双工的差分信号传输，以提高抗干扰能力。工作温度-40℃～+85℃，数据传输率达到2.5MHz。该芯片支持3.3VTTL供电，故可省去电平转换芯片。RS232通信接口芯片现采用MAX2322EIPW，芯片在物理层上采用全双工的单端信号传输。工作温度-40℃～+85℃，数据传输率为250kbit/s，满足硬一般应用场合下波特率的需求，芯片支持3.3VTTL电平。RS485通信接口芯片选择MAX485，该芯片在物理层上采用的是半双工的差分信号传输，以提高抗干扰能力，工作温度-40℃～+85℃。该芯片为5VTTL供电，故需加电平转换芯片。以太网通信协议解析采用PHY+FPGA的实现方式，物理层使用PHY芯片进行串并转换，并口输出直连到协处理器，由协处理器完成TCP/IP协议解析。网络PHY选用88E1111芯片，该收发器支持10M/100M/1000M网络互连，可为系统开发提供一个稳定可考、成本低廉的优质网络解决方案。CAN总线通信硬件电路主要包括MCU、控制器和总线收发器，本设计中控制器采用成熟的SJA1000控制器，完成CAN通信协议解析。CAN总线收发器选用PCA82C250非隔离芯片，该芯片SOIC8封装，体积小，价格便宜，支持ISO11891标准，最高数据速率达1MBd，工作温度-40℃～+125℃。

如图4所示，DSP子板21包含一片DSP处理器，用于自动生成DSP代码且将所述DSP代码向DSP处理器进行部署。

具体的，DSP处理器为TMS320F28335的DSP处理器。

需要说明的是，DSP子板21包含一片DSP处理器，用于实现自动代码生成向DSP部署的功能；使用DSP自动代码生成的应用中，DSP作为主处理器需要完成控制算法的实现。在一般地电机控制系统中会选择使用F28系列的处理器，为了能满足更多各户的需求，兼顾不用应用场合下使用不同系列的DSP处理器型号，采用DSP子板的方式与母板互联。平台系统也可以选用TMS320F28335的DSP处理器，该芯片具有150MHz的高速处理能力，具备32位浮点处理单元，4个DMA通道支持ADC、McBSP和EMIF，同时具有12位16通道ADC。得益于其浮点运算单元，用户可快速编写控制算法而无需在处理小数操作上耗费过多的时间和精力，从而简化软件开发，缩短开发周期，降低开发成本。

如图4所示，驱动子板22包括功率驱动电路、电平转换电路和相电流母线电压采集电路，其中：功率驱动电路用于产生驱动电机的功率信号；相电流母线电压采集电路用于相电流和母线电压的采集；电平转换电路用于电平转换。

具体的，驱动子板22包含功率驱动部分用于产生驱动电机的功率信号，以及相电流和母线电压的采集功能；驱动子板22包含驱动功能和相电流采集功能以及电平转换电路。驱动部分主要实现输出PWM信号的功率放大，同时为电流闭环的实现提供输入反馈，将电机相电流通过调理电路和采样电路后传输给控制电路部分。

在本实施例中，平台系统选用三相直流电机驱动芯片，例如：DRV8332型号的驱动芯片，支持直流无刷电机和永磁同步电机，片内可持续驱动电流8A，峰值驱动电流达13A，PWM频率最高可达500kHz，芯片内置过流保护，欠压保护和过温保护等，各项指标均满足要求。

具体的，如图4所示，反馈子板23用于采集包含与电机相连的霍尔传感器接口电路、增量编码器接口电路、绝对编码器接口电路和/或旋转变压器接口电路的反馈量。

增量编码器接口电路，对一些电机控制系统电机端会接有增量编码器，一般地，增量编码器输出信号为三对差分信号：A、/A，B、/B和Z、/Z，供电为+5VTTL，故硬件上使用四通道差分转单端芯片，单端信号经过电平转换为3.3V与协处理器相连，再通过协FPGA的I/O管脚直连到主FPGA处理器或DSP处理器。

绝对编码器接口电路，对于BISS/SSI接口的绝对编码器物理层协议采用RS422差分信号传输，故通信接口芯片采用HI-4851PSI。通信协议解析由协处理器完成，主处理器通过协处理器完成对编码器的寄存器配置以及位置反馈信息的读取，协处理器通过总线的方式完成编码器与主处理器之间的通信。

霍尔传感器接口电路，有些电机会自带霍尔单元，一般地，霍尔输出5V单端电平信号。平台拥有1路三相霍尔采集功能，电路将5V电平经电平转换芯片转换成3.3V信号，并输入至协处理器，由协处理器送至主FPGA/DSP处理器。

旋转变压器接口电路，实现RDC旋变功能，对于使用旋转变压器作为位置反馈的伺服控制系统，需要使用RDC对旋变输出的信号进行解码，RDC将模拟信号解算成数字信号反馈给控制器，平台包含两种方案：可支持单通道和双通道旋变两种，激磁频率支持2K～20K,幅值为7V有效值。

本发明中母板采用主处理器和协处理器的架构，具体可以实现如下功能：支持基于主FPGA处理器12的自动代码生成电路；读取反馈子板23和驱动子板22输出的角度信息和电流信息；RS422/RS232/RS485通信电路电平转换以及UART(通用异步收发传输器，Universal Asynchronous Receiver/Transmitter)功能；ARINC429通信电路电平转换及通信协议解析功能；CAN总线接口电平转换及协议解析功能；以太网通讯功能；A/D(16bit)模拟量采集电路功能；D/A数字量电平转化及输出接口电路；12路PWM控制信号电平转换及输出；同步串口通信(RS422电平)；FLASH存储功能；电源转换、分配功能。

根据上述提供的自动代码生成加载平台系统，用户可以通过三种方法实现控制律的开发验证：第一种是仅使用DSP的自动代码生成功能实现；第二种是仅使用FPGA处理器的自动代码生成功能实现；第三种为使用DSP处理器和FPGA处理器交互开发实现，如使用DSP处理器实现位置环和速度环，使用FPGA处理器实现电流环和逆变功能。用户可自由选择上述三种方法中的任何一种来验证自己的控制算法。

用户可以在Matlab/Simulink通过调用软件集成的对应器件所支持的库及模块，开发完自己的算法，通过功能仿真后，通过自动代码生成方式，生成对应器件的工程及可执行文件，通过上位机与平台的通信接口下载到平台上的目标器件DSP处理器和FGPA处理器中进行模型的功能验证。

DSP处理器和主FPGA处理器执行刚下载的程序产生PWM等控制信号，经过堆栈连接器传给母板上的协FPGA处理器进而再通过堆栈连接器传递给驱动子板，完成信号的功率放大后控制电机正常运转；同时与电机和负载相连的各种反馈量通过反馈子板进行采集后，经协FPGA处理器处理后传递至主FPGA处理器和DSP处理器，完成系统的闭环控制。

用户可通过选定的通信接口与上位机进行通信，传输控制指令和参数，从而控制真实电机的正常运动，上位机通过接收平台反馈的各种信息完成绘图和统计，用户可根据反馈的信息及电机实际运行效果，修改算法中的各个参数来调整控制律的控制效果，从而达到功能及性能的综合验证。

综上所述，本发明公开一种自动代码生成加载平台系统，包括：母板和子板，所述母板在下，所述子板在上，其中：母板包括两片现场可编程门阵列FPGA处理器和电源模块，其中一片主FPGA处理器用于自动生成FPGA代码且将FPGA代码向主FPGA处理器进行部署，另一片协FPGA处理器用于接口处理，电源模块将外部提供的直流电压进行电源转换，转换成各级低压电源；子板包括数字信号处理DSP子板、驱动子板和反馈子板；母板分别与DSP子板、驱动子板和反馈子板通过堆栈连接器独立互联。本发明在单一DSP自动代码生成的方式下增加了FPGA自动代码生成功能，两者可以独立或协同工作，方式灵活，组合使用时资源充足，无需采用专用的板卡进行实物仿真，实现了为后续真实硬件设计提供参考。

对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种自动代码生成加载平台系统，其特征在于，包括：母板和子板，所述母板在下，所述子板在上，其中：

所述母板包括两片现场可编程门阵列FPGA处理器和电源模块，其中一片作为主FPGA处理器用于自动生成FPGA代码且将所述FPGA代码向所述主FPGA处理器进行部署，另一片作为协FPGA处理器用于接口处理，所述电源模块将外部提供的18V～32V范围内的直流电压进行电源转换，转换成各级低压电源；

所述子板包括数字信号处理DSP子板、驱动子板和反馈子板；

所述DSP子板、所述驱动子板和所述反馈子板分别与所述母板通过堆栈连接器独立互联。

2.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，还包括：设置在所述母板上用于散热的散热片。

3.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述主FPGA处理器为拥有电机全闭环所需的乘法器资源的乘法器芯片。

4.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述协FPGA处理器为可实现通信协议解析以及外设接口控制逻辑的芯片。

5.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述母板还包括：模拟量功能电路、存储器接口电路和通信电路，其中：

所述模拟量功能电路包括A/D模拟量采集电路和D/A模拟量输出电路，所述A/D模拟量采集电路采集模拟量的正负电压以实现比例放大和缩小的两级调理，所述D/A模拟量输出电路将所述协FPGA处理器输出的数字量通过数模转换芯片进行调理并输出正负电压模拟量；

所述存储器接口电路与外部存储器连接；

所述通信电路用于所述母板和所述子板之间的通信。

6.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述DSP子板包含一片DSP处理器，用于自动生成DSP代码且将所述DSP代码向所述DSP处理器进行部署。

7.根据权利要求6所述的自动代码生成加载平台系统，其特征在于，所述DSP处理器为TMS320F28335的DSP处理器。

8.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述驱动子板包括：功率驱动电路和相电流母线电压采集电路以及电平转换电路，其中：

所述功率驱动电路用于产生驱动电机的功率信号；

所述相电流母线电压采集电路用于相电流和母线电压的采集；

所述电平转换电路用于电平转换。

9.根据权利要求1所述的自动代码生成加载平台系统，其特征在于，所述反馈子板用于采集包含与电机相连的霍尔传感器接口电路、增量编码器接口电路、绝对编码器接口电路和/或旋转变压器接口电路的反馈量。