CN106571288B - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106571288B
CN106571288B CN201510670146.1A CN201510670146A CN106571288B CN 106571288 B CN106571288 B CN 106571288B CN 201510670146 A CN201510670146 A CN 201510670146A CN 106571288 B CN106571288 B CN 106571288B
Authority
CN
China
Prior art keywords
pattern
semiconductor substrate
grating
inclined plane
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510670146.1A
Other languages
English (en)
Other versions
CN106571288A (zh
Inventor
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510670146.1A priority Critical patent/CN106571288B/zh
Publication of CN106571288A publication Critical patent/CN106571288A/zh
Application granted granted Critical
Publication of CN106571288B publication Critical patent/CN106571288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底中形成有具有斜面的凹槽；步骤S2：在所述斜面上形成相互间隔的柱形图案；步骤S3：对所述柱形图案进行加热回流，以在所述斜面上形成三角形结构的图案；步骤S4：以所述三角形结构的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。本发明通过在斜面上制作闪耀光栅(反射式光栅)，进行光的耦合作用，不但能够进行耦合，理论耦合效率可以达到90％以上，同时还能起到波长选择的作用。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
随着晶片面对面堆叠(F2F Stacking，Face to Face)技术的日趋成熟硅通孔技术同样也期望应用于的硅基的通信器件的3D封装技术当中，采用硅通孔(Through SiliconVia，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。
此外，目前现有技术中还有基于硅平面波导器件通过硅光通孔(through siliconphotonic via，TSPV)来连接两块硅片上形成的平面波导器件，从而形成不同光学器件的3D封装。
在所述TSPV技术发展过程中，由于半导体中没有的45度斜面的刻蚀，使得在不同硅片上的不能通过简单的反射式耦合，而转向比较复杂的光栅耦合方式，而且，它的耦合效率比较低，通常只有20％～70％左右，而选用45度斜面，在不同硅片上的可以通过简单的反射式耦合，耦合效率可以达到90％以上。
虽然45度斜面可以具有很高的耦合效率，但是现有技术中并没有蚀刻45度斜面的方法，现有技术中可以蚀刻得到的斜面的角度为54.74°左右，由Si晶面性质可知，100晶面与111晶面的夹角为54.74°，根据这个原理，可以刻蚀出深V型槽或者带有54.74°斜面的槽。
在目前的工艺流程中，平面波导的耦合器件，透过光栅来进行耦合，但是耦和效率比较低。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底中形成有具有斜面的凹槽；
步骤S2：在所述斜面上形成相互间隔的柱形图案；
步骤S3：对所述柱形图案进行加热回流，以在所述斜面上形成三角形结构的图案；
步骤S4：以所述三角形结构的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。
可选地，在所述步骤S3中，所述三角形结构的图案为非对称的三角形结构图案。
可选地，所述步骤S1包括：
步骤S11：在所述半导体衬底上形成具有开口的硬掩膜层；
步骤S12：以所述硬掩膜层为掩膜选用TMAH或NaOH对所述半导体衬底进行各向异性刻，以形成上宽下窄的凹槽，其中，所述斜面与水平面之间的夹角为54.74°；
步骤S13：去除所述硬掩膜层。
可选地，所述斜面的尺寸为50微米-400微米。
可选地，所述步骤S2包括：
步骤S21：在所述半导体衬底以及所述凹槽的表面沉积光刻胶层，以覆盖所述半导体衬底以及所述凹槽；
步骤S22：图案化至少一个所述斜面上的所述光刻胶层，以在所述斜面上形成所述柱形图案。
可选地，在所述步骤S3中，所述三角形结构的图案中突出的顶角的角度为60-120°。
可选地，在所述步骤S3中，所述加热回流的温度为150-210℃，时间为1分钟-20分钟。
可选地，在所述步骤S4之后，所述方法还进一步包括：
步骤S5：去除所述三角形结构的图案，以露出所述反射式平面光栅；
步骤S6：去除所述半导体衬底以及所述反射式平面光栅表面的氧化物以及毛糙缺陷。
可选地，在所述步骤S4中，所述反射式平面光栅呈锯齿结构，并且若干所述锯齿结构之间等距、等宽，并且若干所述锯齿结构中相对应的面相互平行。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，首先在半导体衬底中在硅的晶向上的各向异性刻蚀，以形成倾斜角度为54.74°的斜面，然后在所述斜面上形成有相互间隔的柱形图案，以覆盖所述斜面，并对所述柱形图案进行加热回流，以在所述斜面上形成三角形的图案；最后以所述三角形的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。通过在斜面上制作闪耀光栅(反射式光栅)，进行光的耦合作用，不但能够进行耦合，理论耦合效率可以达到90％以上，同时还能起到波长选择的作用。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1g为所述半导体器件的制备过程示意图；
图2为本发明一具体实施方式中所述反射式光栅的结构示意图；
图3为本发明一具体实施方式中制备所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步的说明，其中图1a-1g为所述半导体器件的制备过程示意图；图2为本发明一具体实施方式中所述反射式光栅的结构示意图；图3为本发明一具体实施方式中制备所述半导体器件的工艺流程图。
首先，执行步骤101提供半导体衬底101，在所述半导体衬底上形成硬掩膜层102。
具体地，如图1a所示，其中所述半导体衬底为Si、多晶硅、绝缘体上硅(SOI)、中的一种。在本发明的具体实施方式中所述半导体衬底101优选为Si。
其中所述Si的晶面性质中，100晶面与111晶面的夹角为54.74°，因此在本发明的一具体地实施方式中首先根据该性质刻蚀出深V型槽或者带有54.74°斜面的槽。
具体地，在所述半导体衬底101上形成硬掩膜层102，以覆盖所述半导体衬底，其中所述选用SiO2、非晶硅、氧氮化硅(例如SiON)、氧化硅、掺杂氧化硅、氧碳化硅、氮化物、氮化硅(例如Si3N4)、钛和氧化钛中的一种。
当然也并不局限于所列举的材料，本领域技术人员还可以选用常用的其他材料作为所述硬掩膜层102。在本发明的一具体实施方式中所述硬掩膜层102优选为SiO2，其厚度为10-100nm，也并不局限于该数值范围。
进一步，在所述一个掩膜层102上形成光刻胶层，或者包含光刻胶层的掩膜叠层。
执行步骤102，图案化所述硬掩膜层102，以在所述硬掩膜层102上形成开口。
具体地，对所述光刻胶层进行曝光显影，以在所述光刻胶层中形成开口，露出所述硬掩膜层102，然后以所述光刻胶层为掩膜蚀刻所述硬掩膜层102，以在所述硬掩膜层102上形成开口，露出所述半导体衬底101。
在该步骤中可以选用干法蚀刻或者湿法蚀刻所述硬掩膜层102，当所述硬掩膜层102选用SiO2时，优选SiCoNi制程来蚀刻所述硬掩膜层102，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
执行步骤103，以所述掩膜层为掩膜选用TMAH或NaOH对所述半导体衬底进行各向异性刻，以形成上宽下窄的凹槽，其中，所述斜面与水平面之前的夹角为54.74°。
具体地，如图1b所示，在该步骤中以所述硬掩膜层为掩膜蚀刻所述半导体衬底101，以形成凹槽，在该步骤中所述开口的形状定义了所述凹槽的位置以及开口。
在该步骤中利用所述Si的晶面中100晶面与111晶面的夹角为54.74°的性质刻蚀出深V型槽或者带有54.74°斜面的槽，由于在蚀刻过程中的各种工艺变量，导致所述凹槽中斜面的夹角的误差在+1°和-1°左右，因此所得到的所述斜面与水平面之前的夹角为54-56°。
进一步，所述斜面的尺寸为50微米-400微米。
其中所述凹槽的形状如图1b所示，所述凹槽可以为带有54.74°斜面的上宽下窄的凹槽，在该步骤中所述半导体衬底101选用硅，通过湿法蚀刻所述半导体衬底形成所述凹槽。
作为优选，选用TMAH(四甲基氢氧化铵)溶液蚀刻所述Si衬底以形成所述凹槽，以使所述凹槽中晶面和晶面之间的第一夹角为54.74°。
进一步，所述TMAH溶液中TMAH的质量分数为0.1％-10％，所述湿法蚀刻温度为25-90℃，所述湿法蚀刻时间为10s-1000s。
进一步，作为一种替代实施方式，其中所述湿法蚀刻还可以选用NaOH，并不局限于TMAH。
通过湿法蚀刻所述半导体衬底在所述半导体衬底中形成所述凹槽，如图1b所示，然后去除所述硬掩膜层102，如图1c所示，在该步骤中选用具有较大蚀刻选择比的蚀刻方法来蚀刻所述硬掩膜层102，以避免对所述半导体衬底以及所述凹槽造成损坏。
在该步骤中所述硬掩膜层102选用氧化物，因此选用DHF去除所述硬掩膜层，如图1c所示。
执行步骤104，在所述半导体衬底以及所述凹槽的表面沉积掩膜材料层103，以覆盖所述半导体衬底以及所述凹槽。
具体地，如图1d所示，在该步骤中所述掩膜材料层选用具有较低熔点并且加热可回流的材料，以便在后续的加热回流中进一步对所述掩膜图案进行塑性。
可选地，所述掩膜材料层103可以选用光刻胶层，以便在后续的步骤中更加容易去除，而且在回流中更加容易控制。
在该步骤中在所述半导体衬底以及所述凹槽的表面共形沉积光刻胶材料层，如图1d所示。
其中，可以选择适当的所述光刻胶材料层的厚度，以便在后续的回流中得到特定角度(例如所述三角形结构的图案中突出的顶角的角度为60-120°。)的图案。
执行步骤105，图案化至少一个所述斜面上的掩膜材料层，以在所述斜面上形成所述柱形图案。
具体地，如图1d所示，在该步骤中可以图案化所述一个斜面上的所述光刻胶层，还可以同时图案化所述两个斜面上的所述光刻胶层，可根据需要进行选择。
对所述光刻胶层进行曝光显影，以在所述斜面上形成若干相互间隔的柱形图案，如图1d所示。
其中，所述柱形图案尺寸完全相同，并且相邻所述柱形图案之间的距离也是相等的。
其中，所述柱形图案之间的距离并不局限于某一数值范围，可以根据需要进行设置。
执行步骤109，对所述柱形图案进行加热回流，以在所述斜面上形成三角形的图案。
具体地，如图1e所示，在该步骤中加热回流所述光刻胶的柱形图案，以形成三角形的图案。
在该步骤中所述加热回流的温度为150℃-210℃，加热回流的时间为1分钟-20分钟。
进一步，所述三角形为非对称的三角形结构，即可以为非等腰三角形，此外所述三角形图案可以为类似或者大体上为三角形结构的图案，并不严格的要求为三角形结构。
其中，所述所述三角形结构的图案中相对于所述斜面突出的顶角的角度为60-120°。
执行步骤110，以所述三角形的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。
具体地，如图1f所示，在该步骤中对斜坡上半导体衬底刻蚀，形成反射式平面光栅(闪耀光栅)结构。
具体地，如图1f和图2所示，所述反射式平面光栅呈锯齿结构，并且若干所述锯齿结构之间等距、等宽，并且若干所述锯齿结构中相对应的面相互平行。
其中，所述反射式平面光栅，可视作是相互平行，等宽，等间距，均匀排列的许多狭缝。如图2所示，如设光栅的缝宽为d，则d称为光栅常数。根据夫琅和费理论，一束平行光垂直地入射到平面反射光栅上，经各缝衍射后向各方向传播。衍射角适合如下条件：
dsinθ＝kλ k＝0，±1，±2，±3…
上式称作平行光垂直入射时的光栅方程。式中θ为衍射角，λ为光波波长，k为光谱线级数，当k＝0，θ＝0时，各种波长的光均满足上式，重合在一起形成零级光谱。k不为零时,不同波长的光对应不同的衍射角θ，光谱线便按波长(或衍射角)由小到大展开。如果入射光含有连续波长分布的复色光照射光栅，其一级主级大将是较宽的彩色亮带，从靠近零级主级大的内侧向外，颜色是由紫而最终变红色，称为光栅光谱。其它各级主级大的情况类似，仅零级保持为白色窄条，且对给定光栅常数的光栅，除中央零级明线外，不同波长的同一衍射主级大的位置均不重合，波长越短，衍射角就越小，越靠近中央。而在较高级次处，相邻级的衍射谱线间会出现重叠，级次越高重叠越严重。
本发明通过在斜面上制作闪耀光栅(反射式光栅)，进行光的耦合作用，不但能够进行耦合，理论耦合效率可以达到90％以上，同时还能起到波长选择的作用。
执行步骤111，去除所述三角形的图案，以露出所述反射式平面光栅。
具体地，如图1g所示，在该步骤中去除所述掩膜图案，以露出所述反射式平面光栅。
所述方法还可以进一步包括去除所述半导体衬底以及所述反射式平面光栅表面的氧化物以及毛糙缺陷的步骤，其具体方法可以选用本领域常用的方法，在此不再赘述。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤111之后，还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，首先在半导体衬底中在硅的晶向上的各向异性刻蚀，以形成倾斜角度为54.74°的斜面，然后在在所述斜面上形成有相互间隔的柱形图案，以覆盖所述斜面，并对所述柱形图案进行加热回流，以在所述斜面上形成三角形的图案；最后以所述三角形的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。通过在斜面上制作闪耀光栅(反射式光栅)，进行光的耦合作用，不但能够进行耦合，理论耦合效率可以达到90％以上，同时还能起到波长选择的作用。
图3为本发明一具体实施方式中制备所述半导体器件的工艺流程图，具体包括：
步骤S1：提供半导体衬底，在所述半导体衬底中形成有具有斜面的凹槽；
步骤S2：在所述斜面上形成相互间隔的柱形图案；
步骤S3：对所述柱形图案进行加热回流，以在所述斜面上形成三角形结构的图案；
步骤S4：以所述三角形结构的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。
实施例二
本发明还提供了一种半导体器件，所述半导体器件由实施例一所述方法制备，所述半导体器件包括：
半导体衬底101，其中所述半导体衬底为Si、多晶硅、绝缘体上硅(SOI)、中的一种。在本发明的具体实施方式中所述半导体衬底101优选为Si。
其中所述Si的晶面性质中，100晶面与111晶面的夹角为54.74°，因此在本发明的一具体地实施方式中首先根据该性质刻蚀出深V型槽或者带有54.74°斜面的槽。
所述半导体衬底中形成有具有斜面的凹槽，如图1b所示，在该步骤中利用所述Si的晶面中100晶面与111晶面的夹角为54.74°的性质刻蚀出深V型槽或者带有54.74°斜面的槽，由于在蚀刻过程中的各种工艺变量，导致所述凹槽中斜面的夹角的误差在+1°和-1°左右，因此所得到的所述斜面与水平面之前的夹角为54-56°。
进一步，所述斜面的尺寸为50微米-400微米。
其中所述凹槽的形状如图1b所示，所述凹槽可以为带有54.74°斜面的上宽下窄的凹槽，在该步骤中所述半导体衬底101选用硅，通过湿法蚀刻所述半导体衬底形成所述凹槽。
在所述斜面上形成有反射式平面光栅，具体地，如图1f所示，在该步骤中对斜坡上半导体衬底刻蚀，形成反射式平面光栅(闪耀光栅)结构。
具体地，如图1f和图2所示，所述反射式平面光栅呈锯齿结构，并且若干所述锯齿结构之间等距、等宽，并且若干所述锯齿结构中相对应的面相互平行。
其中，所述反射式平面光栅，可视作是相互平行，等宽，等间距，均匀排列的许多狭缝。如图2所示，如设光栅的缝宽为d，则d称为光栅常数。根据夫琅和费理论，一束平行光垂直地入射到平面反射光栅上，经各缝衍射后向各方向传播。衍射角适合如下条件：
dsinθ＝kλ k＝0，±1，±2，±3…
上式称作平行光垂直入射时的光栅方程。式中θ为衍射角，λ为光波波长，k为光谱线级数，当k＝0，θ＝0时，各种波长的光均满足上式，重合在一起形成零级光谱。k不为零时,不同波长的光对应不同的衍射角θ，光谱线便按波长(或衍射角)由小到大展开。如果入射光含有连续波长分布的复色光照射光栅，其一级主级大将是较宽的彩色亮带，从靠近零级主级大的内侧向外，颜色是由紫而最终变红色，称为光栅光谱。其它各级主级大的情况类似，仅零级保持为白色窄条，且对给定光栅常数的光栅，除中央零级明线外，不同波长的同一衍射主级大的位置均不重合，波长越短，衍射角就越小，越靠近中央。而在较高级次处，相邻级的衍射谱线间会出现重叠，级次越高重叠越严重。
本发明通过在斜面上制作闪耀光栅(反射式光栅)，进行光的耦合作用，不但能够进行耦合，理论耦合效率可以达到90％以上，同时还能起到波长选择的作用。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底中形成有具有斜面的凹槽；
步骤S2：在所述斜面上形成相互间隔的柱形图案；
步骤S3：对所述柱形图案进行加热回流，以在所述斜面上形成三角形结构的图案；
步骤S4：以所述三角形结构的图案为掩膜蚀刻所述斜面，以在所述斜面上形成反射式平面光栅。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述三角形结构的图案为非对称的三角形结构图案。
3.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：在所述半导体衬底上形成具有开口的硬掩膜层；
步骤S12：以所述硬掩膜层为掩膜选用TMAH或NaOH对所述半导体衬底进行各向异性刻蚀，以形成上宽下窄的凹槽，其中，所述斜面与水平面之间的夹角为54.74°；
步骤S13：去除所述硬掩膜层。
4.根据权利要求1所述的方法，其特征在于，所述斜面的尺寸为50微米-400微米。
5.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述半导体衬底以及所述凹槽的表面沉积光刻胶层，以覆盖所述半导体衬底以及所述凹槽；
步骤S22：图案化至少一个所述斜面上的所述光刻胶层，以在所述斜面上形成所述柱形图案。
6.根据权利要求5所述的方法，其特征在于，在所述步骤S3中，所述三角形结构的图案中突出的顶角的角度为60-120°。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述加热回流的温度为150-210℃，时间为1分钟-20分钟。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S4之后，所述方法还进一步包括：
步骤S5：去除所述三角形结构的图案，以露出所述反射式平面光栅；
步骤S6：去除所述半导体衬底以及所述反射式平面光栅表面的氧化物以及毛糙缺陷。
9.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述反射式平面光栅呈锯齿结构，并且若干所述锯齿结构之间等距、等宽，并且若干所述锯齿结构中相对应的面相互平行。
10.一种基于权利要求1至9之一所述的方法制备得到的半导体器件。
11.一种电子装置，包括权利要求10所述的半导体器件。
CN201510670146.1A 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置 Active CN106571288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510670146.1A CN106571288B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510670146.1A CN106571288B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106571288A CN106571288A (zh) 2017-04-19
CN106571288B true CN106571288B (zh) 2020-05-12

Family

ID=58508320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510670146.1A Active CN106571288B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106571288B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109507775A (zh) * 2018-12-18 2019-03-22 濮阳光电产业技术研究院 有源光缆用带闪耀光栅的硅基光纤固定槽及其制作方法
CN115259679B (zh) * 2022-07-26 2024-02-27 Oppo广东移动通信有限公司 基板的蚀刻方法、壳体组件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194425A (ja) * 1992-12-22 1994-07-15 Dainippon Screen Mfg Co Ltd 半導体ウエハの非接触電気測定用センサおよびその製造方法
CN101814700A (zh) * 2009-02-24 2010-08-25 索尼公司 发光装置及其制造方法
CN102280537A (zh) * 2011-08-09 2011-12-14 华中科技大学 一种led漫反射杯的制备方法
CN104752192A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种在半导体衬底表面制作斜面的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537995B1 (ko) * 2004-04-27 2005-12-20 한국생산기술연구원 그레이팅이 형성된 마이크로 렌즈 제조 방법
CN102565905A (zh) * 2012-02-16 2012-07-11 苏州大学 凸面双闪耀光栅的制备方法
CN103901520B (zh) * 2014-04-23 2016-07-06 中国科学技术大学 一种顶角90°三角形槽阶梯光栅的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194425A (ja) * 1992-12-22 1994-07-15 Dainippon Screen Mfg Co Ltd 半導体ウエハの非接触電気測定用センサおよびその製造方法
CN101814700A (zh) * 2009-02-24 2010-08-25 索尼公司 发光装置及其制造方法
CN102280537A (zh) * 2011-08-09 2011-12-14 华中科技大学 一种led漫反射杯的制备方法
CN104752192A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种在半导体衬底表面制作斜面的方法

Also Published As

Publication number Publication date
CN106571288A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
US10514504B2 (en) Waveguide formation using CMOS fabrication techniques
TWI708083B (zh) 混合光柵耦合器
US9484482B2 (en) Efficient optical (light) coupling
US20130279845A1 (en) Fabrication of planar light-wave circuits (plcs) for optical i/o
TWI715973B (zh) 具有多重配置的光柵耦合器與其製作方法
CN107667306A (zh) 用于光子器件的垂直输出耦合器
US10061079B2 (en) Method of making a metal grating in a waveguide and device formed
US9484386B2 (en) Diffraction grating with multiple periodic widths
CN106571288B (zh) 一种半导体器件及其制备方法、电子装置
KR102163885B1 (ko) 전계흡수 광변조 소자 및 그 제조 방법
CN103477254B (zh) 通过结晶湿法蚀刻制备的片上衍射光栅
TW201703270A (zh) 半導體裝置及其製造方法
CN110323181A (zh) 一种半导体器件的制造方法
US9377582B2 (en) Substrate, related device, and related manufacturing method
JP2022510466A (ja) 光結合構造、システム及び光結合構造の製造方法
KR102561100B1 (ko) 메타 표면을 이용한 푸리에 변환 간섭계
CN111596473B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US9709748B2 (en) Frontside coupled waveguide with backside optical connection using a curved spacer
US10241269B1 (en) Grating couplers with multiple configurations
US10746907B2 (en) Grating couplers with cladding layer(s)
US10746925B2 (en) Silicon nitride grating couplers
US8767299B2 (en) Embedded vertical optical grating for heterogeneous integration
US9633882B2 (en) Integrated circuits with alignment marks and methods of producing the same
WO2019212414A1 (en) Subwavelength grating coupler for mid-infrared silicon photonics integration
US9105590B2 (en) Semiconductor structure having material layers which are level with each other and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant