CN106533499A - 脉冲干扰消除装置及脉冲干扰消除方法 - Google Patents
脉冲干扰消除装置及脉冲干扰消除方法 Download PDFInfo
- Publication number
- CN106533499A CN106533499A CN201510569451.1A CN201510569451A CN106533499A CN 106533499 A CN106533499 A CN 106533499A CN 201510569451 A CN201510569451 A CN 201510569451A CN 106533499 A CN106533499 A CN 106533499A
- Authority
- CN
- China
- Prior art keywords
- impulse disturbances
- threshold value
- error rate
- input signal
- conditioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种脉冲干扰消除装置及脉冲干扰消除方法,其中包含一脉冲干扰检测单元、一脉冲干扰消除单元与一控制单元。该脉冲干扰检测单元根据一预设条件检测一输入信号中是否存在脉冲干扰,并于检测到该输入信号符合该预设条件时产生一脉冲干扰消除请求。回应于该脉冲干扰消除请求,该脉冲干扰消除单元对该输入信号施以一脉冲干扰消除程序,以产生一输出信号。该控制单元根据相关于该输出信号的一输出信号品质指标,选择性地调整用以检测脉冲干扰是否存在的该预设条件。
Description
技术领域
本发明与消除脉冲干扰(impulse interference)的技术相关。
背景技术
随着通信技术的进步,数位电视广播的发展也渐趋成熟。数位电视信号除了可经由基地台或人造卫星外,也可透过电缆线路传送,其中,数位视讯电缆广播(digitalvideo broadcasting–cable,DVB-C)便是目前被广泛采用的标准之一。就DVB-C系统而言,信号传递过程中常见的外部干扰包含脉冲干扰、相邻频道干扰(adjacentchannel interference)以及共同频道干扰(co-channel interference)。DVB-C接收端必须尽可能消除这些干扰对信号内容的影响,始能正确解读输入信号。
图1呈现一个典型的脉冲干扰消除装置。如图一所示,脉冲干扰消除装置100包含脉冲干扰检测电路12和脉冲干扰消除电路14。脉冲干扰检测电路12负责检测一输入信号Sin中是否存在脉冲干扰,并仅于检测到该输入信号Sin存在脉冲干扰时产生一脉冲干扰消除请求Re。脉冲干扰消除电路14则根据是否收到一脉冲干扰消除请求Re,来决定是否对该输入信号Sin施以一脉冲干扰消除程序,以产生一输出信号Sout。更明确的说,仅当脉冲干扰消除电路14收到脉冲干扰消除请求Re时,脉冲干扰消除电路14才会对该输入信号Sin施以一脉冲干扰消除程序,因此脉冲干扰消除电路14的输出信号Sout与输入信号Sin不同。另一方面,当脉冲干扰消除电路14未收到脉冲干扰消除请求Re时,脉冲干扰消除电路14便不会对该输入信号Sin施以该脉冲干扰消除程序,因此脉冲干扰消除电路14的输出信号Sout便会与输入信号Sin相同。
然而,除了脉冲干扰,输入信号Sin中还可能会同时出现相邻频道干扰或共同频道干扰,而混杂了多种干扰的输入信号Sin有时会造成脉冲干扰检测电路12的误判,将非脉冲干扰视为脉冲干扰,进而导致脉冲干扰消除电路14误对输入信号Sin施以一脉冲干扰消除程序。
误触发脉冲干扰消除电路14有可能对脉冲干扰消除装置100的所属系统的其他效能造成负面影响。举例而言,脉冲干扰检测电路12与脉冲干扰消除电路14可设置于一信号接收端,脉冲干扰消除电路14可为一里德所罗门(Reed–Solomon)解码器。信号接收端的输入信号Sin可包含多个封包,一封包可包含多个符号(symbol),该封包的多个符号中可能包含了一或多个已知位置错误符号及/或一或多个未知位置错误符号。脉冲干扰检测电路12可将其所检测到输入信号Sin中的脉冲干扰的位置告知里德所罗门解码器,而出现于其位置的符号可被视为一已知位置错误符号,里德所罗门解码器可据以更正封包中的已知位置错误符号以及其他未知位置错误符号以解码该封包。然而里德所罗门解码器的错误更正能力是有限的,更详细地说,若一封包中的已知位置错误符号数量愈多,里德所罗门解码器能够更正的未知位置错误符号数量则愈少。若该封包中的未知位置错误符号数量超过里德所罗门解码器能够更正的未知位置错误符号数量,则该封包便无法被解码完成而成为一错误封包。由此可知,若脉冲干扰检测电路12将非脉冲干扰误判为脉冲干扰,且该非脉冲干扰实际上并不会造成干扰出现位置的符号发生错误时,则被误判的非脉冲干扰会占用里德所罗门解码器原本可用于更正未知位置错误符号的错误更正能力,因而导致输出信号的封包错误率上升。
发明内容
为解决上述问题,本发明提出一种新的脉冲干扰消除装置及脉冲干扰消除方法。藉由适性调整脉冲干扰检测电路所采用的预设条件,根据本发明的装置及方法能够有效减少脉冲干扰消除电路被相邻频道干扰或共同频道干扰误触发的机率。须说明的是,本发明的概念不仅可应用在DVB-C接收系统,亦适用于其他需要消除脉冲干扰的信号接收系统。
根据本发明的一具体实施例为一种脉冲干扰消除装置,其中包含一脉冲干扰检测单元、一脉冲干扰消除单元与一控制单元。该脉冲干扰检测单元根据一预设条件检测一输入信号中是否存在脉冲干扰,并于检测到该输入信号符合该预设条件时产生一脉冲干扰消除请求。回应于该脉冲干扰消除请求,该脉冲干扰消除单元对该输入信号施以一脉冲干扰消除程序,以产生一输出信号。根据相关于该输出信号的一输出信号品质指标,该控制单元选择性地调整用以检测脉冲干扰是否存在的该预设条件。
根据本发明的另一具体实施例为一种脉冲干扰消除方法。首先,根据一预设条件,一输入信号被检测其中是否存在脉冲干扰。检测到该输入信号符合该预设条件时,一脉冲干扰消除请求被产生。回应于该脉冲干扰消除请求,该输入信号被施以一脉冲干扰消除程序,以产生一输出信号。根据相关于该输出信号的一输出信号品质指标,前述预设条件被选择性地调整。
关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。
附图说明
图1呈现一个典型的脉冲干扰消除装置。
图2呈现本发明一脉冲干扰消除装置的一范例。
图3呈现根据本发明的脉冲干扰检测单元的一种详细范例。
图4呈现根据本发明的控制单元的一种详细范例。
图5呈现根据本发明的控制单元的另一种详细范例。
图6为本发明脉冲干扰消除方法的一范例的流程图。
100:脉冲干扰消除装置 12:脉冲干扰检测电路
14:脉冲干扰消除电路 200:脉冲干扰消除装置
22:脉冲干扰检测单元 24:脉冲干扰消除单元
26:控制单元 22A:脉冲检测模块
22B:信号强度检测模块 22C:脉冲判断模块
26A:错误率计算模块 26B:错误率比较模块
26C:调整模块 26D:错误率计算模块
26E:错误率比较模块 26F:数值比较模块
26G:调整模块 S61~S64:流程步骤
Sin:输入信号 Sout:输出信号
Re:脉冲干扰消除请求 Io:输出信号资讯
Sa:调整信号 Ii:脉冲位置资讯
Ri:脉冲检测结果 Rs:信号强度检测结果
PER:封包错误率 R1:第一封包错误率比较结果
R2:第二封包错误率比较结果 R3:数值比较结果
M1:第一数值 M2:第二数值
须说明的是,本发明的附图包含呈现多种彼此关联的功能性模块的功能方块图。这些图式并非细部电路图,且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外,个别元件的功能不一定要如图式中绘示的方式分配,且分散式的区块不一定要以分散式的电子元件实现。
具体实施方式
图2呈现本发明一脉冲干扰消除装置200的一范例。脉冲干扰消除装置200包含一脉冲干扰检测单元22、一脉冲干扰消除单元24与一控制单元26。
一范例中,脉冲干扰消除装置200可设置于一信号接收端中,脉冲干扰检测单元22根据一预设条件检测信号接收端接收到的一输入信号Sin中是否存在脉冲干扰,并于检测到输入信号Sin符合该预设条件时产生一脉冲干扰消除请求Re。在一范例中,预设条件包含输入信号Sin的波形是否出现一脉冲特征以及输入信号Sin的信号强度是否高于一强度门槛值。举例来说,请参阅图3,图3呈现脉冲干扰检测单元22的一种详细范例。脉冲干扰检测单元22包含一脉冲检测模块22A、一信号强度检测模块22B与一脉冲判断模块22C。一输入信号Sin被分别提供至脉冲检测模块22A与信号强度检测模块22B。脉冲检测模块22A根据输入信号Sin产生一脉冲检测结果Ri,脉冲检测结果Ri用以指出输入信号Sin的波形是否出现一脉冲特征,例如:在短时间内有急遽升降的异常电压脉波)。信号强度检测模块22B则根据输入信号Sin产生一信号强度检测结果Rs,信号强度检测结果Rs用以指出输入信号Sin的信号强度是否高于一强度门槛值。脉冲判断模块22C则根据脉冲检测结果Ri与信号强度检测结果Rs判断输入信号Sin中是否存在脉冲干扰。当脉冲判断模块22C根据脉冲检测结果Ri与信号强度检测结果Rs判断出输入信号Sin的波形出现脉冲特征,且与该脉冲特征出现时间大致相同时间的信号强度高于该强度门槛值,脉冲判断模块22C便会判定输入信号Sin符合预设条件而产生一脉冲干扰消除请求Re。须说明的是,脉冲检测模块22A的输入信号Sin的波形是否出现一脉冲特征的判定,与信号强度检测模块22B的强度门槛值可根据模拟结果或实务经验来决定。
回应于脉冲干扰消除请求Re,脉冲干扰消除单元24会对输入信号Sin施以一脉冲干扰消除程序,以产生一输出信号Sout。举例而言,脉冲干扰消除单元24可为一里德所罗门解码器,而脉冲干扰消除程序可为一里德所罗门错误更正程序。更明确地说,该里德所罗门解码器可自脉冲判断模块22C取得一脉冲位置资讯Ii,脉冲资讯位置Ii用以指出输入信号Sin中出现脉冲特征且信号强度高于强度门槛值的波形所对应的符号(symbol)。脉冲干扰消除单元24可根据脉冲位置资讯Ii将这些符号视为已知位置错误符号,并据此对输入信号Sin进行里德所罗门错误更正程序,以产生输出信号Sout。换句话说,脉冲干扰消除单元24收到脉冲干扰消除请求Re后,其输出信号Sout为经过该里德所罗门错误更正程序后的输入信号Sin。
脉冲干扰检测单元22也可以将脉冲干扰消除请求Re传送给控制单元26。回应于脉冲干扰消除请求Re,控制单元26会根据脉冲干扰消除单元24所提供的一输出信号资讯Io产生一输出信号品质指标,并根据输出输出信号品质指标选择性地产生一调整信号Sa,以调整脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件。实务上,控制单元26可以在收到脉冲干扰检测单元22的脉冲干扰消除请求Re后才开始产生该输出信号品质指标。在一范例中,输出信号品质指标可为一封包错误率,举例来说,请参阅图4,图4呈现控制单元26的一种详细范例。控制单元26包含一错误率计算模块26A、一错误率比较模块26B与一调整模块26C。脉冲干扰消除单元24例如为一里德所罗门解码器,可提供一输出信号资讯Io给错误率计算模块26A,输出信号资讯Io用以指输出信号Sout中每一个封包是否能被正确解码。在收到脉冲干扰消除请求Re后,错误率计算模块26A开始根据输出信号资讯Io计算输出信号Sout的封包错误率PER,作为该输出信号品质指标,而该封包错误率PER例如可用以指出:七百六十八个封包中有多少个封包,经过里德所罗门错误更正程序后仍然无法被正确解出。由于里德所罗门错误更正程序与封包错误率的产生方式为本发明所属技术领域中具有通常知识者所知,于此不再赘述。错误率比较模块26B根据封包错误率PER与一第一封包错误率门槛值产生一第一封包错误率比较结果R1,第一封包错误率比较结果R1用以指出封包错误率PER是否高于该第一封包错误率门槛值。调整模块26C则根据第一封包错误率比较结果R1产生一调整信号Sa至脉冲干扰检测单元22,来调整脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件。
举例来说,由于封包错误率PER偏高可能是代表目前脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件太低,使脉冲干扰检测电路22太容易被非脉冲干扰误触发,导致脉冲干扰消除单元24能更正的位置未知错误符号的数量减少,进而使得无法被解码完成的错误封包变多。因此,若调整模块26C根据第一封包错误率比较结果R1,得知输出信号Sout的封包错误率PER高于第一错误率门槛值,调整模块26C可产生调整信号Sa至脉冲干扰检测单元22,来提高脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件,例如:提高信号强度检测模块22B的信号强度门槛值,以降低脉冲干扰检测电路22发出脉冲干扰消除请求Re的频率,藉此增加里德所罗门解码器(脉冲干扰消除单元24)能更正的位置未知错误符号的数量,以降低封包错误率PER。
于另一范例中,错误率比较模块26B可进一步比较错误率计算模块26A产生的封包错误率PER与一第二错误率门槛值(低于上述第一错误率门槛值),以产生第二封包错误率比较结果R2。从物理意义上来说,封包错误率PER偏低可能表示目前待更正的位置未知错误符号数量不多,该里德所罗门解码器(脉冲干扰消除单元24)可更正更多的位置已知错误符号。因此,若调整模块26C根据第二封包错误率比较结果R2得知输出信号Sout的封包错误率PER低于第二错误率门槛值,调整模块26C可产生调整信号Sa至脉冲干扰检测单元22,来降低脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件,例如:降低信号强度检测模块22B的信号强度门槛值,以增加脉冲干扰检测电路22发出脉冲干扰消除请求Re的频率,藉此增加里德所罗门解码器(脉冲干扰消除单元24)能更正的位置已知错误符号的数量。实务上,该第一、第二错误率门槛值不以特定数值为限,而是可由电路设计者根据模拟结果或实务经验来决定。
图5呈现控制单元26的另一种详细范例。此范例中的控制单元26包含一错误率计算模块26D、一错误率比较模块26E、一数值比较模块26F与一调整模块26G。在收到脉冲干扰消除请求Re后,错误率计算模块26D开始针对N个时段(N为大于一的整数)为输出信号Sout各自产生一封包错误率PER,也就是总共产生N个封包错误率PER。错误率比较模块26E用以将该N个封包错误率PER分别与一第一错误率门槛值及一第二门槛值相比较,以产生代表高于该第一错误率门槛值的封包错误率PER的个数的一第一数值M1,以及代表低于该第一错误率门槛值的封包错误率PER的个数一第二数值M2(M1、M2均为0到N间的整数),其中该第一错误率门槛值高于该第二错误率门槛值;换句话说,该N个封包错误率PER中有M1个封包错误率PER高于该第一该错误率门槛值,该N个封包错误率PER中有M2个封包错误率PER低于该第二该错误率门槛值。错误率比较模块26E根据其比较结果输出第一数值M1与第二数值M2至数值比较模块26F。接着,数值比较模块26F比较第一数值M1与第二数值M2,以输出一数值比较结果R3至调整模块26G。若根据数值比较结果R3得知该第一数值M1大于该第二数值M2,调整模块26G可产生调整信号Sa至脉冲干扰检测单元22,来提高脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件。相对地,若根据数值比较结果R3得知该第一数值M1小于或等于该第二数值M2,调整模块26G可产生调整信号Sa至脉冲干扰检测单元22,来提高脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件。不同于图4中的控制单元26,图5中的控制单元26可被视为收集多个时段的比较结果后,再决定是否要调整脉冲干扰检测单元22用以检测脉冲干扰是否存在的预设条件。这种做法的好处在于可避免该预设条件被频繁地改变而造成的系统不稳定。
于实际应用中,图2~图5中的控制单元26可利用多种控制和处理平台实现,包含固定式的和可程式化的逻辑电路,例如可程式化逻辑闸阵列、针对特定应用的积体电路、微控制器、微处理器、数位信号处理器。此外,控制单元26亦可被设计为透过执行一存储器(未绘示)中所储存的理器指令来完成其任务。
图6为本发明脉冲干扰消除方法的一范例的流程图。根据上述图2至图5的相关说明,本发明所属技术领域中具有通常知识者应可理解图6中的脉冲干扰消除方法,其细节不再赘述。
藉由以上较佳具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (12)
1.一种脉冲干扰消除装置,包含:
一脉冲干扰检测单元,根据一预设条件检测一输入信号中是否存在脉冲干扰,并于检测到该输入信号符合该预设条件时产生一脉冲干扰消除请求;
一脉冲干扰消除单元,回应于该脉冲干扰消除请求,对该输入信号施以一脉冲干扰消除程序以产生一输出信号;以及
一控制单元,根据相关于该输出信号的一输出信号品质指标,选择性地调整用以检测脉冲干扰是否存在的该预设条件。
2.如权利要求1所述的脉冲干扰消除装置,其特征在于,该脉冲干扰检测单元包含:
一脉冲检测模块,检测该输入信号的波形是否出现一脉冲特征;
一信号强度检测模块,检测该输入信号的信号强度是否高于一强度门槛值;以及
一脉冲判断模块,根据该输入信号的波形出现该脉冲特征且该输入信号的信号强度高于该强度门槛值的检测结果,判定该输入信号符合该预设条件并产生该脉冲干扰消除请求;
且该控制单元根据该输出信号品质指标选择性地调整该信号强度检测模块所采用的该强度门槛值。
3.如权利要求1所述的脉冲干扰消除装置,其特征在于,该脉冲干扰消除单元对该输入信号所施以的该干扰消除消除程序为一里德所罗门错误更正程序。
4.如权利要求1所述的脉冲干扰消除装置,其特征在于,该控制单元包含:
一错误率计算模块,根据一输出信号资讯产生该输出信号的一封包错误率作为该输出信号品质指标。
5.如权利要求4所述的脉冲干扰消除装置,其特征在于,该控制单元包含:
一错误率比较模块,将该封包错误率分别与一第一错误率门槛值及一第二门槛值相比较,该第一错误率门槛值高于该第二错误率门槛值;以及
一调整模块,若该封包错误率高于第一该错误率门槛值,该调整模块提高该脉冲干扰检测单元用以检测脉冲干扰是否存在的该预设条件;若该封包错误率低于该第二错误率门槛值,该调整模块降低该脉冲干扰检测单元用以检测脉冲干扰是否存在的该预设条件。
6.如权利要求4所述的脉冲干扰消除装置,其特征在于,该错误率计算模块针对N个时段为该输出信号各自产生一封包错误率,N为大于一的整数,且该控制单元进一步包含:
一错误率比较模块,将该N个封包错误率分别与一第一错误率门槛值及一第二门槛值相比较,以产生一第一数值M1与一第二数值M2,其中该第一错误率门槛值高于该第二错误率门槛值,M1、M2为范围在0到N间的整数,且该N个封包错误率中有M1个封包错误率高于第一该错误率门槛值、有M2个封包错误率小于该第二错误率门槛值;
一数值比较模块,比较该第一数值M1与该第二数值M2,以产生一数值比较结果;以及
一调整模块,若该数值比较结果指出该第一数值M1大于该第二数值M2,该调整模块提高该脉冲干扰检测单元用以检测脉冲干扰是否存在的该预设条件;若该数值比较结果指出该第一数值M1小于或等于该第二数值M2,该调整模块降低该脉冲干扰检测单元用以检测脉冲干扰是否存在的该预设条件。
7.一种脉冲干扰消除方法,包含:
(a)根据一预设条件检测一输入信号中是否存在脉冲干扰,并于检测到该输入信号符合该预设条件时产生一脉冲干扰消除请求;
(b)回应于该脉冲干扰消除请求,对该输入信号施以一脉冲干扰消除程序,以产生一输出信号;以及
(c)根据相关于该输出信号的一输出信号品质指标,选择性地调整该预设条件。
8.如权利要求7所述的脉冲干扰消除方法,其特征在于,步骤(a)包含:
检测该输入信号的波形是否出现一脉冲特征;
检测该输入信号的信号强度是否高于一强度门槛值;以及
根据该输入信号的波形出现该脉冲特征且该输入信号的信号强度高于该强度门槛值的检测结果,判定该输入信号符合该预设条件;
且步骤(c)包含:
根据该输出信号品质指标选择性地调整该强度门槛值。
9.如权利要求7所述的脉冲干扰消除方法,其特征在于,步骤(b)对该输入信号所施以的该干扰消除消除程序为一里德所罗门错误更正程序。
10.如权利要求7所述的脉冲干扰消除方法,其特征在于,该输出信号品质指标包含该输出信号的一封包错误率。
11.如权利要求10所述的脉冲干扰消除方法,其特征在于,步骤(c)包含:
将该封包错误率分别与一第一错误率门槛值及一第二门槛值相比较,该第一错误率门槛值高于该第二错误率门槛值;
若该封包错误率高于第一该错误率门槛值,提高用以检测脉冲干扰是否存在的该预设条件;以及
若该封包错误率低于该第二错误率门槛值,降低用以检测脉冲干扰是否存在的该预设条件。
12.如权利要求10所述的脉冲干扰消除方法,其特征在于,步骤(c)包含针对N个时段为该输出信号各自产生一封包错误率,N为大于一的整数;步骤(c)包含:
将该N个封包错误率分别与一第一错误率门槛值及一第二门槛值相比较,以产生一第一数值M1与一第二数值M2,其中该第一错误率门槛值高于该第二错误率门槛值,M1、M2为范围在0到N间的整数,且该N个封包错误率中有M1个封包错误率高于第一该错误率门槛值、有M2个封包错误率小于该第二错误率门槛值;
比较该第一数值M1与该第二数值M2;
根据该第一数值M1大于该第二数值M2的比较结果,提高用以检测脉冲干扰是否存在的该预设条件;以及
根据该第一数值M1小于或等于该第二数值M2的比较结果,降低用以检测脉冲干扰是否存在的该预设条件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510569451.1A CN106533499A (zh) | 2015-09-09 | 2015-09-09 | 脉冲干扰消除装置及脉冲干扰消除方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510569451.1A CN106533499A (zh) | 2015-09-09 | 2015-09-09 | 脉冲干扰消除装置及脉冲干扰消除方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106533499A true CN106533499A (zh) | 2017-03-22 |
Family
ID=58345669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510569451.1A Pending CN106533499A (zh) | 2015-09-09 | 2015-09-09 | 脉冲干扰消除装置及脉冲干扰消除方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106533499A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI646842B (zh) * | 2017-09-11 | 2019-01-01 | 晨星半導體股份有限公司 | 應用於顯示裝置的電路及相關的訊號處理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008023201A1 (en) * | 2006-08-24 | 2008-02-28 | Mstar Semiconductor, Inc. | Interference cancellation receiver and method |
CN101500178A (zh) * | 2008-01-29 | 2009-08-05 | 奇景光电股份有限公司 | 用来处理通过通信系统所传送的信号的装置及其相关方法 |
CN102420592A (zh) * | 2011-11-28 | 2012-04-18 | 浙江网新技术有限公司 | 基于高铁传感器环境的短时脉冲干扰消除装置及实现方法 |
-
2015
- 2015-09-09 CN CN201510569451.1A patent/CN106533499A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008023201A1 (en) * | 2006-08-24 | 2008-02-28 | Mstar Semiconductor, Inc. | Interference cancellation receiver and method |
CN101500178A (zh) * | 2008-01-29 | 2009-08-05 | 奇景光电股份有限公司 | 用来处理通过通信系统所传送的信号的装置及其相关方法 |
CN102420592A (zh) * | 2011-11-28 | 2012-04-18 | 浙江网新技术有限公司 | 基于高铁传感器环境的短时脉冲干扰消除装置及实现方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI646842B (zh) * | 2017-09-11 | 2019-01-01 | 晨星半導體股份有限公司 | 應用於顯示裝置的電路及相關的訊號處理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3954097B1 (en) | Sampler offset calibration during operation | |
KR102409883B1 (ko) | 눈 스코프 측정치의 판정 피드백 등화 보정 | |
US7098960B2 (en) | Data slicer, data slicing method, and amplitude evaluation value setting method | |
US10063305B2 (en) | Communications link performance analyzer that accommodates forward error correction | |
US6125265A (en) | Portable telephone device | |
JPH04506731A (ja) | ビット誤り率検出 | |
US20110013689A1 (en) | Digital signal receiver | |
CN102932295A (zh) | 数据接收器 | |
US20020191719A1 (en) | Differential signal-delaying apparatus, receiver employing the apparatus, and communication system | |
US9059825B2 (en) | Receiver, system including the same, and calibration method thereof | |
US7835474B2 (en) | System and method for improved noise immunity in impulse and radar communications systems | |
US7263122B2 (en) | Receiver based decision feedback equalization circuitry and techniques | |
CN106533499A (zh) | 脉冲干扰消除装置及脉冲干扰消除方法 | |
US7136442B2 (en) | Receiving circuit receiving message signals | |
US4922493A (en) | Error detection and correction circuit | |
CN109981120B (zh) | 通信系统中的信号接收装置及其信号处理方法 | |
JP3486186B1 (ja) | 受信データ再生装置 | |
CN116724302A (zh) | 利用固有的半速率操作的c-phy数据触发的边沿生成 | |
GB2371187A (en) | Signal slicing circuit with variable threshold levels | |
US10090937B2 (en) | Apparatus and method for eliminating impulse interference | |
CN112821988B (zh) | 一种畸变信号矫正方法、装置及存储介质 | |
US9020012B1 (en) | Oversampled receiver for transition encoded signaling | |
US11914599B2 (en) | Machine learning intermittent data dropout mitigation | |
US8064509B1 (en) | Adaptive equalization based on signal overshoot | |
CN108289012B (zh) | 基于相关特征的bit纠错通信解码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20190910 |