CN106533431A - 一种低能耗金属基逻辑电路 - Google Patents

一种低能耗金属基逻辑电路 Download PDF

Info

Publication number
CN106533431A
CN106533431A CN201610954313.XA CN201610954313A CN106533431A CN 106533431 A CN106533431 A CN 106533431A CN 201610954313 A CN201610954313 A CN 201610954313A CN 106533431 A CN106533431 A CN 106533431A
Authority
CN
China
Prior art keywords
magnetic
gate
constriction
input
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610954313.XA
Other languages
English (en)
Inventor
徐永兵
刘文卿
杨龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201610954313.XA priority Critical patent/CN106533431A/zh
Publication of CN106533431A publication Critical patent/CN106533431A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Abstract

一种低能耗金属基逻辑电路，磁性材料构成“与”逻辑门或者“或”逻辑门，磁性材料具有三种不同宽度的颈缩即磁颈缩，以采用电流提供逻辑运算的控制，形成“与”逻辑门或者“或”逻辑门；所述的逻辑门为三接线端装置，由两根带有磁颈缩的输入纳米线组成，所述两根带有磁颈缩的输入纳米线在接头区会聚形成带有磁颈缩的一根输出纳米线。

Description

一种低能耗金属基逻辑电路
技术领域
本发明总体涉及微电子，更具体地，涉及基于磁性非晶合金金属纳米线的与/或逻辑门的设计。磁性材料为软磁非晶合金如Fe80B20合金，以减少临界电流。
背景技术
逻辑门对一个或多个逻辑输入进行逻辑运算并产生单独逻辑输出。表1和表2分别示出了逻辑或和逻辑与门的真值表。一般地，“1”表示在装置的两端之间有电位差，而“0”则表示没有电位差。
输入1 输入2 输出
0(10) 0(11) 0(12)
1(13) 0(14) 1(15)
0(16) 1(17) 1(18)
1(19) 1(20) 1(21)
表1逻辑或门
输入1 输入2 输出
0(24) 0(25) 0(26)
1(27) 0(28) 0(29)
0(30) 1(31) 0(32)
1(33) 1(34) 1(35)
表2逻辑与门
由于逻辑门对于所有的电子产品来说都是不可缺少的，因此尤为重要。然而，常规的逻辑门受温度的影响很大，且尺寸大是其另一缺点。相比常规的逻辑门，基于电流引起的畴壁移动的磁逻辑门在许多方面非常优异，最明显的是在尺寸方面。后者由畴壁宽度确定的尺寸可小至20纳米。这意味着整个系统相比由常规逻辑门构建的系统小很多。低能耗高效率是另一优点，其中电阻降低显著且具有瞬时性。通过引入此种逻辑门，还可以降低成本。此外，自旋方向的对准独立于温度的变化，从而使得所述磁逻辑门比常规基于半导体的装置更稳定。
磁化被定义为磁性材料中单位体积的磁矩量。铁磁金属的磁矩和的净值为自旋向上和自旋向下电子数目的差值。由于相互交换作用，所述自旋在铁磁材料中平行排列。在畴内的自旋会完全平行排列。畴壁为使磁畴分开的区域。畴壁的厚度取决于材料的各向异性，但平均横跨约100-150个原子。
用电流而不是用磁场直接控制磁化是自旋电子学领域最近的进展之一。这种电流控制的磁性转换已经被探索过，以研究畴壁移动和畴壁电阻，其中电阻的变化在弹道区可达到100％((Lepadatu,S.,Xu,Y.B,Phys.Rev.Lett.92,127201(2004)和Krivorotov,I.N.等,Science 307,228-231(2005))。它们还被用于开发自旋扭矩纳米振荡器(Mancoff,F.B.,Rizzo,N.D.,Engel,B.N.,Tehrani,S,Nature 437,393-395(2005)和磁二极管(Tulapurkar,A.A.et al.Spin-torque diode effect in magnetic tunnel junctionsNature 438,339-342(2005))。在另一方面，在纳米制造方面的进展已经允许我们就各种应用(包括采用磁随机存取存储器进行数据存储和处理，以及采用自旋二极管和磁逻辑门的未来的电子装置)在纳米级别上设计磁体的尺寸和形状。磁逻辑运算通过铁磁纳米线中的畴壁传播进行，从而导致反磁化。至今，这种在磁逻辑内的畴壁传播都是由外部施加的磁场引起(Allwood,D.A.et al.Magnetic domain-wall logic Science 309,1688-1692(2005))，这阻止采用电压和电流来控制逻辑运算。一个潜在的替代是畴壁的电流引起的拖拉，其不依赖于产生的磁场。
发明内容
本发明目的是，提出一种低能耗金属基逻辑电路、运行及制备，基于磁性非晶合金金属纳米线的与/或(与或或)逻辑门的设计。磁性非晶合金金属纳米线具有不同宽度的互连纳米结构的磁与/或逻辑电路的设计，其允许采用电流和电压来控制逻辑与/或的运算。
本发明技术方案：一种低能耗金属基逻辑电路，磁性材料构成“与”逻辑门或者“或”逻辑门，磁性材料具有三种不同宽度(A和B和C)的颈缩即磁颈缩，以采用电流提供逻辑运算的控制，形成“与”逻辑门或者“或”逻辑门；所述的逻辑门为三接线端装置，由两根带有磁颈缩(A和B)的输入纳米线组成，所述两根带有磁颈缩的输入纳米线在接头区会聚形成带有磁颈缩(C)的一根输出纳米线。
所述的磁性材料为软磁非晶合金Fe80B20。
所述的逻辑门中的“或”逻辑门的“或”功能，输入线的磁颈缩宽度大于输出线的磁颈缩宽度。
所述的逻辑门中所述的“和”逻辑门的“和”功能，输入颈缩的宽度、临界电流分别小于输出颈缩的宽度、临界电压。
所述的逻辑门，所述每根输入输出纳米线线与其他线平行，在输出和输入的过渡部分包括两根弯曲形状线(3)，每根弯曲形状线包括1/2的向下抛物线状的线和1/2的向上抛物线状的线。两个具有相同尺寸的方形垫(1)连接至输入臂的左端，且输出臂的右端加工成尖锐状。
所述的逻辑门输入和输出间采用电流引导的畴壁移动，畴壁捕获以及畴壁电阻改变的组合；畴壁被所述颈缩捕获，并且其电阻相比其中没有畴壁捕获时大很多；所述的逻辑门，随后通过较所述磁颈缩的临界电流大的电流，畴壁将沿所述电流方向传播，从而发生电阻降低。
“1”表示在磁颈缩的两端之间的较低电压，而“0”则表示在磁颈缩的两端之间的较高电压。
本发明器件的制备：两个输入线和一输出线A、B、C部分采用电子束刻蚀；触点层采用光刻法；软磁非晶合金用真空溅射的方法制备。所述逻辑门，其中所述磁性材料输入输出线为软磁非晶合金Fe80B20合金(第一级)，20nm厚，以及Au封盖层，2nm厚。触点采用第二级制成，所采用的材料和方法与第一级相同。第三级光刻用于限定出位于触点中心上的电测量垫(方格阴影)。随后为A1的热蒸发，150nm厚，Au封盖层，20nm厚。
有益效果，本发明基于磁性非晶合金金属纳米线的与/或(与或或)逻辑门的设计。磁性非晶合金金属纳米线具有不同宽度的互连纳米结构的磁与/或逻辑电路的设计，其允许采用电流和电压来控制逻辑与/或的运算。
附图说明
图1为基于电流引导畴壁移动的和/或逻辑门设计的示意图。
图2为其上标识有两个输入和一个输出参数的图。
图3示出一种“或”逻辑门的对应三颈缩A、B、C之间的比较。其中A、B是输入线颈缩、C是输出线颈缩。他们的颈缩宽度不一样。
图4示出采用电流的“或”逻辑门的运算。
图5示出一种“或””逻辑门的对应三颈缩A、B、C之间的比较。其中A、B是输入线颈缩、C是输出线颈缩。他们的颈缩宽度不一样。
图6示出采用电流的“和”逻辑门的运算，V1、V2、V3为输入线颈缩及输出线颈缩的电压。25-35为“和”逻辑门逻辑函数的波形图表示；I1、I2、I3均为电流。
具体实施方式
如图3所示，如果所述输入线的每一颈缩捕获了一畴壁，两输入门的逻辑功能可通过畴壁的移动来实现。“1”表示在颈缩的两端之间的较低电压，而“0”则表示较高电压。为实现“或”功能，所述输入颈缩的临界电流必须大于所述输出颈缩的临界电流，这意味着输入线(6和7)的颈缩宽度必须大于输出线(8和9)的颈缩宽度。为实现“和”功能，所述两个输入颈缩(6和7)的宽度必须小于所述输出线颈缩(22和23)的宽度。此外，输入线颈缩宽度(6和7)的总和必须大于输出颈缩宽度(22和23)。
参照图3、5，两个输入线和一输出线A、B、C部分采用电子束刻蚀(第一级)，电极层采用光刻法。两个输入线及输出线都限定有长2μm的颈缩。所述测量垫限定为具有4μm的宽度和4μm的长度。所述磁性材料输入输出线及输出线为软磁非晶合金Fe80B20合金，用真空溅射的方法制备，20nm厚，以及Au封盖层，2nm厚。Fe80B20合金的矫顽力很低，远小于FeNi合金,这样可以减少临界电流。触点采用第二级制成，所采用的材料和方法与第一级相同。第三级光刻用于限定出位于触点中心上的电测量垫(方格阴影)。随后为A1的热蒸发，150nm厚，Au封盖层，20nm厚。

Claims (10)

1.一种低能耗金属基逻辑电路，其特征是磁性材料构成“与”逻辑门或者“或”逻辑门，磁性材料具有三种不同宽度的颈缩即磁颈缩，以采用电流提供逻辑运算的控制，形成“与”逻辑门或者“或”逻辑门；所述的逻辑门为三接线端装置，由两根带有磁颈缩的输入纳米线组成，所述两根带有磁颈缩的输入纳米线在接头区会聚形成带有磁颈缩的一根输出纳米线。
2.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的磁性材料为软磁非晶合金如Fe80B20。
3.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的逻辑门中的“或”逻辑门的“或”功能，输入线的磁颈缩宽度大于输出线的磁颈缩宽度。
4.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的逻辑门中所述的“和”逻辑门的“和”功能，输入颈缩的宽度、临界电流分别小于输出颈缩的宽度、临界电压。
5.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的逻辑门，其特征在于，所述每根输入输出纳米线线与其他线平行，在输出和输入的过渡部分包括两根弯曲形状线，每根弯曲形状线包括1/2的向下抛物线状的线和1/2的向上抛物线状的线。
6.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的逻辑门输入和输出间采用电流引导的畴壁移动，畴壁捕获以及畴壁电阻改变的组合；畴壁被所述颈缩捕获，并且其电阻相比其中没有畴壁捕获时大很多；所述的逻辑门，通过的电流较所述磁颈缩的临界电流大，畴壁将沿所述电流方向传播，从而发生电阻降低。
7.根据权利要求1所述的低能耗金属基逻辑电路，其特征是所述的逻辑门，所述逻辑门包括输入磁颈缩和输出磁颈缩，“1”表示在磁颈缩的两端之间的较低电压，而“0”则表示在磁颈缩的两端之间的较高电压。
8.根据权利要求1所述的低能耗金属基逻辑电路，其特征是器件的与/或门中的每根纳米线与其它线平行，在输出和输入的过渡部分可以包括两根弯曲形状线(3)，每一根所述弯曲形状线包括1/2的向下抛物线状的线和1/2的向上抛物线状的线。两个具有相同尺寸的方形垫(1)连接至输入臂的左端，且输出臂的右端加工成尖锐状。
9.根据权利要求1-8之一所述的低能耗金属基逻辑电路的制备方法，其特征是两个输入线和一输出线A、B、C部分采用电子束刻蚀；触点层采用光刻法；软磁非晶合金用真空溅射的方法制备。
10.根据权利要求9所述的制备方法，其特征是所述逻辑门，其中所述磁性材料输入输出线为软磁非晶合金Fe80B20合金(第一级)，20nm厚，以及Au封盖层，2nm厚。触点采用第二级制成，所采用的材料和方法与第一级相同。第三级光刻用于限定出位于触点中心上的电测量垫(方格阴影)。随后为A1的热蒸发，150nm厚，Au封盖层，20nm厚。
CN201610954313.XA 2016-11-03 2016-11-03 一种低能耗金属基逻辑电路 Pending CN106533431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610954313.XA CN106533431A (zh) 2016-11-03 2016-11-03 一种低能耗金属基逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610954313.XA CN106533431A (zh) 2016-11-03 2016-11-03 一种低能耗金属基逻辑电路

Publications (1)

Publication Number Publication Date
CN106533431A true CN106533431A (zh) 2017-03-22

Family

ID=58325397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610954313.XA Pending CN106533431A (zh) 2016-11-03 2016-11-03 一种低能耗金属基逻辑电路

Country Status (1)

Country Link
CN (1) CN106533431A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080243972A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation High density planar magnetic domain wall memory apparatus and method of forming the same
CN102969105A (zh) * 2011-08-31 2013-03-13 株式会社东芝 磁性材料、磁性材料的制造方法及感应器元件
CN104766621A (zh) * 2015-04-20 2015-07-08 北京航空航天大学 一种新型的基于应力控制的磁性逻辑器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080243972A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation High density planar magnetic domain wall memory apparatus and method of forming the same
CN102969105A (zh) * 2011-08-31 2013-03-13 株式会社东芝 磁性材料、磁性材料的制造方法及感应器元件
CN104766621A (zh) * 2015-04-20 2015-07-08 北京航空航天大学 一种新型的基于应力控制的磁性逻辑器件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A. DING，Y. B. XU: "Current Controlled Magnetic AND/OR Logic Circuit", 《IEEE》 *
张骥华: "《功能材料及其应用》", 31 January 2009, 机械工业出版社 *
李廷希等: "《功能材料导论》", 31 July 2011, 中南大学出版社 *
马毅龙等: "《现代化学功能材料及其应用研究》", 30 November 2014, 中国水利水电出版社 *

Similar Documents

Publication Publication Date Title
Prychynenko et al. Magnetic skyrmion as a nonlinear resistive element: a potential building block for reservoir computing
Pfeffer et al. Logical stochastic resonance with a coulomb-coupled quantum-dot rectifier
CN107846215A (zh) 一种基于磁性斯格明子的可重构逻辑器件
CN106877858A (zh) 一种基于磁性斯格明子的逻辑门电路
CN103595399B (zh) 一种基于cnfet的三值或非门
CN103618542A (zh) 一种基于cnfet的三值反相器
CN103595400B (zh) 一种基于cnfet的三值三态门电路
CN104778966B (zh) 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路
Kang et al. Voltage-controlled MRAM for working memory: Perspectives and challenges
CN111384233A (zh) 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
Amirany et al. BVA-NQSL: A bio-inspired variation-aware nonvolatile quaternary spintronic latch
CN109449285A (zh) 一种自旋轨道转矩磁阻式随机存储器及其制造方法
CN100550455C (zh) 纳米磁性存储器件及其制造方法
CN103545339A (zh) 一种新型可高速计算、大容量存储的存储单元
Appelbaum Tunnel conductance spectroscopy via harmonic generation in a hybrid capacitor device
Maddu et al. Spintronic heterostructures for artificial intelligence: A materials perspective
CN106533431A (zh) 一种低能耗金属基逻辑电路
CN111953312B (zh) 一种基于拓扑磁结构的非门及其控制方法
CN106057875B (zh) 一种电压调控纯自旋流多路分接器
CN106449738B (zh) 一种同轴自旋注入器件
CN105633109B (zh) 磁性随机存储器记忆单元及其读写和抗干扰方法
CN207705200U (zh) 场效应管
CN105931662A (zh) 一种基于光调控的有机自旋存储单元
He et al. A Hamming Weight Calculation of Binary String in One nMOS Transistor–One Ag/HfO 2/Black Phosphorus/Pt Memristor
CN105679358A (zh) 垂直型自旋转移矩磁性随机存储器记忆单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170322