CN106505732A - 一种基于电弧光特征谱的空心电抗器内表面在线监控系统 - Google Patents

Abstract

一种基于电弧光特征谱的空心电抗器内表面在线监控系统，属于监视监测设备领域。本发明的目的是通过实时监控电抗器匝间的光谱变化，判别、了解电抗器运行状况的基于电弧光特征谱的空心电抗器内表面在线监控系统。本发明在干式空心电抗器的下端斜置安装有反光镜，在反光镜和干式空心电抗器下端距离较远的一侧有光学透镜，光学透镜通过光纤与在线监控设备连接，在线监控设备通过网络连接在监控网络中心上。本发明无需再电抗器内部设置额外的装置，即使在电抗器不停止运行的状态下也可以安全安装本监控系统。

Description

一种基于电弧光特征谱的空心电抗器内表面在线监控系统

技术领域

本发明属于监视监测设备领域。

背景技术

干式电抗器具有安装方便、维护简单、噪音低、参数稳定性及线性特性优良等显著优点，作为无功补偿装置的重要组成部分，在提高供电质量方面起着重要作用。

由于干式电抗器工作在高压高频的条件下，一旦出现故障，电抗器内表面产生的电弧光会发出大量光能量、热能量及冲击力，会对电力设备、传输线路造成毁灭性破坏。而且目前还无适当的微机保护与在线监测装置，直到电抗器彻底烧毁酿成事故，才能知道电抗器已经损坏。因此，能在发展成事故之前通过监控电抗器的运行状况，如正常运行、匝间短路故障，及时报警或切除故障是具有现实意义的。

发明内容

本发明的目的是通过实时监控电抗器匝间的光谱变化，判别、了解电抗器运行状况的基于电弧光特征谱的空心电抗器内表面在线监控系统。

本发明在干式空心电抗器的下端斜置安装有反光镜，在反光镜和干式空心电抗器下端距离较远的一侧有光学透镜，光学透镜通过光纤与在线监控设备连接，在线监控设备通过网络连接在监控网络中心上；其中在线监控设备包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；

主控芯片：采用FPGAXC6SLX9_TQG144，主控芯片U9的part1 引脚122、125、135与电源指示灯电路的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；主控芯片U9的part2的引脚76、86、103与电源指示灯电路的VCC3V3相连；主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路的VCC3V3相连，引脚72 与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part4 引脚18，31，4 与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地；主控芯片U9 part6 是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；主控芯片U9 part7 的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128,、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2；

电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；

电源指示灯电路：电源接入电路中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；

3.3V电压转换电路：电源接入电路的VCC5V与芯片U15即ASM1117-3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；

1.2V转换电路：3.3V电压转换电路的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；

主控芯片逻辑芯片3.3V滤波电路：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路的VCC3V3相连，它们的下端与地相连；

主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路的VCC1V2相连，它们的下端与地相连；

主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片U9的引脚37相连；VCC3V3与电阻R44的上端相连，电阻R44的下端与LED_YELLOW D2的上端相连，LED_YELLOW D2的下端与电阻R51的上端相连，电阻R51的下端与地相连；LED_YELLOWD2上端与U9的71脚相连；VCC3V3与LED_YELLOW D1的1脚以及电阻R48的上端相连，电阻R48的下端与主控芯片U9的39脚相连；LED_YELLOWD1的下端与电阻R49的上端相连，电阻R49的下端与R48的下端相连；

主控芯片的复位电路：按键SW1的上端与3.3V电压转换电路的VCC3V3相连，按键SW1的下端与电阻R46的右端和电阻R50的上端相连；电阻R46的左端与主控芯片U9的引脚43相连；电阻R50的下端与地相连；

主控芯片的晶振电路：VCC3V3与电感L1的左端相连，电感L1的右端与芯片U11的4脚相连，芯片U11的3脚与电阻R42的左端相连，电阻R42的右端与主控芯片U9的55脚相连；芯片U11的2脚接地，芯片U11的1脚接电阻R43的右端，电阻R43的右端与芯片U11的4脚相连；电容C65的上端与芯片U11的4脚相连，电容C65的下端与地相连，电容C57的上端与芯片U11的4脚相连，电容C57的下端与地相连；

flash存储芯片电路：VCC3V3与3.3V电压转换电路中的VCC3V3相连；芯片U10为flash存储芯片，存储芯片U10的1脚与电阻R39的2脚和以及主控芯片U9的电阻R33的2脚相连，电阻R33的1脚与U9的38脚相连；电阻R39的1脚与VCC3V3相连；储存芯片U10的2脚与电阻R41的右端相连，电阻R41的左端和主控芯片U9的65脚相连；储存芯片U10的3脚接电阻R38的下端，电阻R38的上端与VCC3V3相连；储存芯片U10的4脚与地相连，5脚与主控芯片U9的电阻R32的一端相连，电阻R32的另一端与主控芯片U9的64脚相连；储存芯片U10的6脚与主控芯片U9的电阻R31的其中一端相连，电阻R31的另一端与主控芯片U9的70脚相连；储存芯片U10的7脚与电阻R40的下端相连，电阻R40的上端与VCC3V3相连；储存芯片U10的8脚与VCC3V3相连；电容C55的上端与VCC3V3相连，电容C55的下端与地相连；

主控逻辑芯片的JTAG接口电路：接口J5的引脚1、引脚3、引脚5、引脚7、引脚9、引脚11、引脚13与地并联相连；接口J5的2脚与3.3V电压转换电路的VCC3V3相连，接口J5的4脚与主控芯片U9的107脚相连；接口J5的6脚与主控芯片U9的109脚相连；接口J5的8脚与主控芯片的106脚相连，接口J5的10脚与主控芯片U9的110相连；

USB电路：U2采用CY7C68013A_56_SSOP芯片，芯片U2的10脚与14脚相连，与R53的1脚相连，R53的2脚与VCC3V3相连；芯片U2的6,18,24,34,39,50脚与VCC3V3相连；芯片U2的5脚与主控芯片U9的140脚相连，芯片U2的20脚与主控芯片U9的140脚相连；芯片U2的38脚与主控芯片U9的22脚相连，芯片U2的37脚与主控芯片U9的23脚相连，芯片U2的36脚与主控芯片U9的22脚相连；芯片U2的8脚与主控芯片U9的1脚相连，芯片U2的9脚与主控芯片U9的139脚相连；芯片U2的1脚与主控芯片U9的5脚相连，芯片U2的56脚与主控芯片U9的8脚相连，芯片U2的55脚与主控芯片U9的9脚相连，芯片U2的54脚与主控芯片U9的10脚相连，芯片U2的53脚与主控芯片U9的11脚相连，芯片U2的52脚与主控芯片U9的12脚相连；芯片U2的32脚与主控芯片U9的26脚相连，芯片U2的31脚与主控芯片U9的27脚相连，芯片U2的30脚与主控芯片U9的29脚相连，芯片U2的29脚与主控芯片U9的30脚相连，芯片U2的28脚与主控芯片U9的35脚相连，芯片U2的27脚与主控芯片U9的34脚相连，芯片U2的26脚与主控芯片U9的33脚相连，芯片U2的25脚与主控芯片U9的32脚相连；芯片U2的43与R58的1脚相连，R58的2脚与地相连；芯片U2的41脚的R60的1脚相连，R60的2 脚与VCC3V3相连；芯片U2的40脚与R62的1脚相连，R62的2脚与VCC3V3相连；芯片U2的4脚、7脚、19脚、33脚、35脚、48脚与地相连；芯片U2的13,17脚与地AGND1相连；芯片U2的21与R61的1脚相连，R61的2脚与地相连；芯片U2的51脚与R59的1脚相连，R59的2脚与VCC3V3相连；电容C81的上端与VCC3V3相连，电容C81的下端与地相连；芯片U2的49脚与电容C76的右端和电阻R52的左端相连，电容C76的左端与地相连；电阻R52的右端与VCC3V3相连；电容C77的上端与VCC3V3相连，电容C77的下端与地相连；

USB晶振电路：晶振Y1的上端与USB电路中的芯片U2的11脚相连，晶振Y1的下端与USB电路中的芯片U2的12脚相连；晶振Y1的上端与电容C78的右端相连，电容C78的左端与地相连；晶振Y1的下端与电容C79的右端相连，电容C79的左端与地相连；

USB接口电路：芯片U17的1脚接电阻R54的右端，电阻R54的左端与LED_BULE D4的右端相连，LED_BULED4的左端与地相连；芯片U17的2脚与芯片U2的16脚相连；芯片U17的3脚与芯片U2的15脚相连，芯片U17的4脚与地相连；USB接口电路是USB硬件部分的数据接口部分，USB_A是USB方形的接口座，插上USB线与PC端进行数据传输；

EEPROM存储电路：EEPROM芯片U18的1脚接电阻R55的1脚，电阻R55的2脚与VCC3V3相连；EEPROM芯片U18的2脚、3脚、4脚、7脚与地并联相连；EEPROM芯片U18的5脚与芯片U2的23脚相连，EEPROM芯片U18的6脚与芯片U2的22脚相连；EEPROM芯片U18的8脚与VCC3V3相连；电阻R56的一端与VCC3V3相连，电阻R56的另一端与EEPROM芯片U18的6脚相连；电阻R57的一端与VCC3V3相连，电阻R57的另一端与SDA相连；

以太网外围电路：芯片U24的3脚、36脚与VCC1V0相连，电容C85,电容C86,电容C87的上端与VCC1V0相连，电容C85,电容C86,电容C87的下端与地相连；芯片U24的7脚、43脚、46脚接VCC1V8，电容C88、电容C89、电容C90的上端接VCC1V8，电容C88、电容C89、电容C90的下端接地；芯片U24的40脚，接主控芯片U9的105脚；芯片U24的37脚接主控芯片U9的104脚，芯片U24的38脚接主控芯片U9的101脚，芯片U24的39脚接主控芯片U9的100脚；芯片U24的41脚接主控芯片U9的99脚；芯片U24的42脚接主控芯片U9的98脚；芯片U24的47脚接主控芯片U9的95脚，芯片U24的2脚接主控芯片U9的94脚；芯片U24的44脚接主控芯片U9的92脚，芯片U24的45脚接主控芯片U9的88脚，芯片U24的48脚接主控芯片U9的87脚，芯片U24的1脚接主控芯片U9的85脚；芯片U24的5脚接主控芯片U9的主控芯片U9的83脚；电阻R74的上端接VCC1V8，电阻R74的下端接芯片U24的5脚；芯片U24的12脚接稳压管D5的右端，稳压管D5的左端接主控芯片U9的79脚；电阻R70的上端接芯片U24的12脚；电阻R70的下端接VCC1V8；芯片U24的25脚接电阻R71的上端，电阻R71的下端接地，芯片U24的P脚接地；

网口接口电路：芯片U25的2脚接芯片U24的24脚；芯片U25的3脚接芯片U24的23脚，芯片U25的4脚接芯片U24的20脚；芯片U25的5脚接芯片U24的19脚，芯片U25的10脚接芯片U24的18脚；芯片U25的7脚接芯片U24的17脚，芯片U25的8脚接芯片U24的14脚，芯片U25的9脚接芯片U24的13脚；芯片U25的1脚接地；芯片U25的12脚接VCC3V3；芯片U25的11脚接芯片U24的10脚，芯片U25的14脚接VCC3V3，芯片U25的13脚接R72的1脚；R72的2脚接芯片U24的9脚；芯片U25的SHD_0和SHD_1接外壳；

滤波电路：VCC3V3接电感L3的左端，电感L3的右端接芯片U24的16脚；电容C99的上端接VCC3V3，电容C99的下端接地GND；电容C100的上端接电感L3的右端，电容C100的下端接地；VCC1V8接电感L2的一端，电感L2的另一端接AVDD_1；电容C95、电容C96、电容C97、电容C98的上端接电感L2的另一端；电容电容C95、电容C96、电容C97、电容C98的下端接地；

网口芯片晶振电路：晶振Y2的左端接U24的29脚；晶振Y2的右端接U24的28脚；电容C92的上端接晶振Y2的右端，电容C92的下端接地；电容C91的上端接晶振Y2的左端，电容C92的下端接地；

1V8电压稳压电路：3.3V电压转换电路的VCC3V3与芯片U26的3脚相连；电容C101、电容C102的上端与VCC3V3相连，电容C101、电容C102的下端与地相连；芯片U26的1脚与地相连，2脚、4脚与VCC1V8相连；电容C103的上端与芯片U26的4脚相连，电容C103的下端接地；

1V稳压电路：芯片U28的10脚、12脚、11脚接电源输入VCC5V；芯片U28的1,2,3脚接电感L4的2脚；L4的1脚接VCC1V0；芯片U28的14脚接VCC1V0，芯片U28的4脚接电阻R75的下端，电阻R75的上端接VCC1V0；芯片U28的5脚接电阻R77的上端,电阻R77的下端接地，电阻R76的下端接电阻R77的上端，电阻R76的上端接VCC1V0；芯片U28的6脚、7脚、8脚、15脚、16脚接地；芯片U28的9脚接电容C108的下端，电容C108的上端接地；芯片U28的13脚接VCC5V；电容C107的下端接地，电容C107的上端接VCC5V；电容C109的下端接地，电容C109的上端接VCC1V0。

本发明工作过程是：包括了监控网络中心的工作流程和在线监控设备的工作流程；

一、监控网络中心：①监控网络中心开启后，进行监控网络中心内部系统的初始化，进行监控网络中心的初始化时，首先检查配置文件是否存在，配置文件需要根据实际情况进行修改，当维护人员确认完毕后，再进行系统参数的配置在初始化完成之后，则启动监控；

②在监控网络中心确认启动监控后，已经将网络参数设定完毕，读取设定的网络参数后，开始初始化监控网络，初始化监控网络完成后，则开启监控线程；

③监控网络初始化时，读取连接列表，连接测试监控设备的工作流程；

④测试连接网络监控设备工作流程中，系统首先将会根据设定的网络连接参数来连接在线监控设备；

⑤分析在线监控设备传输的光谱数据，滤除杂波后，再提取电弧光特征频段的数据，并将其储存在计算机的缓存中，通过本次采集到的光谱数据与前段时间储存的光谱数据进行计算，得出光强的变化的程度，通过判断光强变化范围来判断空心电抗器是否可能产生了电弧光；

⑥空心电抗器报警系统：报警系统被启动，则监控网络中心会同时发出所在计算机可能支持的所有警报提醒；

二、在线监控设备：①接收原始光谱数据：首先通过光谱采集模块通过与其相连的光纤与光学透镜获取外部光信号，通过光电转换原理，将光信号转换成电信号，光谱采集模块将采集的实时数据，通过USB接口将数据发送给主控芯片；

②数据传输模块传输数据：在线监控设备内部的主控芯片在发送数据之前，将需要发送的数据进行压缩数，压缩数据完成后，还必须根据通讯协议的格式，对数据包进行打包，然后才能通过传输模块的网络部分发送给监控网络中心；

③在线监控设备的初始化的步骤必须在监控网络中心初始化之前执行，否则监控网络中心会连接不上在线监控设备；

④进行网络模块初始化过程中，首先需要主控芯片对网络模块设定MAC地址，然后再设定IP地址和网络端口；

⑤USB模块初始化的工作过程中，主控芯片首先需要获取EEPROM的ID号，当加载USB固件成功后，主控芯片会通过网络模块向监控网络中心发送应答数据，完成USB模块的初始化。

本发明优点及其效果：

1.本发明无需再电抗器内部设置额外的装置，即使在电抗器不停止运行的状态下也可以安全安装本监控系统。

2.本发明所采用的基于电弧光特征谱的分析方法，可以最大限度消除由于上万伏特电压带来的干扰。

3.通过分析电弧光特征谱，不仅可以检测到在干式空心电抗器内部由于损坏导致的高压火花放电产生的瞬间，也可以通过相关算法察觉到干式空心电抗器内部的不正常温升，在干式空心电抗器故障之前就可发出警报。

4.本发明可以同时监控复数干式空心电抗器，其中某个空心电抗器出现故障，不影响对其他空心电抗器的实时监控。例如是否局部过热或匝间绝缘击穿，同时将监测数据传输至低压端控制单元，控制单元将数据整合后传输至上位机，以便提前安全及时的做出处理。

附图说明

图1是本发明安装结构示意图；

图2是主控芯片U9 part1 接线图；

图3是主控芯片U9 part2 接线图；

图4是主控芯片U9 part3 接线图；

图5是主控芯片U9 part4 接线图；

图6是主控芯片U9 part5 接线图；

图7是主控芯片U9 part6 接线图；

图8是主控芯片U9 part7 接线图；

图9是电源接入电路图；

图10是电源指示灯电路图；

图11是3.3V电压转换电路图；

图12是1.2V转换电路图；

图13是主控芯片逻辑芯片3.3V滤波电路第一部分图；

图14是主控芯片逻辑芯片3.3V滤波电路第二部分图；

图15是主控逻辑芯片1.2V滤波电路图；

图16是主控逻辑芯片配置电路第一部分图；

图17是主控芯片的复位电路；

图18是主控逻辑芯片配置电路第二部分图；

图19是主控逻辑芯片配置电路第三部分图；

图20是主控逻辑芯片配置电路第四部分图；

图21是主控芯片的晶振电路图；

图22是flash存储芯片电路图；

图23是主控逻辑芯片的JTAG接口电路图；

图24是USB电路图；

图25是USB晶振电路图；

图26是USB接口电路图；

图27是EEPROM存储电路图；

图28是以太网外围电路图；

图29是网口接口电路图；

图30是滤波电路第一部分图；

图31是滤波电路第二部分图；

图32是网口芯片晶振电路图；

图33是1V8电压稳压电路图；

图34是1V稳压电路图；

图35是在线监控设备网络组成关系图；

图36是在线监控设备内部组成关系图；

图37是系统整体的工作流程图；

图38是监控网络中心初始化工作流程图；

图39是监控工作流程图；

图40是网络监控初始化工作流程图；

图41是测试连接监控设备工作流程图；

图42是接收原始光谱数据工作流程图；

图43是数据传输块传输数据工作流程图；

图44是分析光谱数据工作流程图；

图45是空心电抗器报警系统工作流程图；

图46是在线监控设备初始化工作流程图；

图47是网络模块初始化工作流程图；

图48是USB模块初始化工作流程图。

具体实施方式

本发明在干式空心电抗器1的下端斜置安装有反光镜2，在反光镜2和干式空心电抗器1下端距离较远的一侧有光学透镜3，光学透镜3通过光纤4与在线监控设备5连接，在线监控设备5通过网络连接在监控网络中心6上。

干式空心电抗器1的下端对应的安装有反光镜2，如果干式空心电抗器1的内表面产生了强烈的电弧光，则电弧光光线会通过干式空心电抗器1内表面之间的缝隙到达反光镜2上，反光镜2将电弧光的光信号反射到光学透镜3上，光学透镜3与光纤4连接，电弧光的光信号会通过光学透镜3与光纤4传递到在线监控设备5中，在线监控设备5通过将光信号转换成电信号，然后通过网络连接到监控网络中心6上。

在线监控设备5包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；一套在线监控设备监控一个干式空心电抗器，所有在线监控设备与网络设备相连，监控网络中心通过网络设备与所有在线监控设备相连。监控网络中心可以同时处理来自多个不同的在线监控设备的信号，整个系统可以根据需求的不同，增加或减少在线监控设备的数量。

主控芯片：本发明数据采集由赛灵思公司生产的FPGAXC6SLX9_TQG144主控芯片，来完成对各种数字逻辑协议接口的控制。其电路主要分为图2至图8共七个部分，与外围各模块的连接关系如下。

主控芯片U9的part1 引脚122、125、135与电源指示灯电路（图10）的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；作为一个数字part供电作用。主控芯片U9的part2的引脚76、86、103与电源指示灯电路（图10）的VCC3V3相连；VCC3V3是芯片不同部分的供电，为了使芯片正常工作，接上3.3V电源是必要的芯片正常工作配置。主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路（图11）的VCC3V3相连，引脚72 与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路（图11）的VCC3V3相连；如图3所示。其中电阻R29 是起3.3V 电源的限流电阻，防止电流太大，损坏芯片。而电阻R31，电阻R32，电阻R33 这三个电阻起的是阻抗匹配作用，目的是在信号线中减小信号的失真。VCC3V3是芯片的3.3V电压供电端口。主控芯片U9 part4 引脚18，31，4 与3.3V电压转换电路（图11）的VCC3V3相连；VCC3V3是芯片的3.3V电压供电端口。主控芯片U9part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地。主控芯片U9 part6 是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；电阻R34电阻是芯片配置电阻，GND是电路的地。主控芯片U9 part7 的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128,、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2。

电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；作为电源指示灯电路的供电输入。而电容C59、电容C61、电容C65主要是起电源滤除杂波的作用。

电源指示灯电路：电源接入电路（图9）中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；其中电阻R64主要起限流作用，防止电流过大导致LED灯被烧坏。D3是一个红色的LED灯，在电源上电时起提示作用。

3.3V电压转换电路：电源接入电路（图9）的VCC5V与芯片U15即ASM1117-3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；3.3V电压转换电路的作用是将5V电源电压转换成3.3V电压，为电路提供3.3V电源。而芯片ASM1117-3.3 芯片便是转换电压5V到3.3V的功能。电容C74、电容C73、电容C75主要起电源的滤波作用。

1.2V转换电路：3.3V电压转换电路（图11）的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；1.2V转换电路起将3.3V电源电压转换成1.2V电压，为电路提供1.2V电源的作用。而芯片ASM1117-1.2芯片便是转换电压3.3V到1.2V的功能。电容C60、电容C66、电容C62、电容C63、电容C67主要起电源的滤波作用。VCC1V2 是电源1.2V的输出口。

主控芯片逻辑芯片3.3V滤波电路（图13和图14）：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路（图11）的VCC3V3相连，它们的下端与地相连；3.3V滤波电路主要是为图2至图8的主控芯片U9起3.3V滤波作用。

主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路（图12）的VCC1V2相连，它们的下端与地相连；1.2V滤波电路主要是为主控芯片U9起1.2V滤波作用。

主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路（图11）的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片（图4）U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；此处的电阻R35、电阻R36、电阻R37主要起电压分配的作用。电阻串联分压，使引脚M0、引脚M1 处的电压与FPGA正常工作的正常电压相等。VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片（图4）U9的引脚37相连；按键SW2是FPGA重配置的操作按键。电阻R47、电阻R45起电压分配作用。VCC3V3与电阻R44的上端相连，电阻R44的下端与LED_YELLOW D2的上端相连，LED_YELLOW D2的下端与电阻R51的上端相连，电阻R51的下端与地相连；LED_YELLOWD2上端与图4中U9的71脚相连；LED_YELLOWD2 作为正常工作时的状态灯。电阻R47、电阻R45电源起配置作用。VCC3V3与LED_YELLOW D1的1脚以及电阻R48的上端相连，电阻R48的下端与主控芯片（图4）U9的39脚相连；LED_YELLOWD1的下端与电阻R49的上端相连，电阻R49的下端与R48的下端相连；而其中LED_YELLOWD1起指示作用，电阻R48、电阻R49 起配置INIT接口处电压的作用。

主控芯片的复位电路：按键SW1的上端与3.3V电压转换电路（图11）的VCC3V3相连，按键SW1的下端与电阻R46的右端和电阻R50的上端相连；电阻R46的左端与主控芯片（图4）U9的引脚43相连；电阻R50的下端与地相连；按键SW1作为为复位按键，而电阻R46、电阻R50起电压分配作用。

主控芯片的晶振电路：VCC3V3与电感L1的左端相连，电感L1的右端与芯片U11的4脚相连，芯片U11的3脚与电阻R42的左端相连，电阻R42的右端与主控芯片（图4）U9的55脚相连；芯片U11的2脚接地，芯片U11的1脚接电阻R43的右端，电阻R43的右端与芯片U11的4脚相连；电容C65的上端与芯片U11的4脚相连，电容C65的下端与地相连，电容C57的上端与芯片U11的4脚相连，电容C57的下端与地相连；晶振电路主要作用是输出为FPGA芯片提供时钟信号。电阻R42起阻抗匹配作用，保证信号在走线时，不失真。电感L1、电容C56、电容C57、电阻R43是芯片的配置外围电路。

flash存储芯片电路：VCC3V3与3.3V电压转换电路（图11）中的VCC3V3相连；芯片U10为flash存储芯片，存储芯片U10的1脚与电阻R39的2脚和以及主控芯片（图3）U9的电阻R33的2脚相连，电阻R33的1脚与U9的38脚相连；电阻R39的1脚与VCC3V3相连；储存芯片U10的2脚与电阻R41的右端相连，电阻R41的左端和主控芯片（图4）U9的65脚相连；储存芯片U10的3脚接电阻R38的下端，电阻R38的上端与VCC3V3相连；储存芯片U10的4脚与地相连，5脚与主控芯片（图4）U9的电阻R32的一端相连，电阻R32的另一端与主控芯片U9的64脚相连；储存芯片U10的6脚与主控芯片（图4）U9的电阻R31的其中一端相连，电阻R31的另一端与主控芯片U9的70脚相连；储存芯片U10的7脚与电阻R40的下端相连，电阻R40的上端与VCC3V3相连；储存芯片U10的8脚与VCC3V3相连；电容C55的上端与VCC3V3相连，电容C55的下端与地相连；Flash存储芯片电路，主要是存储FPGA的代码内容。其中M25P80为flash存储芯片。电阻R38、电阻R39、电阻R40是芯片的上拉电阻，电阻R41是阻抗匹配电阻。

主控逻辑芯片的JTAG接口电路：接口J5的引脚1、引脚3、引脚5、引脚7、引脚9、引脚11、引脚13与地并联相连；接口J5的2脚与3.3V电压转换电路的VCC3V3相连，接口J5的4脚与主控芯片U9的107脚相连；接口J5的6脚与主控芯片U9的109脚相连；接口J5的8脚与主控芯片的106脚相连，接口J5的10脚与主控芯片U9的110相连；JTAG接口主要是为FPGA提供下载程序的接口。

USB电路：芯片U2为Cypress公司的生产的CY7C68013A_56_SSOP芯片，芯片U2的10脚与14脚相连，与R53的1脚相连，R53的2脚与VCC3V3相连；芯片U2的6,18,24,34,39,50脚与VCC3V3相连；芯片U2的5脚与主控芯片U9的140脚相连，芯片U2的20脚与主控芯片U9的140脚相连；芯片U2的38脚与主控芯片U9的22脚相连，芯片U2的37脚与主控芯片U9的23脚相连，芯片U2的36脚与主控芯片U9的22脚相连；芯片U2的8脚与主控芯片U9的1脚相连，芯片U2的9脚与主控芯片U9的139脚相连；芯片U2的1脚与主控芯片U9的5脚相连，芯片U2的56脚与主控芯片U9的8脚相连，芯片U2的55脚与主控芯片U9的9脚相连，芯片U2的54脚与主控芯片U9的10脚相连，芯片U2的53脚与主控芯片U9的11脚相连，芯片U2的52脚与主控芯片U9的12脚相连；芯片U2的32脚与主控芯片U9的26脚相连，芯片U2的31脚与主控芯片U9的27脚相连，芯片U2的30脚与主控芯片U9的29脚相连，芯片U2的29脚与主控芯片U9的30脚相连，芯片U2的28脚与主控芯片U9的35脚相连，芯片U2的27脚与主控芯片U9的34脚相连，芯片U2的26脚与主控芯片U9的33脚相连，芯片U2的25脚与主控芯片U9的32脚相连；芯片U2的43与R58的1脚相连，R58的2脚与地相连；芯片U2的41脚的R60的1脚相连，R60的2 脚与VCC3V3相连；芯片U2的40脚与R62的1脚相连，R62的2脚与VCC3V3相连；芯片U2的4脚、7脚、19脚、33脚、35脚、48脚与地相连；芯片U2的13,17脚与地AGND1相连；芯片U2的21与R61的1脚相连，R61的2脚与地相连；芯片U2的51脚与R59的1脚相连，R59的2脚与VCC3V3相连；电容C81的上端与VCC3V3相连，电容C81的下端与地相连；芯片U2的49脚与电容C76的右端和电阻R52的左端相连，电容C76的左端与地相连；电阻R52的右端与VCC3V3相连；电容C77的上端与VCC3V3相连，电容C77的下端与地相连；如下的USB硬件电路模块主要USB物理层芯片以及芯片的配置电路。CY7C68013A-56-SSOP 是赛普拉斯公司生产的USB物理层芯片。AGND1是电路中的模拟地。而电阻R52、电阻R53、电阻R58、电阻R60、电阻R62、电阻R59、电阻R61 是芯片的配置电阻。电容C76、电容C81、电容C77 是芯片电源的滤波电容。

USB晶振电路：Y1为晶振，晶振Y1的上端与USB电路中的芯片U2的11脚相连，晶振Y1的下端与USB电路中的芯片U2的12脚相连；晶振Y1的上端与电容C78的右端相连，电容C78的左端与地相连；晶振Y1的下端与电容C79的右端相连，电容C79的左端与地相连；USB晶振电路是图24 USB硬件电路的时钟电路，为USB芯片提供一个时钟信号。电容C78、电容C79是晶振起振电容，可以保证晶振能够稳定振动。

USB接口电路：芯片U17的1脚接电阻R54的右端，电阻R54的左端与LED_BULE D4的右端相连，LED_BULED4的左端与地相连；芯片U17的2脚与芯片U2的16脚相连；芯片U17的3脚与芯片U2的15脚相连，芯片U17的4脚与地相连；USB接口电路是USB硬件部分的数据接口部分，USB_A是USB方形的接口座，插上USB线与PC端进行数据传输；LED_BULED4 是USB接口供电指示灯，而电阻R54 是限流电阻，防止LED_BULE因为电流过大被烧坏。

EEPROM存储电路：EEPROM芯片U18的1脚接电阻R55的1脚，电阻R55的2脚与VCC3V3相连；EEPROM芯片U18的2脚、3脚、4脚、7脚与地并联相连；EEPROM芯片U18的5脚与芯片U2的23脚相连，EEPROM芯片U18的6脚与芯片U2的22脚相连；EEPROM芯片U18的8脚与VCC3V3相连；电阻R56的一端与VCC3V3相连，电阻R56的另一端与EEPROM芯片U18的6脚相连；电阻R57的一端与VCC3V3相连，电阻R57的另一端与SDA相连；EEPROM 配置是一个存储电路，为USB芯片存储运行所需要的固件。电阻R55，电阻R56，电阻R57是芯片的上拉电阻，起上拉电阻的作用。电容C80是芯片电源滤波电容，起滤波作用。

以太网外围电路：芯片U24的3脚、36脚与VCC1V0相连，电容C85,电容C86,电容C87的上端与VCC1V0相连，电容C85,电容C86,电容C87的下端与地相连；芯片U24的7脚、43脚、46脚接VCC1V8，电容C88、电容C89、电容C90的上端接VCC1V8，电容C88、电容C89、电容C90的下端接地；芯片U24的40脚，接主控芯片U9的105脚；芯片U24的37脚接主控芯片U9的104脚，芯片U24的38脚接主控芯片U9的101脚，芯片U24的39脚接主控芯片U9的100脚；芯片U24的41脚接主控芯片U9的99脚；芯片U24的42脚接主控芯片U9的98脚；芯片U24的47脚接主控芯片U9的95脚，芯片U24的2脚接主控芯片U9的94脚；芯片U24的44脚接主控芯片U9的92脚，芯片U24的45脚接主控芯片U9的88脚，芯片U24的48脚接主控芯片U9的87脚，芯片U24的1脚接主控芯片U9的85脚；芯片U24的5脚接主控芯片U9的主控芯片U9的83脚；电阻R74的上端接VCC1V8，电阻R74的下端接芯片U24的5脚；芯片U24的12脚接稳压管D5的右端，稳压管D5的左端接主控芯片U9的79脚；电阻R70的上端接芯片U24的12脚；电阻R70的下端接VCC1V8；芯片U24的25脚接电阻R71的上端，电阻R71的下端接地，芯片U24的P脚接地；以太网外围电路是实现网络通信的电路。88E518 芯片是以太网的物理层芯片，起控制以太网通信协议实现的作用。电容C85,电容C86,电容C87是电源1V0的滤波电容。电容C88、电容C89、电容C90是电路VCC1V8的滤波电容。电容C93、电容C94是VCC3V3的滤波电容。电阻R73、电阻R72是以太网数据的阻抗匹配电阻，实现信号不失真。电阻R70、电阻R74是上拉电阻。稳压管D5主要起保护作用。

网口接口电路：芯片U25的2脚接芯片U24的24脚；芯片U25的3脚接芯片U24的23脚，芯片U25的4脚接芯片U24的20脚；芯片U25的5脚接芯片U24的19脚，芯片U25的10脚接芯片U24的18脚；芯片U25的7脚接芯片U24的17脚，芯片U25的8脚接芯片U24的14脚，芯片U25的9脚接芯片U24的13脚；芯片U25的1脚接地；芯片U25的12脚接VCC3V3；芯片U25的11脚接芯片U24的10脚，芯片U25的14脚接VCC3V3，芯片U25的13脚接R72的1脚；R72的2脚接芯片U24的9脚；芯片U25的SHD_0和SHD_1接外壳；网口接口电路中芯片U25是RJ45 网络变压器。主要作用就是网络数据传输的接口，通过网线与其它的网络设备进行连接与数据通信。

滤波电路（图30和图31）：VCC3V3接电感L3的左端，电感L3的右端接芯片U24的16脚；电容C99的上端接VCC3V3，电容C99的下端接地GND；电容C100的上端接电感L3的右端，电容C100的下端接地；电容C99、电感L3、电容C100组成RC滤波电路，是VCC3V3的滤波电路。VCC1V8接电感L2的一端，电感L2的另一端接AVDD_1；电容C95、电容C96、电容C97、电容C98的上端接电感L2的另一端；电容电容C95、电容C96、电容C97、电容C98的下端接地；电容C99、电感L3、电容C100组成RC滤波电路，是VCC3V3的滤波电路。

网口芯片晶振电路：晶振Y2为以太网芯片的外接晶振。晶振Y2的左端接U24的29脚；晶振Y2的右端接U24的28脚；电容C92的上端接晶振Y2的右端，电容C92的下端接地；电容C91的上端接晶振Y2的左端，电容C92的下端接地；网口芯片晶振电路为网口芯片提供时钟信号。电容电容C91、电容C92是晶振的起振电容，作用是与晶振构成三点式震荡电路。

1V8电压稳压电路：3.3V电压转换电路（图11）的VCC3V3与芯片U26的3脚相连；电容C101、电容C102的上端与VCC3V3相连，电容C101、电容C102的下端与地相连；芯片U26的1脚与地相连，2脚、4脚与VCC1V8相连；电容C103的上端与芯片U26的4脚相连，电容C103的下端接地；1V8电压稳压电路，将电源3.3V电压转换成1.8V电压，为FPGA，以及网口芯片，USB芯片等提供1.8V电压。电容C101、电容C102、电容C103 是电源的滤波电容。

1V稳压电路：采用TI公司产的稳压芯片TPS62130，芯片U28的10脚、12脚、11脚接电源输入VCC5V；芯片U28的1,2,3脚接电感L4的2脚；L4的1脚接VCC1V0；芯片U28的14脚接VCC1V0，芯片U28的4脚接电阻R75的下端，电阻R75的上端接VCC1V0；芯片U28的5脚接电阻R77的上端,电阻R77的下端接地，电阻R76的下端接电阻R77的上端，电阻R76的上端接VCC1V0；芯片U28的6脚、7脚、8脚、15脚、16脚接地；芯片U28的9脚接电容C108的下端，电容C108的上端接地；芯片U28的13脚接VCC5V；电容C107的下端接地，电容C107的上端接VCC5V；电容C109的下端接地，电容C109的上端接VCC1V0。1V稳压电路是为网口芯片提供1V电源。

在线监控设备内部可分为五个部分（图36在线监控设备内部组成关系图），分别是：光谱采集模块、数据传输模块、数据存储模块、主控芯片以及供电模块。它们之间的关系为，光谱采集模块通过接收来自外部的光信号，将其转换成电信号后，通过USB发送给数据传输模块，然后主控芯片从数据传输模块中获取数据后，再将其通过数据模块的网络传输部分发送给与网络设备连接着的监控网络中心。

供电模块的作用是将外部电源提供的电力调整为能够使芯片正常工作的电压。

数据存储模块的作用是为主控芯片处理数据时提供缓存。

数据存储模块包括了图22（flash存储芯片电路）。

主控芯片部分包括了图2-图9、图16（主控逻辑芯片配置电路第一部分）、图17（主控芯片的复位电路）、图18（主控芯片的配置电路第二部分）、图19（主控芯片的配置电路第三部分）、图20（主控芯片的配置电路第四部分）、图21（主控芯片的晶振电路）、图23（主控逻辑芯片的JTAG接口电路）、图27（EEPROM存储电路）。

供电模块包括了：图9（电源接入电路）、图10（电源指示灯电路）、图11（3.3V转换电压装换电路）、图12（1.2V转换电路）、图13（主控芯片逻辑芯片3.3V滤波电路第一部分）、图14（主控芯片逻辑芯片3.3V滤波电路第二部分）、图15（主控逻辑芯片1.2V滤波电路）、图30（滤波电路）、图31（滤波电路第一部分）、图33（1V8电压稳压电路）、图34（1V稳压电路）。

数据传输模块分为两个部分，分别是USB传输部分和网络传输部分。USB传输部分包括了：图24（USB电路）、图25（USB晶振电路）、图26（USB接口电路）。网络传输部分包括了：图28（以太网外围电路）、图29（网口接口电路）、图32（网口芯片晶振电路）。

本发明工作过程是：图37（系统整体的工作流程图），在系统工作的整体流程图中，包括了监控网络中心的工作流程和在线监控设备的工作流程。本专利所述的基于电弧光特征谱的空心电抗器内表面在线监控系统，必须先开启所有设备，才可以正常执行工作流程。

一、监控网络中心：①首先从监控网络中心开始描述：监控网络中心开启后，进行监控网络中心内部系统的初始化，初始化的工作流程详见图38（系统初始化部分工作流程图），在初始化完成之后，则启动监控。启动监控的工作流程详见图39（监控工作流程图）。为了达到监控多个空心电抗器的目的，监控系统具有可以同时控制多个在线监控设备的功能，多个监控设备的监控行为是并行的，针对每个在线监控设备的报警也是独立的，不同的在线监控设备之间相互不影响。如果维护人员在监控运行过程中选择对某一在线监控设备停止监控，则监控系统将停止该监控设备的运行，直到其再次被维护人员手动开启。正常状态下，监控网络中心将持续运行，直到全部监控设备停止运行或者监控网络中心被维护人员手动关闭。当某一监控设备发现空心电抗器出现异常情况时，就会启动报警系统，报警系统的工作流程详见图45（报警系统工作流程图）。

图38（监控网络中心初始化工作流程图）进行监控网络中心的初始化时，首先检查配置文件是否存在，配置文件需要根据实际情况进行修改。若配置文件存在，则根据配置文件的内容对系统参数进行配置，若配置文件不存在，则获取监控网络中心的默认参数，然后提示维护人员重新确认配置参数。当维护人员确认完毕后，再进行系统参数的配置。配置文件的内容包括了监控参数和网络参数，在读取配置文件完成后，监控网络中心将会设定监控参数和网络参数，当设定参数完毕之后，将对系统运行环境进行测试与检查。系统运行环境指的是监控网络中心在计算机上可以正常执行各项功能的程序运行环境，若系统运行环境为正常，则完成初始化。若系统运行环境为异常，则发出警告通知维护人员，要求维护人员帮助排除监控网络中心的运行故障，则等待其排除异常之后，再重新检查系统运行环境。若无法排除异常，则尝试重试，在提醒维护人员修改配置文件后，重新对系统参数进行配置和对运行环境检查，直到不再重试退出系统或者对系统运行环境检查通过，完成监控网络中心的初始化。

②在监控网络中心确认启动监控后，在图38（监控网络中心初始化工作流程图）的工作流程中，已经将网络参数设定完毕，读取设定的网络参数后，开始初始化监控网络，初始化监控网络的工作流程详见图40（网络监控初始化工作流程图）。初始化监控网络完成后，则开启监控线程。线程是指计算机程序并行处理数据的概念，开启监控线程后，监控网络中心就可以并行处理所有来自在线监控设备的信息。接收原始光谱的工作流程详见图42（接收原始光谱数据工作流程图），当在监控网络中心接收到来自在线监控设备的原始光谱数据后，立刻对光谱数据进行分析，并对分析结果做出响应，光谱数据分析的工作流程详见图44（分析光谱数据工作流程）。至此系统完成一次流程作业。

③监控网络初始化时，首先将读取连接列表，连接列表在图39（监控工作流程图）中的读取网络参数中已经设定好。在进行连接之前，会根据连接列表来对比检测是否完成了列表中所有在线监控设备的连接，若还没有完成所有连接，则从连接列表中读取相应的连接参数，开启新的网络连接线程，并行执行对监控设备的连接测试，连接测试监控设备的工作流程详见图41（测试连接监控设备工作流程图）。如果测试不成功，则发出监控设备连接测试异常的警告，并记录此次异常，如果测试成功，则建立网络连接并维持其连接的状态。当完成连接列表中所有连接的测试，则根据连接测试时监控设备后记录的异常连接列表，来读取异常连接目录，然后对所有被记录的异常连接进行处理，尝试重新连接。若处理不成功，则发出警告通知维护人员处理，停止对该异常连接节点的监控。若处理成功，则对下一个异常连接节点进行处理，直至对所有异常连接节点处理完毕，则完成监控网络的初始化。

④图41（测试连接监控设备工作流程图）：测试连接网络监控设备工作流程中，系统首先将会根据在图40（网络监控初始化工作流程图）中设定的网络连接参数来连接在线监控设备，如果连接不成功，则发出警告，通知维护人员监控设备连接失败，然后记录连接监控设备失败异常的信息，以方便给维护人员进行检查。如果连接成功，则通过已建立的网络连接，对在线监控设备发送测试数据，然后等待在线监控设备的反馈。如果超过一定时间后，仍然没有收到来自在线监控设备的反馈，则发出警告，通知维护人员等待在线监控设备的反馈超时，然后记录该异常，以方便给维护人员进行检查，并返回测试失败的结果。如果及时收到反馈，则返回测试成功的结果。

⑤图44（分析光谱数据工作流程）：分析在线监控设备传输的光谱数据，滤除杂波后，再提取电弧光特征频段的数据，并将其储存在计算机的缓存中，通过本次采集到的光谱数据与前段时间储存的光谱数据进行计算，得出光强的变化的程度，通过判断光强变化范围来判断空心电抗器是否可能产生了电弧光；分析光谱数据工作流程中，由于采集到的光谱数据不仅可能会包含电弧光光谱的数据，还可能包含由于光学透镜所处位置环境光以及来自光谱采集模块本身光电转换效率的影响，所以需要先对原始光谱数据进行滤除杂波的操作。滤除杂波后，再提取电弧光特征频段的数据，并将其储存在计算机的缓存中，以用于下一次分析光谱数据时对比分析。在储存完毕后，则读取前段时间所记录的光谱数据，通过本次采集到的光谱数据与前段时间储存的光谱数据进行计算，可以得出光强的变化的程度。通过判断光强变化范围来判断空心电抗器是否可能产生了电弧光。如果空心电抗器内表面产生了电弧光，那么，计算得到的光强变化范围一定会超出正常的值。如果判断计算得到的数据超出正常值，则需进一步判断是否由环境光突变带来的影响，但是环境光突变与电弧光带来的变化是不同的，环境光突变虽然也可能造成光强变化突然超过正常值，但是环境光的变化后的持续时间比电弧光的持续时间长，而且，由于在前几步的操作中根据电弧光的特征谱进行了数据的提取，所以可以进一步分辨出是否由环境光带来的影响。如果判断出是环境光的改变所导致的，则不发出警报。如果判断出不是由于环境光的改变导致的，则立刻通知报警系统，通知维护人员对该干式空心电抗器进行检查和维护。通知报警系统的工作流程详见图45（报警系统工作流程图）。

⑥图45（空心电抗器报警系统工作流程图）：空心电抗器报警系统工作流程中，如果报警系统被启动，则监控网络中心会同时发出所在计算机可能支持的所有警报提醒，例如声音警报、弹出窗口警报、指示灯警报，来呼叫维护人员，等待维护人员查看到警报信息后，维护人员会对空心电抗器进行现场确认检查，在此期间，监控网络中心会维持警报状态并等待维护人员的检查结果。如果维护人员检查完成，则需要在监控网络中心确认空心电抗器是否发生故障。如果空心电抗器没有发生故障，则监控网络中心将记录此次误报数据，以便日后完善报警条件，并继续对该空心电抗器进行监控。如果空心电抗器发生故障，则维护人员将对此故障的空心电抗器进行维修，并且维护人员会关闭该空心电抗器所对应的在线监控设备，然后监控网络中心会停止报警。

二、在线监控设备：①图42（接收原始光谱数据工作流程图）：接收原始光谱数据的工作流程中，首先通过光谱采集模块通过与其相连的光纤与光学透镜获取外部光信号，通过光电转换原理，将光信号转换成电信号，光谱采集模块将采集的实时数据，通过USB接口将数据发送给主控芯片，数据传输模块的USB部分如图26（USB接口电路）所示。主控芯片在接收到数据传输模块USB部分的数据后，将数据通过数据传输模块的网络部分传输至监控网络中心，数据传输模块传输数据的工作流程详见图43（数据传输模块传输数据工作流程图）。监控网络中心在接收到来自在线监控设备的光谱数据后，由于在图43（数据传输模块传输数据工作流程图）中，数据被打包和压缩，所以需要对被压缩打包的网络数据进行解析和解压。解析解压完成后，完成本次在线监控设备的数据发送与网络监控中心的数据接收。

②图43（数据传输模块传输数据工作流程图）: 数据传输模块传输数据的工作流程中，所用的网络传输部分如图29（网口接口电路）所示。由于数据传输模块的USB部分传输速率比网络部分传输速率快，为了更高效的利用网络资源，所以在线监控设备内部的主控芯片在发送数据之前，将需要发送的数据进行压缩数。压缩数据完成后，还必须根据通讯协议的格式，对数据包进行打包，然后才能通过传输模块的网络部分发送给监控网络中心。在数据打包完成之后，还需要检查网络连接，检查网络连接的方式为使用图28（以太网外围电路）中的芯片U24，对与图29（网口接口电路）连接的网络连接进行检查。如果网络连接正常，数据传输模块会通过网络连接向监控系统发送数据，如果网络检查失败，则不发送数据。在执行发送数据后，会检查数据是否发送成功，目的是在数据传输模块可以发送数据的状态下，保证数据一定被监控网络中心接收到。若发送不成功，则再次发送数据，直到发送成功，完成本次传输。

③图46（在线监控设备初始化工作流程图）：在线监控设备的初始化的步骤必须在监控网络中心初始化之前执行，否则监控网络中心会连接不上在线监控设备。在线监控设备在上电初始化时， 将会延时等待1秒，目的是让硬件系统稳定下来。然后进行网络模块的初始化，网络模块初始化工作流程详见图47（网络模块初始化工作流程图）。完成网络模块初始化后，进行USB模块初始化，USB模块初始化工作流程详见图48（USB模块初始化工作流程图）。最后结束初始化过程，等待监控网络中心控制。

④图47（网络模块初始化工作流程图）：进行网络模块初始化过程中，首先需要主控芯片对网络模块设定MAC地址，然后再设定IP地址和网络端口。只有完成对MAC地址、IP地址和网络端口的设定后，网络模块才可以进行正常的网络通信。完成设定后，在线监控设备会等待监控网络中心的测试信息，如果收到了测试信息，则证明通信成功，在线监控设备向监控网络中心回发应答数据，这个过程与图41（测试连接监控设备工作流程图）中，监控网络中心发送测试数据的工作过程相关联。如果没有收到来自监控网络中心发送的测试信息，则会延时并等待测试信息，直到接收到测试信息后，完成网络模块的初始化。

⑤图48（USB模块初始化工作流程图）：USB模块初始化的工作过程中，主控芯片首先需要获取EEPROM的ID号，EEPROM所在电路图如图27（EEPROM存储电路）所示。如果获取失败，则主控芯片通过网络模块像监控网络中心发送USB加载失败的信息，要求监控网络中心提醒维护人员检查。如果ID好获取正确，则主控芯片会从EEPROM中读取信息，加载USB固件，USB模块的电路图如图24（USB电路）所示。当加载USB固件成功后，主控芯片会通过网络模块向监控网络中心发送应答数据，完成USB模块的初始化。

Claims (2)

1.一种基于电弧光特征谱的空心电抗器内表面在线监控系统，其特征在于：在干式空心电抗器（1）的下端斜置安装有反光镜（2），在反光镜（2）和干式空心电抗器（1）下端距离较远的一侧有光学透镜（3），光学透镜（3）通过光纤（4）与在线监控设备（5）连接，在线监控设备（5）通过网络连接在监控网络中心（6）上；其中在线监控设备（5）包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；

主控芯片：采用FPGAXC6SLX9_TQG144，主控芯片U9的part1 引脚122、125、135与电源指示灯电路的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；主控芯片U9的part2的引脚76、86、103与电源指示灯电路的VCC3V3相连；主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路的VCC3V3相连，引脚72 与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part4 引脚18，31，4 与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地；主控芯片U9 part6 是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；主控芯片U9 part7 的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128,、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2；

电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；

电源指示灯电路：电源接入电路中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；

3.3V电压转换电路：电源接入电路的VCC5V与芯片U15即ASM1117-3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；

1.2V转换电路：3.3V电压转换电路的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；

主控芯片逻辑芯片3.3V滤波电路：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路的VCC3V3相连，它们的下端与地相连；

主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路的VCC1V2相连，它们的下端与地相连；

主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片U9的引脚37相连；VCC3V3与电阻R44的上端相连，电阻R44的下端与LED_YELLOW D2的上端相连，LED_YELLOW D2的下端与电阻R51的上端相连，电阻R51的下端与地相连；LED_YELLOWD2上端与U9的71脚相连；VCC3V3与LED_YELLOW D1的1脚以及电阻R48的上端相连，电阻R48的下端与主控芯片U9的39脚相连；LED_YELLOWD1的下端与电阻R49的上端相连，电阻R49的下端与R48的下端相连；

主控芯片的复位电路：按键SW1的上端与3.3V电压转换电路的VCC3V3相连，按键SW1的下端与电阻R46的右端和电阻R50的上端相连；电阻R46的左端与主控芯片U9的引脚43相连；电阻R50的下端与地相连；

主控芯片的晶振电路：VCC3V3与电感L1的左端相连，电感L1的右端与芯片U11的4脚相连，芯片U11的3脚与电阻R42的左端相连，电阻R42的右端与主控芯片U9的55脚相连；芯片U11的2脚接地，芯片U11的1脚接电阻R43的右端，电阻R43的右端与芯片U11的4脚相连；电容C65的上端与芯片U11的4脚相连，电容C65的下端与地相连，电容C57的上端与芯片U11的4脚相连，电容C57的下端与地相连；

flash存储芯片电路：VCC3V3与3.3V电压转换电路中的VCC3V3相连；芯片U10为flash存储芯片，存储芯片U10的1脚与电阻R39的2脚和以及主控芯片U9的电阻R33的2脚相连，电阻R33的1脚与U9的38脚相连；电阻R39的1脚与VCC3V3相连；储存芯片U10的2脚与电阻R41的右端相连，电阻R41的左端和主控芯片U9的65脚相连；储存芯片U10的3脚接电阻R38的下端，电阻R38的上端与VCC3V3相连；储存芯片U10的4脚与地相连，5脚与主控芯片U9的电阻R32的一端相连，电阻R32的另一端与主控芯片U9的64脚相连；储存芯片U10的6脚与主控芯片U9的电阻R31的其中一端相连，电阻R31的另一端与主控芯片U9的70脚相连；储存芯片U10的7脚与电阻R40的下端相连，电阻R40的上端与VCC3V3相连；储存芯片U10的8脚与VCC3V3相连；电容C55的上端与VCC3V3相连，电容C55的下端与地相连；

主控逻辑芯片的JTAG接口电路：接口J5的引脚1、引脚3、引脚5、引脚7、引脚9、引脚11、引脚13与地并联相连；接口J5的2脚与3.3V电压转换电路的VCC3V3相连，接口J5的4脚与主控芯片U9的107脚相连；接口J5的6脚与主控芯片U9的109脚相连；接口J5的8脚与主控芯片的106脚相连，接口J5的10脚与主控芯片U9的110相连；

USB电路：U2采用CY7C68013A_56_SSOP芯片，芯片U2的10脚与14脚相连，与R53的1脚相连，R53的2脚与VCC3V3相连；芯片U2的6,18,24,34,39,50脚与VCC3V3相连；芯片U2的5脚与主控芯片U9的140脚相连，芯片U2的20脚与主控芯片U9的140脚相连；芯片U2的38脚与主控芯片U9的22脚相连，芯片U2的37脚与主控芯片U9的23脚相连，芯片U2的36脚与主控芯片U9的22脚相连；芯片U2的8脚与主控芯片U9的1脚相连，芯片U2的9脚与主控芯片U9的139脚相连；芯片U2的1脚与主控芯片U9的5脚相连，芯片U2的56脚与主控芯片U9的8脚相连，芯片U2的55脚与主控芯片U9的9脚相连，芯片U2的54脚与主控芯片U9的10脚相连，芯片U2的53脚与主控芯片U9的11脚相连，芯片U2的52脚与主控芯片U9的12脚相连；芯片U2的32脚与主控芯片U9的26脚相连，芯片U2的31脚与主控芯片U9的27脚相连，芯片U2的30脚与主控芯片U9的29脚相连，芯片U2的29脚与主控芯片U9的30脚相连，芯片U2的28脚与主控芯片U9的35脚相连，芯片U2的27脚与主控芯片U9的34脚相连，芯片U2的26脚与主控芯片U9的33脚相连，芯片U2的25脚与主控芯片U9的32脚相连；芯片U2的43与R58的1脚相连，R58的2脚与地相连；芯片U2的41脚的R60的1脚相连，R60的2 脚与VCC3V3相连；芯片U2的40脚与R62的1脚相连，R62的2脚与VCC3V3相连；芯片U2的4脚、7脚、19脚、33脚、35脚、48脚与地相连；芯片U2的13,17脚与地AGND1相连；芯片U2的21与R61的1脚相连，R61的2脚与地相连；芯片U2的51脚与R59的1脚相连，R59的2脚与VCC3V3相连；电容C81的上端与VCC3V3相连，电容C81的下端与地相连；芯片U2的49脚与电容C76的右端和电阻R52的左端相连，电容C76的左端与地相连；电阻R52的右端与VCC3V3相连；电容C77的上端与VCC3V3相连，电容C77的下端与地相连；

USB晶振电路：晶振Y1的上端与USB电路中的芯片U2的11脚相连，晶振Y1的下端与USB电路中的芯片U2的12脚相连；晶振Y1的上端与电容C78的右端相连，电容C78的左端与地相连；晶振Y1的下端与电容C79的右端相连，电容C79的左端与地相连；

USB接口电路：芯片U17的1脚接电阻R54的右端，电阻R54的左端与LED_BULE D4的右端相连，LED_BULED4的左端与地相连；芯片U17的2脚与芯片U2的16脚相连；芯片U17的3脚与芯片U2的15脚相连，芯片U17的4脚与地相连；USB接口电路是USB硬件部分的数据接口部分，USB_A是USB方形的接口座，插上USB线与PC端进行数据传输；

EEPROM存储电路：EEPROM芯片U18的1脚接电阻R55的1脚，电阻R55的2脚与VCC3V3相连；EEPROM芯片U18的2脚、3脚、4脚、7脚与地并联相连；EEPROM芯片U18的5脚与芯片U2的23脚相连，EEPROM芯片U18的6脚与芯片U2的22脚相连；EEPROM芯片U18的8脚与VCC3V3相连；电阻R56的一端与VCC3V3相连，电阻R56的另一端与EEPROM芯片U18的6脚相连；电阻R57的一端与VCC3V3相连，电阻R57的另一端与SDA相连；

以太网外围电路：芯片U24的3脚、36脚与VCC1V0相连，电容C85,电容C86,电容C87的上端与VCC1V0相连，电容C85,电容C86,电容C87的下端与地相连；芯片U24的7脚、43脚、46脚接VCC1V8，电容C88、电容C89、电容C90的上端接VCC1V8，电容C88、电容C89、电容C90的下端接地；芯片U24的40脚，接主控芯片U9的105脚；芯片U24的37脚接主控芯片U9的104脚，芯片U24的38脚接主控芯片U9的101脚，芯片U24的39脚接主控芯片U9的100脚；芯片U24的41脚接主控芯片U9的99脚；芯片U24的42脚接主控芯片U9的98脚；芯片U24的47脚接主控芯片U9的95脚，芯片U24的2脚接主控芯片U9的94脚；芯片U24的44脚接主控芯片U9的92脚，芯片U24的45脚接主控芯片U9的88脚，芯片U24的48脚接主控芯片U9的87脚，芯片U24的1脚接主控芯片U9的85脚；芯片U24的5脚接主控芯片U9的主控芯片U9的83脚；电阻R74的上端接VCC1V8，电阻R74的下端接芯片U24的5脚；芯片U24的12脚接稳压管D5的右端，稳压管D5的左端接主控芯片U9的79脚；电阻R70的上端接芯片U24的12脚；电阻R70的下端接VCC1V8；芯片U24的25脚接电阻R71的上端，电阻R71的下端接地，芯片U24的P脚接地；

网口接口电路：芯片U25的2脚接芯片U24的24脚；芯片U25的3脚接芯片U24的23脚，芯片U25的4脚接芯片U24的20脚；芯片U25的5脚接芯片U24的19脚，芯片U25的10脚接芯片U24的18脚；芯片U25的7脚接芯片U24的17脚，芯片U25的8脚接芯片U24的14脚，芯片U25的9脚接芯片U24的13脚；芯片U25的1脚接地；芯片U25的12脚接VCC3V3；芯片U25的11脚接芯片U24的10脚，芯片U25的14脚接VCC3V3，芯片U25的13脚接R72的1脚；R72的2脚接芯片U24的9脚；芯片U25的SHD_0和SHD_1接外壳；

滤波电路：VCC3V3接电感L3的左端，电感L3的右端接芯片U24的16脚；电容C99的上端接VCC3V3，电容C99的下端接地GND；电容C100的上端接电感L3的右端，电容C100的下端接地；VCC1V8接电感L2的一端，电感L2的另一端接AVDD_1；电容C95、电容C96、电容C97、电容C98的上端接电感L2的另一端；电容电容C95、电容C96、电容C97、电容C98的下端接地；

网口芯片晶振电路：晶振Y2的左端接U24的29脚；晶振Y2的右端接U24的28脚；电容C92的上端接晶振Y2的右端，电容C92的下端接地；电容C91的上端接晶振Y2的左端，电容C92的下端接地；

1V8电压稳压电路：3.3V电压转换电路的VCC3V3与芯片U26的3脚相连；电容C101、电容C102的上端与VCC3V3相连，电容C101、电容C102的下端与地相连；芯片U26的1脚与地相连，2脚、4脚与VCC1V8相连；电容C103的上端与芯片U26的4脚相连，电容C103的下端接地；

1V稳压电路：芯片U28的10脚、12脚、11脚接电源输入VCC5V；芯片U28的1,2,3脚接电感L4的2脚；L4的1脚接VCC1V0；芯片U28的14脚接VCC1V0，芯片U28的4脚接电阻R75的下端，电阻R75的上端接VCC1V0；芯片U28的5脚接电阻R77的上端,电阻R77的下端接地，电阻R76的下端接电阻R77的上端，电阻R76的上端接VCC1V0；芯片U28的6脚、7脚、8脚、15脚、16脚接地；芯片U28的9脚接电容C108的下端，电容C108的上端接地；芯片U28的13脚接VCC5V；电容C107的下端接地，电容C107的上端接VCC5V；电容C109的下端接地，电容C109的上端接VCC1V0。

2.权利要求1所述的基于电弧光特征谱的空心电抗器内表面在线监控系统，其特征在于：其工作过程是：包括了监控网络中心的工作流程和在线监控设备的工作流程；

一、监控网络中心：①监控网络中心开启后，进行监控网络中心内部系统的初始化，进行监控网络中心的初始化时，首先检查配置文件是否存在，配置文件需要根据实际情况进行修改，当维护人员确认完毕后，再进行系统参数的配置在初始化完成之后，则启动监控；

②在监控网络中心确认启动监控后，已经将网络参数设定完毕，读取设定的网络参数后，开始初始化监控网络，初始化监控网络完成后，则开启监控线程；

③监控网络初始化时，读取连接列表，连接测试监控设备的工作流程；

④测试连接网络监控设备工作流程中，系统首先将会根据设定的网络连接参数来连接在线监控设备；

⑤分析在线监控设备传输的光谱数据，滤除杂波后，再提取电弧光特征频段的数据，并将其储存在计算机的缓存中，通过本次采集到的光谱数据与前段时间储存的光谱数据进行计算，得出光强的变化的程度，通过判断光强变化范围来判断空心电抗器是否可能产生了电弧光；

⑥空心电抗器报警系统：报警系统被启动，则监控网络中心会同时发出所在计算机可能支持的所有警报提醒；

二、在线监控设备：①接收原始光谱数据：首先通过光谱采集模块通过与其相连的光纤与光学透镜获取外部光信号，通过光电转换原理，将光信号转换成电信号，光谱采集模块将采集的实时数据，通过USB接口将数据发送给主控芯片；

②数据传输模块传输数据：在线监控设备内部的主控芯片在发送数据之前，将需要发送的数据进行压缩数，压缩数据完成后，还必须根据通讯协议的格式，对数据包进行打包，然后才能通过传输模块的网络部分发送给监控网络中心；

③在线监控设备的初始化的步骤必须在监控网络中心初始化之前执行，否则监控网络中心会连接不上在线监控设备；

④进行网络模块初始化过程中，首先需要主控芯片对网络模块设定MAC地址，然后再设定IP地址和网络端口；

⑤USB模块初始化的工作过程中，主控芯片首先需要获取EEPROM的ID号，当加载USB固件成功后，主控芯片会通过网络模块向监控网络中心发送应答数据，完成USB模块的初始化。