CN106487673A - 一种基于三模冗余的检错重传容错路由单元 - Google Patents
一种基于三模冗余的检错重传容错路由单元 Download PDFInfo
- Publication number
- CN106487673A CN106487673A CN201611122831.1A CN201611122831A CN106487673A CN 106487673 A CN106487673 A CN 106487673A CN 201611122831 A CN201611122831 A CN 201611122831A CN 106487673 A CN106487673 A CN 106487673A
- Authority
- CN
- China
- Prior art keywords
- input
- packet header
- microplate
- data
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
一种基于三模冗余的检错重传容错路由单元,包括仲裁单元、交换开关、解码模块、四个端口输入单元以及一个本地输入单元。仲裁单元对输入数据包进行输出顺序控制,得到控制信号输出给交换开关。交换开关根据该控制信号将输入数据包依次有序输出。解码模块对到达目的节点的数据进行解码校验。每个端口输入单元用于接收一个方向的输入数据包,进行差错校验后计算路由路径,根据下一级路由器反馈的链路状态和重传请求输出数据包。本地输入单元接收本地端口输入的数据,打包处理,经过差错校验后计算路由路径,根据目的节点的链路状态和重传请求输出数据包。本发明提高了数据包的传输可靠性,兼顾了传输延时、面积、功耗等性能要求。
Description
技术领域
本发明涉及一种路由单元,特别是一种基于三模冗余的检错重传容错路由单元,属于集成电路多核设计领域。
背景技术
随着集成电路制造技术的发展,基于传统总线架构的SoC(System-on-Chip)在可扩展性和带宽限制上出现了严峻的问题,因此NoC(Network-on-Chip)被提了出来。其中路由单元是NoC的一个重要组成部分,是数据传输的关键。然而随着工艺尺寸的减小,路由单元中数据传输电路对干扰越来越敏感,最终导致瞬时故障逐渐成为了数据传输出错的主要来源。因此采用合理的容错算法,进行容错路由单元的设计成为了新的研究热点和难点。
在实际应用中通常以数据包的形式进行数据传输,每个数据包都包含包头微片和数据负载微片,其中包头微片包含了数据包的长度以及数据包传输的目的地址等重要路由信息,因此相对数据负载微片而言更为重要,需要得到进一步特殊的保护。传统的容错路由单元一般采用端到端检错重传或者点到点检错重传方式对数据包进行差错控制,该方式不能同时兼顾传输延时、面积、功耗等性能要求。此外在故障问题比较严重、出错率比较大的应用中,包头微片没有得到特殊保护,从而进一步导致性能降低甚至出现较大概率的错误传输。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提出一种基于三模冗余的检错重传容错路由单元,提高了数据包特别是包头微片的传输可靠性,同时兼顾了传输延时、面积、功耗等性能要求。
本发明的技术解决方案是:一种基于三模冗余的检错重传容错路由单元,包括仲裁单元、交换开关、解码模块、四个端口输入单元以及一个本地输入单元;
仲裁单元:对来自不同方向的输入请求进行响应,并根据预先设定的仲裁原则对来自不同方向的输入数据包进行输出顺序控制,得到控制信号,输出给交换开关;
交换开关:根据仲裁单元的控制信号,将来自不同方向的输入数据包依次通过输出端口有序输出;
解码模块:负责对到达目的节点的数据进行解码校验,以判断数据正确性;
四个端口输入单元组成相同,每个端口输入单元用于接收一个方向的输入数据包,对输入数据包进行差错校验,保证输入数据包的正确传输;计算路由路径,将路由路径和包头微片中的输入请求输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关;所述输入数据包由数据负载微片和三个包头微片组成;
本地输入单元:接收本地端口输入的数据,打包处理后进行编码和备份,根据前一次数据传输目的节点发送的反馈信号选择编码后的数据或备份的数据,经过差错校验后计算路由路径,将路由路径和包头微片中的输入请求输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关。
所述本地输入单元包括组包模块、编码模块、重传缓冲区、两路选择器以及端口输入单元;
组包模块:对本地端口输入的数据进行打包处理后输出给编码模块;
编码模块:对打包后的数据进行编码,编码后的数据包输出给两路选择器和重传缓冲区;
重传缓冲区:对前一次传输的数据包进行缓存备份,并输出给两路选择器;
两路选择器:接收前一次数据传输目的节点的反馈信号,所述反馈信号为重传请求或正常传输,如果是重传请求,则选择重传缓冲区输出的数据包,如果是正常传输则选择编码模块输出的数据包;将选择的数据包输出给端口输入单元;
端口输入单元:接收两路选择器输出的数据包,对输入数据包中的包头微片进行差错校验,保证输入数据包的正确传输;计算路由路径,将输入数据包中的包头微片和路由路径输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关。
如果两路选择器在规定时间之内没有收到前一次数据传输目的节点的反馈信号,则选择重传缓冲区输出的数据包,并输出给端口输入单元。
所述每个端口输入单元包括输入控制器、比较单元、数据缓冲区、包头重传缓存区、路由计算模块以及输出控制器;
比较单元:接收输入数据包的包头微片,对包头微片进行差错校验,将校验结果发送给输入控制器,同时将包头微片输出给包头重传缓存区;所述包头微片包含输入请求;
输入控制器:当校验结果正确时,向数据缓冲区和包头重传缓存区发送接收指令;当校验结果不正确时,向上一级路由器发送重传请求;实时监测数据缓冲区的空满状态,将其以链路状态形式发送给上一级路由器;
包头重传缓存区:在接收到输入控制器的接收指令时,接收并缓存比较单元输出的包头微片,将缓存的包头微片输出给路由计算模块;
数据缓冲区:在接收到输入控制器的接收指令时,接收并缓存输入数据包的数据负载微片,并在输出控制器发送的链路状态为空时,将缓存的数据负载微片输出给交换开关;
路由计算模块:提取包头微片中的输入请求,输出给仲裁单元;根据包头微片计算路由路径,将路由路径输出给输出控制器和仲裁单元;将包头微片输出给交换开关,当接收到重传请求时,再次将包头微片输出给交换开关;
输出控制器:根据路由计算模块输出的路由路径接收下一级路由器发送的重传请求和链路状态,将重传请求输出给路由计算模块,将链路状态输出给数据缓冲区。
所述比较单元包括比较寄存器和比较器两个模块,其中:
比较寄存器:用来将串行输入的3个包头微片依次存储起来,当3个包头微片全部存储完之后,将存储的3个包头微片并行输出到比较器模块中;
比较器:对接收的3个包头微片进行三模冗余比较操作,如果其中有2个或者3个包头微片相同时,则判定校验结果正确,反之则校验结果出错。
所述路由计算模块根据包头微片利用XY路由算法或YX路由算法计算路由路径。
所述编码模块采用纠正一位错误检测两位错误的汉明编码方案实现。
所述仲裁单元的仲裁原则保证每次最多两个端口的输入数据进行传输。
本发明与现有技术相比的有益效果是:
(1)本发明采用基于三模冗余的校验方式对包头微片进行差错控制,进一步保证了包头微片中错误能够及时被发现并得到重传,提高了数据包特别是包头微片的传输可靠性,确保了数据包传输路径是正确的,减少了错误传输路径导致的重传延时。
(2)本发明对数据负载微片采用端到端的检错重传,对包头微片采用点到点的检错重传,既保证了数据包的正确传输,同时有效避免了误传导致的功耗开销,提高数据有效吞吐量。
(3)本发明中设计了仲裁单元,主要是用来对输入请求进行输出排序,为了减小设计的复杂度,减小设计单元的面积,对输入请求采用了轮询仲裁原则进行仲裁,当出现2个以上的不同输入同时请求从同一个方向输出时,则根据轮询仲裁方式进行排序依次输出。轮询仲裁使得设计更加简单、成本更低。
(4)本发明采用了混合检错重传机制,提高了数据传输正确率,减小了传输延时;采用简单合理的仲裁原则,降低了设计面积;设计了超时检测机制,避免了路由单元通信拥塞,提高了链路利用率,减小了功耗开销;因此整个设计兼顾了传输延时、面积、功耗等性能要求。
附图说明
图1是本发明检错重传容错路由单元结构图;
图2是本发明端口输入单元中输入控制器、数据缓冲区、路由计算模块以及包头重传缓存区结构框图;
图3是本发明路由计算模块中XY路由策略计算公式图;
图4是本发明路由计算模块中YX路由策略计算公式图;
图5是本发明容错路由单元中传输的数据包结构图,其中(a)为数据包格式,(b)为包头微片格式,(c)为数据负载微片格式。
具体实施方式
下面结合附图对本发明作进一步描述。
如图1所示,本发明容错路由单元由东、西、南、北以及本地五个端口,包括仲裁单元、交换开关、解码模块、四个端口输入单元以及一个本地输入单元。
如图5所示为本发明中传输的数据包的结构图。其中(a)为数据包格式,(b)为包头微片格式,(c)为数据负载微片格式。由图可以看出每个数据包都包含3个包头微片和多个数据微片,经过编码之后微片的数据位宽为41比特。其中,包头微片中包含了数据传输的请求信号(图5的(b)中数据有效位和标识位)和进行路由路径计算的目的地址坐标以及当前节点的地址坐标(图5的(b)中目的地址和源地址位)。
仲裁单元主要是在有多个输入端口同时请求数据输出时,确定允许哪几个输入端口的数据进行传输。交换开关则将数据从输入端口交换到输出端口。仲裁单元和交换开关共同配合将数据从输入端口交换到输出端口。具体来说,仲裁单元对来自不同方向的输入请求进行响应,并根据预先设定的仲裁原则对来自不同方向的输入数据包进行输出顺序控制,得到控制信号,输出给交换开关中的多路选择器。交换开关根据仲裁单元的控制信号,将来自不同方向的输入数据包依次通过输出端口有序输出。
本发明的仲裁原则为轮询仲裁原则,会有一个仲裁令牌,根据本地、东、南、西、北的顺序进行轮询。例如当此时仲裁令牌为“东”时,则仲裁器会首先查询东端输入方向是否有数据输入请求,如果有则直接允许东方向数据进行传输;如果没有则依次监测南、西、北、本地是否有数据请求,如果南和北都有数据请求且数据传输的输出方向相同,则按照轮询规则会首先允许南端数据传输,北端数据暂时等待;如果南和北的数据传输方向不同,则按照轮询规则允许两个方向数据同时传输,这样做可以保证数据传输不会有冲突,防止网络拥塞。同时为了简化设计,本发明的轮询仲裁原则每次最多允许两个方向的输入数据进行传输,这样做降低了设计复杂度,减小了仲裁单元的设计面积,进而减小了整个设计的面积开销。
解码模块负责对到达目的节点的数据进行解码校验,根据校验的结果产生重传请求信号或者确认反馈信号。
四个端口输入单元组成相同,每个端口输入单元用于接收东、西、南或北一个方向的输入数据包。每个端口输入单元包括输入控制器、比较单元、数据缓冲区、包头重传缓存区、路由计算模块以及输出控制器。
比较单元接收输入数据包的包头微片,对包头微片进行差错校验,将校验结果发送给输入控制器,同时将包头微片输出给包头重传缓存区。包头微片包含输入请求。具体地,比较单元包括比较寄存器和比较器两个模块,其中,比较寄存器用来将串行输入的3个头微片依次存储起来,当3个头微片全部存储完之后,将3个存储的数据一起输出到比较器模块中。比较器主要进行三模冗余比较操作,当使能信号有效时,会比较输入的3个数据,如果其中有2个或者3个相同时,则判定比较结果正确,反之则表示比较结果出错。
如图2所示,输入控制器模块主要负责处理本级路由器与上一级路由器输出端口之间的数据传输关系。输入控制器根据本级路由器比较单元的校验结果,通知上一级路由器是进行数据传输还是进行包头微片的重传,即当校验结果正确时,输入控制器向数据缓冲区和包头重传缓存区发送接收指令;当校验结果不正确时,向上一级路由器发送重传请求,要求上一级路由器重新发送包头微片。在包头微片正确接收之后还需要监测数据缓冲区的空满状态,将当前路由节点的链路状态通知给上级节点,当上一级节点转发的数据到达时,输入控制器会控制数据缓冲区是否接收数据,保证上一级输出的数据能够正确的存入到缓冲区而且不会对别的数据包造成影响。
包头重传缓存区在接收到输入控制器的接收指令时,接收并缓存比较单元输出的包头微片,将缓存的包头微片输出给路由计算模块。
数据缓冲区采用FIFO(First-in-First-out)结构,在接收到输入控制器的接收指令时,接收并缓存输入数据包的数据负载微片,当数据转发之后对应地址数据清空,直到有新的数据填充,同时包含“空标志”、“满标志”等状态标志信号;并在输出控制器发送的链路状态为空时,将缓存的数据负载微片输出给交换开关。
路由计算模块提取包头微片中的输入请求,输出给仲裁单元;根据包头微片中的目的地址以及当前节点的地址坐标计算路由路径,数据包在片上网络中传输每经过一个路由节点都会进行路由计算来决定下一跳的路由路径,然后将路由路径输出给输出控制器和仲裁单元;将包头微片输出给交换开关,当接收到重传请求时,再次将包头微片输出给交换开关。
输出控制器根据路由计算模块输出的路由路径接收下一级路由器发送的重传请求和链路状态,将重传请求输出给路由计算模块,将链路状态输出给数据缓冲区。
本地输入单元包括组包模块、编码模块、重传缓冲区、两路选择器以及端口输入单元。组包模块对本地端口输入的数据进行打包处理后输出给编码模块。编码模块对打包后的数据进行编码并添加相关校验位,编码后的数据包输出给两路选择器和重传缓冲区。
编码时可以根据具体应用需求不同进行不同的编码方案选择,本发明主要针对的是瞬时故障的容错,虽然采用纠检错很强的编码方案能够进一步减少重传次数,优化延时,但是实际应用中单粒子的翻转概率相对会比较大,双粒子翻转概率会相对小一些,多位出错的概率则更小,编码方案纠错能力太强会削弱重传的作用;而且会造成数据位宽过大,最终导致各个路由器的存储开销增大,整个容错路由单元的面积和功耗开销也会增大。综合考虑上述几个原因,本发明选用纠正一位错误检测两位错误的汉明编码方案对数据进行编码。如果发生一位错误,可以通过解码校验直接纠正,大大减少了重传次数;如果发生了两位错误则可以通过重传来获得正确的数据包。
重传缓冲区主要负责在源节点对前一次传输的数据包(包括包头微片和数据负载微片)进行缓存备份,以备后续进行数据包重传使用。该重传缓冲区深度为数据包的最大包长。
两路选择器接收前一次数据传输目的节点的的反馈信号,反馈信号为重传请求或正常传输,如果接收到前一次数据传输目的节点的重传请求,两路选择器选择重传缓冲区输出的数据包,而不发送新的数据包,否则选择编码模块输出的数据包,并将选择的数据包输出给端口输入单元。端口输入单元接收两路选择器输出的数据包,对输入数据包中的包头微片进行差错校验,保证输入数据包的正确传输;计算路由路径,将输入数据包中的包头微片和路由路径输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关。
为了保证数据微片能够被正确的存储而不会丢失或者被覆盖,本发明容错路由单元中采用了拥塞反馈机制,即本级路由单元的数据缓冲区每接收到一个数据微片其写地址会加1,当一个微片被读出之后读地址会加1,通过比较写地址和读地址的大小,则可以判断当前容错路由单元数据缓冲区是空状态还是满状态,并将该状态信息通过输入控制器通知给上级路由单元进行数据包的传输控制,这样有效的改善了路由拥塞情况。
路由计算模块包含XY路由计算模块和YX路由计算模块,主要负责进行数据包路由路径的计算操作,通过对本地地址以及目的地址两个地址中X/Y坐标比较得到差值来进行输出方向的选择。路由计算模块可以通过输入包头微片类型不同,自动选择相应的路由算法,为了更好的描述,采用D_X和D_Y表示目的地址X、Y坐标,采用L_X和L_Y表示当前节点地址X、Y坐标。
其中:
XY路由计算模块:主要采用XY路由算法进行路由路径计算,具体路由方向与两个地址的大小关系如图3所示。可以看出,XY路由算法首先比较D_X和L_X的大小,当D_X大于L_X时,输出方向为东;当D_X小于L_X时,输出为西。当X坐标相等时才比较Y坐标,此时当D_Y大于L_Y时,输出方向为南;当D_Y小于L_Y时输出为北。当X坐标和Y坐标都相等时,表明此路由节点为目的节点,则从本地输出端口输出;
YX路由计算模块:主要采用YX路由算法进行路由路径计算,具体路由方向与两个地址的大小关系如图4所示。可以看出,YX路由算法首先比较D_Y和L_Y的大小,当D_Y大于L_Y时,输出方向为南;当D_Y小于L_Y时,输出为北。当Y坐标相等时才比较X坐标,此时当D_X大于L_X时,输出方向为东;当D_X小于L_X时输出为北。当X坐标和Y坐标都相等时,表明此路由节点为目的节点,则从本地输出端口输出。
本发明中考虑了下一级路由单元的反馈信号对本级路由单元路由计算的影响,如果反馈信号表明下一级路由单元处于繁忙状态,此时数据不会进行转发,这样做有利于优化路由拥塞状况,提高数据包的通行性能。
本发明加入了超时检测重传机制,即数据包从源节点的本地端口输入到网络时开始计时,在两路选择器收到目的节点的重传请求时会重传数据包,在收到目的节点的正常传输信号时会传输下一个数据包,如果在规定时间之内没有收到目的节点的任何反馈信号,则两路选择器会选择重传缓冲区输出的数据包,自动重传数据包,这样做保证了数据包能够被正确传输到目的节点,而不会出现由于丢包而导致的网络死锁。
本发明根据包头微片和数据微片重要性不同,对包头微片三模冗余方式进行点到点检错重传,对数据微片采用端到端检错重传,能够进一步增强包头传输可靠性,有效控制传输延时;由于包头传输可靠性的提升,保证了数据传输方向是正确的,不会出现无效的传输,因此在有效数据吞吐量性能上有进一步提升。通过对包头微片进行校验以及采用超时检测重传机制,能够检测出数据包传输过程中的丢包并得到重传,解决了数据包传输中出现的丢包问题。同时,本发明容错路由单元采用了纠一检二的汉明编码,因此能够解决数据传输过程中出现2位错误的问题,保证网络通信可靠性。另外,本发明采用简单轮询仲裁单元的设计减小了路由单元设计面积,并通过拥塞反馈机制和超时检测机制避免了路由单元通信拥塞,提高了链路利用率,减小了功耗开销,适用于片上网络系统中瞬时故障的容错设计。
本发明未详细阐述部分属于本领域公知技术。
Claims (8)
1.一种基于三模冗余的检错重传容错路由单元,其特征在于:包括仲裁单元、交换开关、解码模块、四个端口输入单元以及一个本地输入单元;
仲裁单元:对来自不同方向的输入请求进行响应,并根据预先设定的仲裁原则对来自不同方向的输入数据包进行输出顺序控制,得到控制信号,输出给交换开关;
交换开关:根据仲裁单元的控制信号,将来自不同方向的输入数据包依次通过输出端口有序输出;
解码模块:负责对到达目的节点的数据进行解码校验,以判断数据正确性;
四个端口输入单元组成相同,每个端口输入单元用于接收一个方向的输入数据包,对输入数据包进行差错校验,保证输入数据包的正确传输;计算路由路径,将路由路径和包头微片中的输入请求输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关;所述输入数据包由数据负载微片和三个包头微片组成;
本地输入单元:接收本地端口输入的数据,打包处理后进行编码和备份,根据前一次数据传输目的节点发送的反馈信号选择编码后的数据或备份的数据,经过差错校验后计算路由路径,将路由路径和包头微片中的输入请求输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关。
2.根据权利要求1所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述本地输入单元包括组包模块、编码模块、重传缓冲区、两路选择器以及端口输入单元;
组包模块:对本地端口输入的数据进行打包处理后输出给编码模块;
编码模块:对打包后的数据进行编码,编码后的数据包输出给两路选择器和重传缓冲区;
重传缓冲区:对前一次传输的数据包进行缓存备份,并输出给两路选择器;
两路选择器:接收前一次数据传输目的节点的反馈信号,所述反馈信号为重传请求或正常传输,如果是重传请求,则选择重传缓冲区输出的数据包,如果是正常传输则选择编码模块输出的数据包;将选择的数据包输出给端口输入单元;
端口输入单元:接收两路选择器输出的数据包,对输入数据包中的包头微片进行差错校验,保证输入数据包的正确传输;计算路由路径,将输入数据包中的包头微片和路由路径输出给仲裁单元;接收下一级路由器反馈的重传请求和链路状态,根据链路状态,将输入数据包输出给交换开关,根据重传请求将包头微片输出给交换开关。
3.根据权利要求2所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:如果两路选择器在规定时间之内没有收到前一次数据传输目的节点的反馈信号,则选择重传缓冲区输出的数据包,并输出给端口输入单元。
4.根据权利要求2所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述每个端口输入单元包括输入控制器、比较单元、数据缓冲区、包头重传缓存区、路由计算模块以及输出控制器;
比较单元:接收输入数据包的包头微片,对包头微片进行差错校验,将校验结果发送给输入控制器,同时将包头微片输出给包头重传缓存区;所述包头微片包含输入请求;
输入控制器:当校验结果正确时,向数据缓冲区和包头重传缓存区发送接收指令;当校验结果不正确时,向上一级路由器发送重传请求;实时监测数据缓冲区的空满状态,将其以链路状态形式发送给上一级路由器;
包头重传缓存区:在接收到输入控制器的接收指令时,接收并缓存比较单元输出的包头微片,将缓存的包头微片输出给路由计算模块;
数据缓冲区:在接收到输入控制器的接收指令时,接收并缓存输入数据包的数据负载微片,并在输出控制器发送的链路状态为空时,将缓存的数据负载微片输出给交换开关;
路由计算模块:提取包头微片中的输入请求,输出给仲裁单元;根据包头微片计算路由路径,将路由路径输出给输出控制器和仲裁单元;将包头微片输出给交换开关,当接收到重传请求时,再次将包头微片输出给交换开关;
输出控制器:根据路由计算模块输出的路由路径接收下一级路由器发送的重传请求和链路状态,将重传请求输出给路由计算模块,将链路状态输出给数据缓冲区。
5.根据权利要求4所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述比较单元包括比较寄存器和比较器两个模块,其中:
比较寄存器:用来将串行输入的3个包头微片依次存储起来,当3个包头微片全部存储完之后,将存储的3个包头微片并行输出到比较器模块中;
比较器:对接收的3个包头微片进行三模冗余比较操作,如果其中有2个或者3个包头微片相同时,则判定校验结果正确,反之则校验结果出错。
6.根据权利要求4所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述路由计算模块根据包头微片利用XY路由算法或YX路由算法计算路由路径。
7.根据权利要求2所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述编码模块采用纠正一位错误检测两位错误的汉明编码方案实现。
8.根据权利要求1所述的一种基于三模冗余的检错重传容错路由单元,其特征在于:所述仲裁单元的仲裁原则保证每次最多两个端口的输入数据进行传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611122831.1A CN106487673B (zh) | 2016-12-08 | 2016-12-08 | 一种基于三模冗余的检错重传容错路由单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611122831.1A CN106487673B (zh) | 2016-12-08 | 2016-12-08 | 一种基于三模冗余的检错重传容错路由单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106487673A true CN106487673A (zh) | 2017-03-08 |
CN106487673B CN106487673B (zh) | 2019-06-04 |
Family
ID=58275955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611122831.1A Active CN106487673B (zh) | 2016-12-08 | 2016-12-08 | 一种基于三模冗余的检错重传容错路由单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106487673B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107682118A (zh) * | 2017-09-22 | 2018-02-09 | 北京时代民芯科技有限公司 | 一种基于双模冗余的NoC纠检错重传容错方法 |
CN112084071A (zh) * | 2020-09-14 | 2020-12-15 | 海光信息技术有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
CN112491666A (zh) * | 2021-02-03 | 2021-03-12 | 之江实验室 | 一种针对电网广域相位测量系统的弹性可靠路由器 |
US11437846B2 (en) | 2021-02-03 | 2022-09-06 | Zhejiang Lab | Reliable resilient router for wide-area phasor measurement system of power grid |
CN115777184A (zh) * | 2020-06-29 | 2023-03-10 | 华为技术有限公司 | 一种数据重传方法和装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335606A (zh) * | 2008-07-25 | 2008-12-31 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN102710530A (zh) * | 2012-06-28 | 2012-10-03 | 黑龙江大学 | 可配置片上网络容错方法 |
CN102868604A (zh) * | 2012-09-28 | 2013-01-09 | 中国航空无线电电子研究所 | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 |
CN103248566A (zh) * | 2013-04-24 | 2013-08-14 | 复旦大学 | 一种应用于片上网络的基于错误阻挡模型的容错方法和结构 |
CN103973482A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 具有全局通信事务管理能力的容错片上网络系统及方法 |
US20160132769A1 (en) * | 2014-11-10 | 2016-05-12 | International Business Machines Corporation | Fault-tolerant power-driven synthesis |
-
2016
- 2016-12-08 CN CN201611122831.1A patent/CN106487673B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335606A (zh) * | 2008-07-25 | 2008-12-31 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN102710530A (zh) * | 2012-06-28 | 2012-10-03 | 黑龙江大学 | 可配置片上网络容错方法 |
CN102868604A (zh) * | 2012-09-28 | 2013-01-09 | 中国航空无线电电子研究所 | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 |
CN103248566A (zh) * | 2013-04-24 | 2013-08-14 | 复旦大学 | 一种应用于片上网络的基于错误阻挡模型的容错方法和结构 |
CN103973482A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 具有全局通信事务管理能力的容错片上网络系统及方法 |
US20160132769A1 (en) * | 2014-11-10 | 2016-05-12 | International Business Machines Corporation | Fault-tolerant power-driven synthesis |
Non-Patent Citations (2)
Title |
---|
GUOWEI HOU等: "Research on Fault-Tolerant Routing Mechanism of NoC", 《3RD INTERNATIONAL CONFERENCE ON MATERIALS ENGINEERING, MANUFACTURING TECHNOLOGY AND CONTROL (ICMEMTC 2016)》 * |
黄乐天等: "片上网络故障模型及容错设计方法合理性分析", 《电子技术应用》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107682118A (zh) * | 2017-09-22 | 2018-02-09 | 北京时代民芯科技有限公司 | 一种基于双模冗余的NoC纠检错重传容错方法 |
CN115777184A (zh) * | 2020-06-29 | 2023-03-10 | 华为技术有限公司 | 一种数据重传方法和装置 |
CN112084071A (zh) * | 2020-09-14 | 2020-12-15 | 海光信息技术有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
CN112084071B (zh) * | 2020-09-14 | 2023-09-19 | 海光信息技术股份有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
CN112491666A (zh) * | 2021-02-03 | 2021-03-12 | 之江实验室 | 一种针对电网广域相位测量系统的弹性可靠路由器 |
US11437846B2 (en) | 2021-02-03 | 2022-09-06 | Zhejiang Lab | Reliable resilient router for wide-area phasor measurement system of power grid |
Also Published As
Publication number | Publication date |
---|---|
CN106487673B (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106487673B (zh) | 一种基于三模冗余的检错重传容错路由单元 | |
CN103973482A (zh) | 具有全局通信事务管理能力的容错片上网络系统及方法 | |
US8576843B2 (en) | Packet format for a distributed system | |
CN105359468B (zh) | 用于传送数据的装置、方法、系统和介质 | |
CN103248467B (zh) | 基于片内连接管理的rdma通信方法 | |
CN102868604B (zh) | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 | |
US7810013B2 (en) | Memory device that reflects back error detection signals | |
CN105706388A (zh) | 用于减小数据损坏概率的通道错误检测和通道去除机制 | |
CN106489136A (zh) | 用于在可扩展存储器系统协议中调节包传输的系统及方法 | |
KR101913917B1 (ko) | 암시적 확인응답을 활용한 효율적인 링크 계층 재시도 프로토콜 | |
CN102394732B (zh) | 一种多微包并行处理结构 | |
CN103618673A (zh) | 一种保障服务质量的片上网络路由方法 | |
CN102629912B (zh) | 面向无缓冲片上网络的容错偏转路由方法及装置 | |
WO2011046056A1 (ja) | パケット通信の伝送制御方法及びパケット通信システム | |
CN102759891A (zh) | 一种硬切换的双冗余can 控制器 | |
CN101771554A (zh) | 一种余度管理电路及其管理方法 | |
CN102710530B (zh) | 可配置片上网络容错方法 | |
CN108900284A (zh) | 一种片上无线网络中高效容错的无线接口 | |
CN103346862B (zh) | 一种分级保护的片上网络数据传输装置及方法 | |
CN101304296B (zh) | 网络装置及其传输方法 | |
CN117331881A (zh) | 一种适用于宇航chiplet互联协议的数据传输系统 | |
CN117278486A (zh) | 一种可靠udp组播的fpga硬件加速系统及方法 | |
CN109347607A (zh) | 高效可靠传输控制方法和系统 | |
US9306769B2 (en) | Cell-based link-level retry scheme | |
WO2008057831A2 (en) | Large scale multi-processor system with a link-level interconnect providing in-order packet delivery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |