CN106484576A - 一种链路的评估方法、pcb板和系统 - Google Patents

一种链路的评估方法、pcb板和系统 Download PDF

Info

Publication number
CN106484576A
CN106484576A CN201610887137.2A CN201610887137A CN106484576A CN 106484576 A CN106484576 A CN 106484576A CN 201610887137 A CN201610887137 A CN 201610887137A CN 106484576 A CN106484576 A CN 106484576A
Authority
CN
China
Prior art keywords
signal
test
resistance
pin
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610887137.2A
Other languages
English (en)
Inventor
李永翠
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201610887137.2A priority Critical patent/CN106484576A/zh
Publication of CN106484576A publication Critical patent/CN106484576A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明提供了一种链路的评估方法、PCB板和系统，通过设置至少一个电阻封装和补偿器件封装，在每一个所述电阻封装位置安装一个测试电阻；分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。本发明提供的方案有效地避免了对PCB板的浪费。

Description

一种链路的评估方法、PCB板和系统
技术领域
本发明涉及计算机技术领域，特别涉及一种链路的评估方法、PCB板和系统。
背景技术
伴随着云计算的到来，高速信号使用越来越频繁。但是，高速信号在链路中传输时，信号完整性是不可忽略的问题之一。那么，为了保证信号完整性，常常为链路设置补偿器件如redriver芯片等，即通过补偿器件对通道内其余部分产生的衰减进行补偿。
对于是否为链路设置补偿件往往需要通过链路评估才能完成。目前，进行链路评估的方式主要是，分多次进行不同的打板，比如：先为一个PCB板设置电阻，使链路通过电阻，并检测链路的高速信号是否合格，如果不合格，则需要在一个新的PCB板上，重新打板以设置补偿器件如redriver芯片等。因此，现有的这种评估方式需要多次打板才能完成评估，造成了PCB板的浪费。
发明内容
本发明实施例提供了一种链路的评估方法、PCB板和系统，能够有效地避免PCB板的浪费。
一种链路的评估方法，设置至少一个电阻封装和补偿器件封装，还包括：
在每一个所述电阻封装位置安装一个测试电阻；
分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；
通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
优选地，所述设置至少一个电阻封装和补偿器件封装，包括：
在PCB板表面，确定所述补偿器件封装的第一区域，并在所述第一区域设置所述补偿器件的引脚焊接位置；
在所述第一区域内，设置所述至少一个电阻封装对应的第二区域，其中，所述电阻封装的个数与所述信号输入引脚/信号输出引脚个数相等。
优选地，上述方法进一步包括：为所述测试装置设置测试阈值；
所述通过测试装置为所述输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，包括：
通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式(1)，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的衰减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值，如果否，则执行所述在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
优选地，在所述补偿器件封装位置安装一个补偿器件之前，进一步包括：
拆除所有所述电阻封装安装的所述测试电阻。
优选地，所述测试电阻的电阻值大小为0ohm。
一种PCB板，包括：至少一个电阻封装、补偿器件封装、至少一个信号输入引脚和至少一个输出信号引脚，其中，
所述至少一个电阻封装中，每一个所述电阻封装，用于封装测试电阻，并通过所述测试电阻连通一个所述信号输入引脚和一个所述输出信号引脚；
所述补偿器件封装，当所述测试电阻传输的测试信号不合格时，用于封装补偿器件。
优选地，所述至少一个电阻封装对应的第二区域位于所述补偿器件封装对应的第一区域之内。
一种链路的评估系统，包括：上述任一所述的PCB板、至少一个测试电阻、补偿器件和测试装置，其中，
所述至少一个测试电阻中，每一个所述测试电阻，安装于所述PCB板上的电阻封装中，用于连通所述PCB板上的信号输入引脚和信号输出引脚；
所述测试装置，用于为所述PCB板上的信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格；
所述补偿器件，用于当所述测试装置判断出所述测试电阻和所述信号输出引脚的所述测试信号不合格时，安装到所述PCB板上的补偿器件封装。
优选地，所述测试装置，用于：
设置测试阈值；
通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的率减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值。
优选地，每一个所述测试电阻的电阻值大小为0ohm。
本发明实施例提供了一种链路的评估方法、PCB板和系统，通过设置至少一个电阻封装和补偿器件封装，在每一个所述电阻封装位置安装一个测试电阻；分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件，通过本发明实现了在PCB板上同时设置电阻封装和补偿器件封装，使得当测试出需要补偿器件时，才利用补偿器件封装来封装对应的补偿器件，有效地避免了对PCB板的浪费。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种链路的评估方法的流程图；
图2是本发明一个实施例提供的一种PCB板的结构示意图；
图3是本发明另一个实施例提供的一种PCB板的结构示意图；
图4是本发明另一个实施例提供的一种链路的评估方法的流程图；
图5是本发明一个实施例提供的一种链路的评估系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种链路的评估方法，该方法可以包括以下步骤：
步骤101：设置至少一个电阻封装和补偿器件封装；
步骤102：在每一个所述电阻封装位置安装一个测试电阻；
步骤103：分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；
步骤104：通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果是，则执行步骤105；否则，执行步骤106；
步骤105：不在所述补偿器件封装位置安装补偿器件，并结束当前流程；
步骤106：在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
在图1所示的实施例中，通过设置至少一个电阻封装和补偿器件封装，在每一个所述电阻封装位置安装一个测试电阻；分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件，通过本发明实现了在PCB板上同时设置电阻封装和补偿器件封装，使得当测试出需要补偿器件时，才利用补偿器件封装来封装对应的补偿器件，有效地避免了对PCB板的浪费。
在本发明一个实施例中，为了保证电阻封装和补偿器件封装同时存在于同一个PCB板上，并实现对同一信号输入引脚和信号输出引脚的连通，步骤101的具体实施方式，包括：在PCB板表面，确定所述补偿器件封装的第一区域，并在所述第一区域设置所述补偿器件的引脚焊接位置；在所述第一区域内，设置所述至少一个电阻封装对应的第二区域，其中，所述电阻封装的个数与所述信号输入引脚/信号输出引脚个数相等。例如：信号输入引脚为4个，则设置4个电阻封装，以满足每一个信号输入引脚的需求。在信号输入引脚和信号输出引脚通过测试电阻连通时，保证一个测试电阻只连通一个信号输入引脚和一个信号输出引脚。
在本发明一个实施例中，为了保证测试装置判断是否合格的准确性，上述方法进一步包括：为所述测试装置设置测试阈值；步骤104的具体实施方式，包括：通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式(1)，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的衰减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值，如果否，则执行所述在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。通过上述计算公式(1)引入衰减常数，能够进一步保证判断的准确性。
在本发明一个实施例中，为了避免测试电阻和补偿器件同时存在影响PCB板的信号传输，在所述补偿器件封装位置安装一个补偿器件之前，进一步包括：拆除所有所述电阻封装安装的所述测试电阻。
在本发明一个实施例中，为了保证测试电阻只传输信号，而不造成信号的衰弱，所述测试电阻的电阻值大小为0ohm。
如图2所示，本发明实施例提供一种PCB板，包括：至少一个电阻封装201、补偿器件封装202、至少一个信号输入引脚203和至少一个输出信号引脚204，其中，
所述至少一个电阻封装201中，每一个所述电阻封装，用于封装测试电阻，并通过所述测试电阻连通一个所述信号输入引脚203和一个所述输出信号引脚204；
所述补偿器件封装202，当所述测试电阻传输的测试信号不合格时，用于封装补偿器件。
在本发明一个实施例中，所述至少一个电阻封装201对应的第二区域位于所述补偿器件封装202对应的第一区域之内。
为了能够更加清楚地说明链路的评估方法，以图3所示的PCB板为例展开说明，如图4所示，链路的评估方法可以包括如下步骤：
步骤400：为测试装置设置测试阈值；
步骤401：在PCB板表面，确定所述补偿器件封装的第一区域，并在所述第一区域设置所述补偿器件的引脚焊接位置；
如图3所示，在PCB板上确定出第一区域U1，在第一区域U1内包括：引脚焊接位置A1、A2、A3、A4、A1’、A2’、A3’、A4’，其中，A1、A2、A3及A4分别对应PCB板上的信号输入引脚；A1’、A2’、A3’及A4’分别对应PCB板上的信号输出引脚。
步骤402：在所述第一区域内，设置所述至少一个电阻封装对应的第二区域；
如图3所示，在PCB板上确定出第一区域U1内设置有R1、R2、R3及R4电阻封装对应的第二区域U2。从图中可以看出，R1、R2、R3及R4电阻封装位于第一区域U1的中间位置，距离PCB板的信号输入引脚和信号输出引脚的距离相等，另外，所述电阻封装的个数与所述信号输入引脚/信号输出引脚个数相等，即上面提及信号引脚为4个，则在该步骤中设置了4个电阻封装。
步骤403：在第二区域中的每一个所述电阻封装位置安装一个测试电阻；
在该步骤中，安装的所述测试电阻的电阻值大小为0ohm，不仅实现连通信号数据引脚和信号输出引脚之间的链路，而且避免测试电阻对信号传输造成影响。
步骤404：分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；
如图3所示，在PCB板上包含有4个信号输入引脚对分别为位于引脚焊接位置A1中的信号输入引脚a1、位于引脚焊接位置A2中的信号输入引脚a2、位于引脚焊接位置A3中的信号输入引脚a3及位于引脚焊接位置A4中的信号输入引脚a4；另外，a1对应的信号输出引脚a1’位于引脚焊接位置A1’内，a2对应的信号输出引脚a2’位于引脚焊接位置A2’内，a3对应的信号输出引脚a3’位于引脚焊接位置A3’内，a4对应的信号输出引脚a4’位于引脚焊接位置A4’内，在该步骤中，通过R1电阻封装安装的电阻连通a1和a1’，通过R2电阻封装安装的电阻连通a2和a2’，通过R3电阻封装安装的电阻连通a3和a3’，通过R4电阻封装安装的电阻连通a4和a4’。
步骤405：通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
步骤406：检测所述信号输出引脚输出的第二信号强度的所述测试信号；
步骤407：根据第一信号强度和第二信号强度，计算信号衰减度；
该步骤可以通过下述计算公式(1)，对信号衰减度进行计算。
其中，所述ω表征信号衰减度；所述α表征测试信号的衰减常数；所述A入表征第一信号强度；所述A出表征第二信号强度。
通过上述步骤405至步骤407实现了对未安装补偿器件的PCB板上的链路的信号强度衰减度的测试，以根据信号衰减强度判断是否需要安装补偿器件。
步骤408：判断所述信号衰减度是否小于所述测试阈值，如果是，则执行步骤409；否则，执行步骤410；
步骤409：不在所述补偿器件封装位置安装补偿器件，并结束当前流程；
即当不需要安装补偿器件，链路中的信号传输能够达到要求时，则将该PCB板提供给客户，该PCB板中链路的通信是通过测试电阻完成的。
步骤410：拆除所有所述电阻封装安装的所述测试电阻；
通过该步骤使信号输入引脚与信号输出引脚之间的链路断开，即切断信号输入引脚与信号输出引脚间的直接通信。
步骤411：在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
通过该步骤，使信号输入引脚和信号输出引脚之间通过补偿器件进行通信，整个过程是在同一个PCB板上完成的，避免了PCB板的浪费。
如图5所示，本发明实施例提供一种链路的评估系统，包括：上述任一所述的PCB板501、至少一个测试电阻502、补偿器件503和测试装置504，其中，
所述至少一个测试电阻502中，每一个所述测试电阻，安装于所述PCB板501上的电阻封装中，用于连通所述PCB板上的信号输入引脚和信号输出引脚；
所述测试装置504，用于为所述PCB板501上的信号输入引脚输入测试信号，判断通过所述测试电阻502和所述信号输出引脚的所述测试信号是否合格；
所述补偿器件503，用于当所述测试装置504判断出所述测试电阻502和所述信号输出引脚的所述测试信号不合格时，安装到所述PCB板501上的补偿器件封装。
在本发明一个实施例中，所述测试装置504，用于：
设置测试阈值；
通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式(1)，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的率减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值。
在本发明一个实施例中，每一个所述测试电阻502的电阻值大小为0ohm。
根据上述方案，本发明的各实施例，至少具有如下有益效果：
1.通过设置至少一个电阻封装和补偿器件封装，在每一个所述电阻封装位置安装一个测试电阻；分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件，通过本发明实现了在PCB板上同时设置电阻封装和补偿器件封装，使得当测试出需要补偿器件时，才利用补偿器件封装来封装对应的补偿器件，有效地避免了对PCB板的浪费。
2.由于可以在同一个PCB板上既存在电阻封装，也存在补偿器件封装，使得在通过测试电阻测试链路信号不合格时，可以在补偿器件封装位置安装补偿器件，通过补偿器件增强链路信号，避免了多次打板，同时，可直接应用于PCB板的打板生产。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃·····”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种链路的评估方法，其特征在于，设置至少一个电阻封装和补偿器件封装，还包括：
在每一个所述电阻封装位置安装一个测试电阻；
分别将信号输入引脚和信号输出引脚通过线路连接到一个所述测试电阻；
通过测试装置为所述信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，如果否，则在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
2.根据权利要求1所述的方法，其特征在于，所述设置至少一个电阻封装和补偿器件封装，包括：
在PCB板表面，确定所述补偿器件封装的第一区域，并在所述第一区域设置所述补偿器件的引脚焊接位置；
在所述第一区域内，设置所述至少一个电阻封装对应的第二区域，其中，所述电阻封装的个数与所述信号输入引脚/信号输出引脚个数相等。
3.根据权利要求1所述的方法，其特征在于，进一步包括：为所述测试装置设置测试阈值；
所述通过测试装置为所述输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格，包括：
通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的衰减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值，如果否，则执行所述在所述补偿器件封装位置安装一个补偿器件，并分别将所述信号输入引脚和所述信号输出引脚焊接到所述补偿器件。
4.根据权利要求1或3所述的方法，其特征在于，在所述补偿器件封装位置安装一个补偿器件之前，进一步包括：
拆除所有所述电阻封装安装的所述测试电阻。
5.根据权利要求1至4中任一所述的方法，其特征在于，
所述测试电阻的电阻值大小为0ohm。
6.一种PCB板，其特征在于，包括：至少一个电阻封装、补偿器件封装、至少一个信号输入引脚和至少一个输出信号引脚，其中，
所述至少一个电阻封装中，每一个所述电阻封装，用于封装测试电阻，并通过所述测试电阻连通一个所述信号输入引脚和一个所述输出信号引脚；
所述补偿器件封装，当所述测试电阻传输的测试信号不合格时，用于封装补偿器件。
7.根据权利要求6所述的PCB板，其特征在于，
所述至少一个电阻封装对应的第二区域位于所述补偿器件封装对应的第一区域之内。
8.一种链路的评估系统，其特征在于，包括：权利要求6或7所述的PCB板、至少一个测试电阻、补偿器件和测试装置，其中，
所述至少一个测试电阻中，每一个所述测试电阻，安装于所述PCB板上的电阻封装中，用于连通所述PCB板上的信号输入引脚和信号输出引脚；
所述测试装置，用于为所述PCB板上的信号输入引脚输入测试信号，判断通过所述测试电阻和所述信号输出引脚的所述测试信号是否合格；
所述补偿器件，用于当所述测试装置判断出所述测试电阻和所述信号输出引脚的所述测试信号不合格时，安装到所述PCB板上的补偿器件封装。
9.根据权利要求8所述的系统，其特征在于，所述测试装置，用于：
设置测试阈值；
通过所述测试装置为所述输入引脚输入第一信号强度的测试信号；
检测所述信号输出引脚输出的第二信号强度的所述测试信号；
根据下述计算公式，计算信号衰减度；
其中，所述ω表征信号衰减度；所述α表征测试信号的率减常数；所述A入表征第一信号强度；所述A出表征第二信号强度；
判断所述信号衰减度是否小于所述测试阈值。
10.根据权利要求8或9所述的系统，其特征在于，
每一个所述测试电阻的电阻值大小为0ohm。
CN201610887137.2A 2016-10-11 2016-10-11 一种链路的评估方法、pcb板和系统 Pending CN106484576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610887137.2A CN106484576A (zh) 2016-10-11 2016-10-11 一种链路的评估方法、pcb板和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610887137.2A CN106484576A (zh) 2016-10-11 2016-10-11 一种链路的评估方法、pcb板和系统

Publications (1)

Publication Number Publication Date
CN106484576A true CN106484576A (zh) 2017-03-08

Family

ID=58269807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610887137.2A Pending CN106484576A (zh) 2016-10-11 2016-10-11 一种链路的评估方法、pcb板和系统

Country Status (1)

Country Link
CN (1) CN106484576A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111509A (zh) * 2009-12-28 2011-06-29 中兴通讯股份有限公司 局端接入设备功耗测试方法及系统
CN202153253U (zh) * 2011-07-21 2012-02-29 曙光信息产业股份有限公司 一种采用Redriver的高速信号电路测试装置
US8362813B2 (en) * 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
CN105912496A (zh) * 2015-12-14 2016-08-31 乐视致新电子科技（天津）有限公司 一种基于ffc排线传输usb信号的方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111509A (zh) * 2009-12-28 2011-06-29 中兴通讯股份有限公司 局端接入设备功耗测试方法及系统
US8362813B2 (en) * 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
CN202153253U (zh) * 2011-07-21 2012-02-29 曙光信息产业股份有限公司 一种采用Redriver的高速信号电路测试装置
CN105912496A (zh) * 2015-12-14 2016-08-31 乐视致新电子科技（天津）有限公司 一种基于ffc排线传输usb信号的方法和系统

Similar Documents

Publication Publication Date Title
CN103325327B (zh) 一种显示面板、显示面板的检测线路
CN104239616B (zh) 集成电路的设计方法及硬件木马检测方法
CN107741559B (zh) 一种面向空间辐射环境下的单粒子翻转测试系统及方法
CN105373476B (zh) 汽车控制器中自动测试用例的生成方法和系统
CN106055933B (zh) 一种客户端软件代码校验的方法及系统
CN107329849A (zh) 一种基于Java系统的数据校验方法及系统
CN104600657B (zh) 一种电力系统故障计算结果的校验方法
CN107508727B (zh) 一种自动化网卡信息检查方法及装置
CN102385046B (zh) 基于威布尔分布的智能电表加速寿命最小试验时间确定方法
CN109398092A (zh) 一种防止整车误报故障的方法、装置和设备
CN109447384A (zh) 风控系统的验证方法、装置、设备及存储介质
CN108038021A (zh) 一种计算机程序运行阶段代码内存校验方法
CN109858097A (zh) 一种航天器单机测试性评估抽样方法
CN106199381A (zh) 变频空调主板的自动检测方法及装置
CN107992412A (zh) 基于erc32的星载软件抗单粒子翻转故障的测试方法
CN104316808B (zh) 一种检测变压器绕组故障的方法及系统
CN101763453B (zh) 规范化ip核评测方法和系统
CN106602530A (zh) 一种用于同塔双回线零序纵联保护的防误动方法及系统
CN106941434A (zh) 一种通信报文的检测系统及方法
CN110347542A (zh) 一种提高验证环境重用性的端口连接方法、系统及介质
CN106484576A (zh) 一种链路的评估方法、pcb板和系统
CN105354137B (zh) 一种基于iec61850协议的静态模型检测方法
CN103500300B (zh) 用户权限验证方法及装置
CN104572470B (zh) 一种基于蜕变关系的整数溢出故障检测方法
CN106844126A (zh) 一种航天器用数字硬ip核功能及性能评测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170308

RJ01 Rejection of invention patent application after publication