CN106469024A - 存储系统 - Google Patents

存储系统 Download PDF

Info

Publication number
CN106469024A
CN106469024A CN201610162765.4A CN201610162765A CN106469024A CN 106469024 A CN106469024 A CN 106469024A CN 201610162765 A CN201610162765 A CN 201610162765A CN 106469024 A CN106469024 A CN 106469024A
Authority
CN
China
Prior art keywords
memory
adaptable
memory device
data
mistake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610162765.4A
Other languages
English (en)
Inventor
朴钟范
权容技
金龙珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106469024A publication Critical patent/CN106469024A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种存储系统可以包括：存储模块，包括适用于储存包含多位数据的数据字的多个存储器件；以及存储器控制器，适用于控制存储模块的写入操作和读取操作，以及将数据字分配并映射至多个存储器件，其中，当多个存储器件之中的存储器件具有更高的错误发生计数时，控制器将多位数据的更高的有效位映射至所述存储器件。

Description

存储系统
相关申请的交叉引用
本申请要求2015年8月21日提交的第10-2015-0117873号韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种包括存储器件和存储器控制器的存储系统。
背景技术
存储器件包括用于储存数据的多个存储单元。每个存储单元可以包括晶体管和电容器，所述晶体管用作数据向存储单元的流动以及数据从存储单元的流动的门控，所述电容器用于以电荷的形式来储存数据。根据电荷是否被储存在存储单元中或者根据电容器的端子电压是高还是低，储存在存储单元中的数据可以被划分为高逻辑(逻辑1)和低逻辑(逻辑0)。一般而言，在储存数据时，不消耗功率，且在存储单元中储存的数据维持不变。然而，储存在每个存储单元的电容器中的初始电荷可能因在MOS晶体管的典型PN结中出现泄漏电流而逐渐消失，从而导致数据的丢失。为了防止这种数据丢失，在数据丢失之前，读取储存的数据以及基于读取数据来对存储单元再充电。这种过程被称为刷新操作，以及可以以规则预设刷新间隔来周期性地重复。
储存在每个存储单元的电容器中的电荷的泄漏量可以根据诸如温度、过程和电压的各种因素而变化，这些因素在存储器的不同区域内可能变化。即，每个存储单元的数据保持时间可能变化。由于每个存储单元的数据保持时间可能变化，因此储存在一些存储单元中的数据在刷新间隔期间可能丢失。这种错误通常被称为可变保持时间(VRT)错误。
一般而言，存储器件在封装过程期间具有不同的过程变量和不同特性。例如，在封装过程期间，不同的存储器件或存储器的不同存储区可以暴露于高温，而其他存储器件可以暴露于低温。这种变量对在存储器件中发生VRT错误的可能性产生很大的影响。结果，在存储器件中可以以不同的比率发生VRT错误。
发明内容
各种实施例针对一种用于即使存储器件具有不同的错误率，也能稳定地操作存储模块中的存储器件的技术。
在实施例中，一种存储系统可以包括：存储模块，包括适用于储存包含多位数据的数据字的多个存储器件；以及存储器控制器，适用于控制存储模块的写入操作和读取操作，以及将数据字分配并映射至多个存储器件，其中，当多个存储器件之中的存储器件具有更高的错误发生计数时，控制器将多位数据的更高的有效位映射至所述存储器件。
错误发生计数可以包括VRT(可变保持时间)错误发生计数。
存储模块还可以包括信息储存设备，适用于储存存储器件的错误发生计数，以及存储器控制器可以从信息储存设备接收存储器件的错误发生计数。
存储器控制器可以包括：主机接口，适用于与主机通信；数据缓冲器，适用于储存主机与存储模块之间的数据字；调度器，适用于设置存储模块的操作顺序；命令发生器，适用于产生要被施加至存储模块的命令；存储器接口，适用于与存储模块通信；错误历史储存单元，适用于储存存储器件的错误发生计数；以及映射单元，适用于将数据字映射至多个存储器件。
在实施例中，一种存储系统可以包括：存储模块，包括适用于储存第一数据字至第N数据字的多个存储器件，第一数据字至第N数据字中的每个包含多位数据，其中，N是等于或大于2的整数；以及存储器控制器，适用于控制存储模块的写入操作和读取操作以及将第一数据字至第N数据字分配并映射至多个存储器件，其中，当被映射至第一数据字至第N数据字之中的第K数据字的存储器件之中的一存储器件具有更高的错误发生计数时，控制器将第K数据字的多位数据的更高的有效位映射至所述一存储器件。
在实施例中，一种存储系统可以包括：存储模块，包括适用于储存一个或更多个数据字以及一个或更多个数据字的错误感测信息的多个存储器件，数据字包含多位数据；以及存储器控制器，适用于控制存储模块的写入操作和读取操作以及将一个或更多个数据字以及错误感测信息分配并映射至多个存储器件，其中，多个存储器件之中的具有低错误发生计数的一个或更多个存储器件被映射至错误感测信息。
在实施例中，一种存储系统可以包括：存储模块，包括多个存储器件，所述多个存储器件具有相应的错误发生计数并且储存包含多位数据的数据字；存储器控制器，适用于控制存储模块的写入操作和读取操作以及基于错误发生计数而将数据字分配并映射至多个存储器件。
当多个存储器件之中的存储器件具有更高的错误发生计数，控制器可以将多位数据的更高的有效位映射至所述存储器件。
在实施例中，一种操作包括控制器和多个存储器件的存储系统的方法，该方法可以包括：控制器基于相应的错误发生计数而将数据的多个位分配至多个存储器件。
当多个存储器件之中的存储器件具有更高的错误发生计数时，控制器可以将多位数据的更高的有效位映射至所述存储器件。
附图说明
图1是根据本发明的实施例的存储系统的配置图。
图2是图示数据字与图1中所示的存储器件之间的初始映射的示例的示图。
图3是图示在图1中所示的映射单元117的映射操作之后，数据字与存储器件之间的映射的示例的示图。
图4是根据本发明的另一实施例的存储系统的配置图。
图5是图示数据字与图4中所示的存储器件之间的初始映射的示例的示图。
图6是图示在图4中所示的映射单元117的映射操作之后，数据字与存储器件之间的映射的示例的示图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应当被解释为局限于本文所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底的和完整的，并且这些实施例将本发明传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中指示相同的部分。
图1是根据本发明的实施例的存储系统的配置图。
参照图1，存储系统100可以包括存储器控制器110和存储模块130。主机1可以与存储系统100操作地耦接。
存储模块130可以包括多个存储器件131至138。在存储模块130的写入操作期间，可以同时将数据写入至多个存储器件131至138。在存储模块130的读取操作期间，可以同时从多个存储器件131至138读取数据。存储模块130可以包括信息储存设备140。信息储存设备140可以储存关于存储模块130中安装的存储器件131至138的数量、容量和性能参数的信息，以及将储存的信息提供至存储器控制器110。信息储存设备140可以包括串行存在检测(SPD，Serial Presence Detect)芯片。信息储存设备140可以储存存储模块130内的存储器件131至138的错误发生历史。当制造存储器件131至138时，存储器制造商可以对存储器件131至138执行各种测试，以及将其错误发生历史储存在信息储存设备140中。此外，在存储器控制器110的控制下，可以执行用于存储器件131至138的测试。结果，存储器件131至138的错误发生历史可以被储存在信息储存设备140中。此时，错误发生历史可以指示VRT错误发生计数(被称为错误发生计数)。存储模块130可以包括双列直插式存储模块(DIMM)。
存储器控制器110可以根据主机1的请求来控制存储模块130的诸如写入操作和读取操作的各种操作。存储器控制器110可以包括主机接口111、数据缓冲器112、调度器113、命令发生器114、存储器接口115、错误历史储存单元116和映射单元117。
主机接口111可以用作存储器控制器110和主机1之间的接口。通过主机接口111，可以从主机1接收主机1的请求，以及针对主机1的请求的处理结果可以被传送至主机1。
数据缓冲器112可以暂时地储存要被写入至存储模块130的数据字以及从存储模块130读取的数据字。
调度器113可以设置从主机1接收到的请求之中的要发给存储模块130的请求的顺序。为了改善存储系统100的性能，调度器113可以以与从主机1接收到的请求的顺序不同的顺序来引导对存储模块130的对应的操作。例如，虽然主机1可以请求针对存储模块130的读取操作，接着是写入操作，但是调度器113可以调整操作的顺序，使得在读取操作之前首先执行针对存储模块130的写入操作。
命令发生器114可以根据由调度器113设置的操作顺序来产生要被施加至存储模块130的命令。
存储器接口115可以用作存储器控制器110与存储模块130之间的接口。通过存储器接口115，可以将命令和地址从存储器控制器110传送至存储模块130，以及可以在存储器控制器110与存储模块130之间交换数据字。此外，通过存储器接口115，在信息储存设备140中储存的信息可以被传送至存储器控制器110。存储器接口115还可以被称为PHY接口。
错误历史储存单元116可以储存从存储模块130的信息储存设备140接收到的存储器件131至138的错误发生计数。
映射单元117可以将包含多位数据的数据字映射至存储模块130的存储器件131至138。在映射操作期间，映射单元117可以使用储存在错误历史储存单元116中的存储器件131至138的错误发生计数。在存储器件131至138之中，映射单元117可以将具有相对高的错误发生计数的存储器件映射至数据字的最高有效位(MSB)，以及将具有相对低的错误发生计数的存储器件映射至数据字的最低有效位(LSB)。在存储系统100的启动过程期间，可以执行映射单元117的映射操作。现在将参照图2和图3来更详细地描述映射单元117的映射操作。
图2是图示数据字与图1中所示的存储器件之间的初始映射的示图。即，图2图示了在执行映射操作之前，数据字DATA_WORD1和DATA_WORD2与存储器件131至138之间的映射。之后，作为示例来描述两个数据字DATA_WORD1和DATA_WORD2可以被分配和储存在存储器件131至138中，以及数据字DATA_WORD1和DATA_WORD2中的每个可以具有32位。然而，这仅是示例，数据字的数量和数据字的位数可以变化。
参照图2，第一数据字DATA_WORD1可以被映射至第一存储器件131至第四存储器件134。第一数据字DATA_WORD1的MSB可以被映射至第一存储器件131。第一数据字DATA_WORD1的接着的位可以被顺序地映射至第二存储器件132和第三存储器件133。第一数据字DATA_WORD1的LSB可以被映射至第四存储器件134。由于第一数据字DATA_WORD1具有32位，因此第一数据字DATA_WORD1的8位可以被映射至存储器件131至134中的每个。
第二数据字DATA_WORD2可以被映射至第五存储器件135至第八存储器件138。第二数据字DATA_WORD2的MSB可以被映射至第五存储器件135。第二数据字DATA_WORD2的接着的位可以被顺序地映射至第六存储器件136和第七存储器件137。第二数据字DATA_WORD2的LSB可以被映射至第八存储器件138。由于第二数据字DATA_WORD2具有32位，因此第二数据字DATA_WORD2的8个位可以被映射至存储器件135至138中的每个。
图3是图示在图1中所示的映射单元117的映射操作之后的数据字与存储器件之间的映射的示图。图3还图示存储器件131至138的错误发生计数。
参照图3，具有最低错误发生计数的第四存储器件134可以被映射至第二数据字DATA_WORD2的LSB，以及具有第二最低错误发生计数的第六存储器件136可以被映射至第一数据字DATA_WORD1的LSB。具有第三最低错误发生计数的第五存储器件135可以被映射至第二数据字DATA_WORD2的第二LSB，以及具有第四最低错误发生计数的第八存储器件138可以被映射至第一数据字DATA_WORD1的第二LSB。即，具有低错误发生计数的存储器件可以被映射至数据字DATA_WORD1和DATA_WORD2的低次序位。
存储器件133、136、137和138可以被映射至第一数据字DATA_WORD1。在存储器件133、136、137和138之中，具有最高错误发生计数的第七存储器件137可以被映射至MSB，以及具有最低错误发生计数的第六存储器件136可以被映射至LSB。
存储器件131、132、134和135可以被映射至第二数据字DATA_WORD2。在存储器件131、132、134和135之中，具有最高错误发生计数的第二存储器件132可以被映射至MSB，以及具有最低错误发生计数的第四存储器件134可以被映射至LSB。
一般而言，数据字的低次序位可以经常改变，且非常可能具有值“1”。此外，数据字的高次序位可以不经常改变，且非常可能具有值“0”。在存储器件中，当数据经常改变或具有值“1”时，更频繁地发生错误或尤其是VRT错误。因此，数据字的低次序位可以被映射至具有低错误发生计数的存储器件，而数据字的高次序位可以被映射至具有高错误发生计数的存储器件，这可以使存储模块的总体操作稳定。
图3图示在相同位(例如，MSB)处，被映射至第二数据字DATA_WORD2的存储器件具有比被映射至第一数据字DATA_WORD1的存储器件低的错误发生计数。然而，第一数据字DATA_WORD1与第二数据字DATA_WORD2之间的映射可以没有优先级，以及在相同位(例如，MSB)处，被映射至第二数据字DATA_WORD2的存储器件可以具有比被映射至第一数据字DATA_WORD1的存储器件高的错误发生计数。
图4是根据本发明的另一实施例的存储系统的配置图。
参照图4，存储系统400可以包括存储器控制器410和存储模块430。与图1的存储系统100相比，存储系统400可以额外地包括错误感测和校正功能。
与图1的存储模块130相比，存储模块430可以包括再多一个存储器件139。这是因为除数据字DATA_WORD1和DATA_WORD2以外，存储模块430还可以储存错误感测信息。错误感测信息可以包括用于感测数据字DATA_WORD1和DATA_WORD2的错误的信息或者校正感测到的错误的信息。错误感测信息可以包括错误校正码(ECC)或奇偶校验位。
与图1的存储器控制器110相比，存储器控制器410还可以包括错误感测单元118。错误感测单元118可以使用要被写入至存储模块430的数据字DATA_WORD1和DATA_WORD2来产生要被写入至存储模块430的错误感测信息。存储器控制器410可以使用从存储模块430读取的错误感测信息来感测从存储模块430读取的数据字DATA_WORD1和DATA_WORD2的错误或者校正感测到的错误。例如，在实施例中，根据存储器控制器410的设计，错误感测单元118可以仅感测错误。在又一个实施例中，错误感测单元118可以感测错误，然后校正感测到的错误。
存储器控制器410的映射单元117可以将错误感测信息以及数据字DATA_WORD1和DATA_WORD2映射至存储器件131至139。映射单元117可以将错误感测信息映射至具有最低错误发生计数的存储器件。这是因为由于错误感测信息被用来感测和校正数据字DATA_WORD1和DATA_WORD2的错误，因此错误感测信息的可靠性是最重要的。
图5是图示数据字与图4中所示的存储器件之间的初始映射的示图。
参照图5，数据字DATA_WORD1和DATA_WORD2可以以与图2相同的方式被映射至存储器件131至138。错误感测信息ECC可以被映射至存储器件139。图5图示了错误感测信息ECC具有8个位。
图6是图示在图4中所示的映射单元117的映射操作之后的数据字与存储器件之间的映射的示图。图6还图示存储器件131至139的错误发生计数。
参照图6，具有最低错误发生计数的第四存储器件134可以被映射至错误感测信息ECC。此外，可以以与图3相同的方式来映射其他存储器件131至133和135至139。即，可以从数据字DATA_WORD1和DATA_WORD2的低次序位至高次序位以错误发生计数的升序来映射其他存储器件131至133和135至139。
这种映射操作可以降低在错误感测信息ECC(其是最重要的信息)中发生错误的可能性。数据字DATA_WORD1和DATA_WORD2的低次序位可以被映射至具有低错误发生计数的存储器件，而数据字DATA_WORD1和DATA_WORD2的高次序位可以被映射至具有高错误发生计数的存储器件，这可以使存储模块430的总体操作稳定。
根据本发明的实施例，提供一种存储系统，其包括存储模块内的多个存储器件，其中，即使存储器件可能具有不同的错误率，存储器件也可以稳定地操作。
虽然已经出于说明的目的描述了各种实施例，但是对于本领域技术人员而言将明显的是，在不脱离所附权利要求中限定的本发明的精神和范围的情况下，可以做出各种改变和变型。

Claims (13)

1.一种存储系统，包括：
存储模块，包括适用于储存包含多位数据的数据字的多个存储器件；以及
存储器控制器，适用于控制存储模块的写入操作和读取操作以及将数据字分配并映射至所述多个存储器件，
其中，当所述多个存储器件之中的存储器件具有更高的错误发生计数时，控制器将多位数据的更高的有效位映射至所述存储器件。
2.如权利要求1所述的存储系统，其中，错误发生计数包括可变保持时间VRT错误发生计数。
3.如权利要求1所述的存储系统，其中，存储模块还包括：
信息储存设备，适用于储存所述多个存储器件的错误发生计数，
其中，存储器控制器从信息储存设备接收所述多个存储器件的错误发生计数。
4.如权利要求1所述的存储系统，其中，存储器控制器包括：
主机接口，适用于与主机通信；
数据缓冲器，适用于储存主机与存储模块之间的数据字；
调度器，适用于设置存储模块的操作顺序；
命令发生器，适用于产生要被施加至存储模块的命令；
存储器接口，适用于与存储模块通信；
错误历史储存单元，适用于储存所述多个存储器件的错误发生计数；以及
映射单元，适用于将数据字映射至所述多个存储器件。
5.一种存储系统，包括：
存储模块，包括适用于储存第一数据字至第N数据字的多个存储器件，第一数据字至第N数据字中的每个包含多位数据，其中，N是等于或大于2的整数；以及
存储器控制器，适用于控制存储模块的写入操作和读取操作以及将第一数据字至第N数据字分配并映射至所述多个存储器件，
其中，当被映射至第一数据字至第N数据字之中的第K数据字的存储器件之中的一存储器件具有更高的错误发生计数时，控制器将第K数据字的多位数据的更高的有效位映射至所述一存储器件。
6.如权利要求5所述的存储系统，其中，错误发生计数包括可变保持时间VRT错误发生计数。
7.如权利要求5所述的存储系统，其中，存储模块还包括：
信息储存设备，适用于储存所述多个存储器件的错误发生计数，
其中，存储器控制器从信息储存设备接收所述多个存储器件的错误发生计数。
8.如权利要求5所述的存储系统，其中，存储器控制器包括：
主机接口，适用于与主机通信；
数据缓冲器，适用于储存主机与存储模块之间的第一数据字至第N数据字；
调度器，适用于设置存储模块的操作顺序；
命令发生器，适用于产生要被施加至存储模块的命令；
存储器接口，适用于与存储模块通信；
错误历史储存单元，适用于储存所述多个存储器件的错误发生计数；以及
映射单元，适用于将第一数据字至第N数据字映射至所述多个存储器件。
9.一种存储系统，包括：
存储模块，包括适用于储存一个或更多个数据字以及所述一个或更多个数据字的错误感测信息的多个存储器件，所述数据字包含多位数据；以及
存储器控制器，适用于控制存储模块的写入操作和读取操作以及将所述一个或更多个数据字以及错误感测信息分配并映射至所述多个存储器件，
其中，所述多个存储器件之中的具有低错误发生计数的一个或更多个存储器件被映射至错误感测信息。
10.如权利要求9所述的存储系统，其中，错误发生计数包括可变保持时间VRT错误发生计数。
11.如权利要求9所述的存储系统，其中，存储模块还包括：
信息储存设备，适用于储存所述多个存储器件的错误发生计数，
其中，存储器控制器从信息储存设备接收所述多个存储器件的错误发生计数。
12.如权利要求9所述的存储系统，其中，存储器控制器包括：
主机接口，适用于与主机通信；
数据缓冲器，适用于储存要被写入至存储模块的一个或更多个第一数据字以及从存储模块读取的一个或更多个第二数据字；
调度器，适用于设置存储模块的操作顺序；
命令发生器，适用于产生要被施加至存储模块的命令；
存储器接口，适用于与存储模块通信；
错误历史储存单元，适用于储存所述多个存储器件的错误发生计数；
映射单元，适用于将所述一个或更多个第一数据字以及错误感测信息映射至所述多个存储器件；以及
错误感测单元，适用于基于所述一个或更多个第一数据字来产生错误感测信息，以及基于错误感测信息来感测所述一个或更多个第二数据字的错误。
13.如权利要求9所述的存储系统，其中，当除所述一个或更多个存储器件以外的存储器件之中的一存储器件具有更高的错误发生计数时，控制器将所述一个或更多个数据字的多位数据的更高的有效位映射至所述一存储器件。
CN201610162765.4A 2015-08-21 2016-03-21 存储系统 Pending CN106469024A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150117873A KR20170022633A (ko) 2015-08-21 2015-08-21 메모리 시스템
KR10-2015-0117873 2015-08-21

Publications (1)

Publication Number Publication Date
CN106469024A true CN106469024A (zh) 2017-03-01

Family

ID=58157562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610162765.4A Pending CN106469024A (zh) 2015-08-21 2016-03-21 存储系统

Country Status (3)

Country Link
US (1) US20170052839A1 (zh)
KR (1) KR20170022633A (zh)
CN (1) CN106469024A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391035A (zh) * 2017-07-11 2017-11-24 华中科技大学 一种通过编程错误感知降低固态盘磨损的方法
CN110750210A (zh) * 2018-07-23 2020-02-04 爱思开海力士有限公司 存储系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947389B1 (en) * 2016-11-30 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single ended memory device
TWI716284B (zh) * 2020-02-17 2021-01-11 美商矽成積體電路股份有限公司 記憶體檢測方法與記憶體檢測系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160121A (zh) * 2008-09-22 2011-08-17 美光科技公司 编程存储器装置以增加数据可靠性
US20120198312A1 (en) * 2011-02-02 2012-08-02 Seagate Technology Llc Methods and devices to increase memory device data reliability

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0228434D0 (en) * 2002-12-05 2003-01-08 Scient Generics Ltd Error correction
US8065573B2 (en) * 2007-03-26 2011-11-22 Cray Inc. Method and apparatus for tracking, reporting and correcting single-bit memory errors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160121A (zh) * 2008-09-22 2011-08-17 美光科技公司 编程存储器装置以增加数据可靠性
US20120198312A1 (en) * 2011-02-02 2012-08-02 Seagate Technology Llc Methods and devices to increase memory device data reliability
US8631294B2 (en) * 2011-02-02 2014-01-14 Seagate Technology Llc Methods and devices to increase memory device data reliability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391035A (zh) * 2017-07-11 2017-11-24 华中科技大学 一种通过编程错误感知降低固态盘磨损的方法
CN107391035B (zh) * 2017-07-11 2019-05-10 华中科技大学 一种通过编程错误感知降低固态盘磨损的方法
CN110750210A (zh) * 2018-07-23 2020-02-04 爱思开海力士有限公司 存储系统
CN110750210B (zh) * 2018-07-23 2023-06-13 爱思开海力士有限公司 存储系统

Also Published As

Publication number Publication date
KR20170022633A (ko) 2017-03-02
US20170052839A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
CN107133122B (zh) 存储器控制方法
US8412987B2 (en) Non-volatile memory to store memory remap information
CN101996689B (zh) 存储器错误处理方法
US20210011629A1 (en) Memory device
US8589762B2 (en) Adaptive multi-bit error correction in endurance limited memories
CN106469024A (zh) 存储系统
WO2018026570A1 (en) Proactive corrective actions in memory based on a probabilistic data structure
TWI652685B (zh) 自我識別記憶體錯誤
US11113145B2 (en) Memory device, semiconductor device, and semiconductor system
CN102543196B (zh) 数据读取方法、存储器储存装置及其控制器
US20200202938A1 (en) Dynamic memory programming voltage step for strenuous device conditions
CN104331252A (zh) 异构nand固态硬盘结构及其数据读取管理方法
KR20190086936A (ko) 메모리 장치
CN108428467A (zh) 读取电压追踪方法、存储器储存装置及控制电路单元
CN102339648A (zh) 一种检错/纠错校验模块的检测方法及装置
CN116457761A (zh) 一种存储装置、存储控制装置及片上系统
US9940260B1 (en) System and method for controlling optimized access to memory device having three-dimensional stacked structure
US11907544B2 (en) Automated error correction with memory refresh
CN115440280A (zh) 电力管理
TWI768047B (zh) 記憶模組
CN110364207A (zh) 解码方法以及储存控制器
US10579470B1 (en) Address failure detection for memory devices having inline storage configurations
US20170017410A1 (en) Memory controller
CN109753239A (zh) 半导体存储模块、半导体存储系统和访问其的方法
CN112289353A (zh) 一种优化的具有ecc功能的mram系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170301

WD01 Invention patent application deemed withdrawn after publication