CN106411918A - 一种基于fpga的多路hdlc‑uart转换系统及方法 - Google Patents

一种基于fpga的多路hdlc‑uart转换系统及方法 Download PDF

Info

Publication number
CN106411918A
CN106411918A CN201610925152.1A CN201610925152A CN106411918A CN 106411918 A CN106411918 A CN 106411918A CN 201610925152 A CN201610925152 A CN 201610925152A CN 106411918 A CN106411918 A CN 106411918A
Authority
CN
China
Prior art keywords
uart
hdlc
frame
data
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610925152.1A
Other languages
English (en)
Other versions
CN106411918B (zh
Inventor
邹庆华
黄放明
王峰
王一峰
董强
邵瑞
李烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 28 Research Institute
Original Assignee
CETC 28 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 28 Research Institute filed Critical CETC 28 Research Institute
Priority to CN201610925152.1A priority Critical patent/CN106411918B/zh
Publication of CN106411918A publication Critical patent/CN106411918A/zh
Application granted granted Critical
Publication of CN106411918B publication Critical patent/CN106411918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于FPGA的多路HDLC‑UART转换系统及方法，采用硬件描述语言在FPGA上实现多路HDLC通信协议与UART通信协议的转换与数据帧校验控制功能，主要包括UART数据帧的采集与解包模块、UART数据帧转换为HDLC数据帧的校验处理模块、HDLC数据帧编码输出模块、HDLC数据帧的采集与解包模块、HDLC数据帧转换为UART数据帧的校验处理模块、UART数据帧编码输出模块、UART数据帧直通转发模块、UART控制命令响应模块、转发模式控制模块和HDLC时钟控制模块等，通过在FPGA构建多组上述模块，从而实现多路HDLC‑UART通信协议转换控制器，并且能够灵活配置转换控制器中的参数，提高了系统设计的灵活性和设计效率，具有良好的实际应用价值。

Description

一种基于FPGA的多路HDLC-UART转换系统及方法
技术领域
本发明属于数据通信领域，具体涉及一种基于FPGA的多路HDLC-UART通信协议转换控制器的实现方法。
背景技术
HDLC协议是国际标准化组织制定的高级数据链路控制规程，其可以传输任意比特位的数据，且可根据需求选择多种差错检测方式，具有强大的差错检测能力，是一种高效的同步传输协议。UART全称为通用异步收发器，是一种适用于短距离通信的串行接口，具有结构简单、性价比高的特点。一套大型系统中由于存在多种设备，往往会同时涉及这两种通信协议，由于二者的数据传输格式不同，无法直接通信，这时需要设计HDLC-UART通信协议转换控制器实现系统中的通信互联。
利用UART传输的数据帧，在不同应用中往往具有多种构成方式，各种方式的帧头、帧尾以及校验方法也各不相同。目前市场上尚未存在一种可实现自由配置UART数据帧解包、编码并转换为HDLC协议传输的处理芯片，而在同时存在这两种通信协议并需要实现信息互通的大型系统中，亟需一种多路HDLC-UART通信协议转换控制器。FPGA芯片是一种可编程逻辑器件，具备高度灵活性，特别适合用户实现特殊应用场景中的定制功能。使用FPGA实现的多路HDLC-UART通信协议转换控制器具有良好的可移植性，可根据需要在不同厂商不同型号FPGA芯片上自由实现，还可自定义UART数据帧的结构与校验方式、HDLC校验方式与时钟模式，能够适用于需要进行HDLC-UART通信协议转换的多种场合，具备良好的商用价值和研究意义。
发明内容
发明目的：针对上述现有技术存在的缺陷，本发明旨在提供一种在FPGA中实现多路HDLC-UART通信协议转换控制器的方法，不仅能够同时实现多路HDLC-UART通信协议转换功能，还可根据不同系统中对于UART数据帧的结构与校验方法的不同，以及HDLC校验方式与时钟模式的不同对相关模块进行设置，具备高度可移植性与灵活性。
技术方案：为实现上述目的，本发明所提供的一种基于FPGA的多路HDLC-UART转换系统，包括：
UART数据帧的采集与解包模块，用于采集UART数据，按照约定的UART数据帧结构解包数据，校验数据帧正确性并存储，根据应用需求，配置模块中的UART数据帧结构；
UART数据帧转换为HDLC数据帧的校验处理模块，用于将解包的数据转化为HDLC数据帧格式，并嵌入校验信息；
HDLC数据帧编码输出模块，用于按照设置的时钟配置方式发送HDLC数据帧；
HDLC数据帧的采集与解包模块，用于采集HDLC数据，校验数据帧正确性并存储；
HDLC数据帧转换为UART数据帧的校验处理模块，用于按照约定的UART数据帧结构重新构建数据帧，并嵌入校验信息；
UART数据帧编码输出模块，用于按照约定的波特率、数据位、停止位和校验位设置，发送UART数据帧；
UART数据帧直通转发模块，用于将UART数据帧直接转发到特定的UART通道；
UART控制命令响应模块，用于接收上位机的配置命令，控制转发模式及HDLC时钟，并将配置信息存储至非易失存储器中，在板卡上电复位之后载入存储器中的配置；
转发模式控制模块，用于根据配置的转发模式信息控制不同的转发模式。
HDLC时钟控制模块，用于根据HDLC时钟配置信息，设置并控制HDLC链路时钟实现方式。
进一步的，UART数据帧的采集与解包模块和HDLC数据帧的采集与解包模块所述的校验数据帧正确性并存储，均存储在模块内构的FIFO缓存中。
进一步的，UART数据帧转换为HDLC数据帧的校验处理模块所述嵌入校验信息，采用的校验方式为CCITT-16。
进一步的，所述HDLC链路的时钟设置为采用外部时钟或使用模块内部产生的不同频率的时钟。
一种基于FPGA的多路HDLC-UART转换方法，具体步骤如下：上电复位之后，UART控制命令响应模块从非易失存储器中载入配置信息，各路接口按照配置信息实现UART数据帧的直通转发或HDLC数据帧的转发传输；同时通信协议转换控制器可在工作状态下，实时接收UART控制命令，并根据UART控制命令进行UART数据帧的直通转发模式和转发为HDLC数据帧模式之间的转换。
进一步的，工作在所述UART数据帧的直通转发模式时，FPGA通过内部逻辑直接将对应的UART信号线相连，实现直通转发。
进一步的，工作在转发为HDLC数据帧模式时，数据从UART接口输入到HDLC接口输出，或者数据从HDLC接口输入到UART接口输出。
进一步的，所述数据从UART接口输入到HDLC接口输出具体包括如下步骤：
(A)UART数据帧的采集与解包模块进行UART数据帧的采集，按照约定的UART数据帧结构解包数据，完成对数据帧正确性的校验，并存入模块内构的FIFO缓存中；
(B)UART数据帧转换为HDLC数据帧的校验处理模块将步骤(A)得到的解包数据转化为HDLC数据帧格式，并嵌入校验信息；
(C)HDLC数据帧编码输出模块按照设置的时钟配置方式发送步骤(B)中得到的HDLC数据帧。
进一步的，所述数据从HDLC接口输入到UART接口输出具体包括如下步骤：
(a)HDLC数据帧的采集与解包模块按照设置的时钟配置方式采集HDLC数据，校验数据帧的正确性，并存入模块内构的FIFO缓存中；
(b)HDLC数据帧转换为UART数据帧的校验处理模块将步骤(a)得到的HDLC数据按照约定的UART数据帧结构重新构建数据帧，并嵌入校验信息；
(c)UART数据帧编码输出模块按照约定的波特率、数据位、停止位和校验位设置，发送步骤(b)得到的UART数据帧。
进一步的，步骤(B)中所述嵌入校验信息具体为嵌入CCITT-16校验信息。
有益效果：本发明采用硬件描述语言在FPGA上实现多路HDLC-UART通信协议转换控制，其优势在于利用了FPGA芯片的高度灵活性，实现的多路HDLC-UART通信协议转换控制器具有良好的可移植性，还可自定义UART数据帧的结构与校验方式、HDLC校验方式与时钟模式，能够适用于需要进行HDLC-UART通信协议转换的多种场合，解决了同时存在这两种通信协议并需要实现通信互联的大型系统中缺乏方便有效的协议转发互联芯片的现状，具备较高的实际应用价值。
附图说明
图1为多路HDLC-UART通信协议转换控制器总体结构示意图；
图2为采用本发明设计的某通信协议转换控制板卡组成示意图。
具体实施方式
下面通过一个最佳实施例并结合附图对本技术方案进行详细说明。
一种基于FPGA的多路HDLC-UART转换系统，其特征在于，包括：
UART数据帧的采集与解包模块，用于采集UART数据，按照约定的UART数据帧结构解包数据，校验数据帧正确性并存储，存储在模块内构的FIFO缓存中，根据应用需求，配置模块中的UART数据帧结构；
UART数据帧转换为HDLC数据帧的校验处理模块，用于将解包的数据转化为HDLC数据帧格式，并嵌入CCITT-16校验信息；本实施例选择CCITT-16的校验方式，实际应用中也可根据不同应用的需求将CCITT-16替换为其他校验方式。
HDLC数据帧编码输出模块，用于按照设置的时钟配置方式发送HDLC数据帧；
HDLC数据帧的采集与解包模块，用于采集HDLC数据，根据CCITT-16校验方式校验数据帧正确性并存储，存储在模块内构的FIFO缓存中；该模块可根据用户的需求将CCITT-16校验替换为其他校验方式。
HDLC数据帧转换为UART数据帧的校验处理模块，用于按照约定的UART数据帧结构重新构建数据帧，并嵌入校验信息；该模块可根据不用应用的需求，自定义UART数据帧结构与校验方式。
UART数据帧编码输出模块，用于按照约定的波特率、数据位、停止位和校验位设置，发送UART数据帧；
UART数据帧直通转发模块，用于将UART数据帧直接转发到特定的UART通道；
UART控制命令响应模块，用于接收上位机的配置命令，控制转发模式及HDLC时钟，并将配置信息存储至非易失存储器中，在板卡上电复位之后载入存储器中的配置；
转发模式控制模块，用于根据配置的转发模式信息控制不同的转发模式。
HDLC时钟控制模块，用于根据配置的HDLC时钟信息，控制HDLC链路的时钟。HDLC链路可设置为采用外部时钟或使用模块内部产生的不同频率的时钟。
本实施例中的UART数据帧以0xC0作为帧头与帧尾的标志，数据帧的最后一个字节为数据帧中所有数据的异或检验值。数据帧(包括校验值)长度最多可达1024个字节。数据帧(包括校验值)中出现0xC0则转义为0xDB 0xDC，出现0xDB则转义为0xDB 0xDD。实施例中的HDLC数据帧以二进制数值01111110作为数据的起始与结束标志，数据帧的最后16个比特位为数据帧CCITT-16校验值。数据帧(包括校验位)中出现连续5个1则在编码时进行补0操作。
本实施例中的FPGA芯片接收由PCIE总线转出的8路UART数据，其中前4路为UART数据帧通信链路，第5路为UART控制命令接口，第6至8路UART数据接口功能保留。UART数据的传输特性如下：波特率115200，8位数据位，无检验位，1位停止位。FPGA芯片向外提供2组HDLC-UART复合接口，其中每组接口通过复用部分引脚可实现2路UART直通转发数据传输或1路HDLC链路数据传输。通过向UART控制命令接口写入控制字，可实现不同数据转发模式与HDLC时钟的控制，控制字与相应的响应字如表1所示：
表1 UART控制命令的发送控制字与响应字
一种基于FPGA的多路HDLC-UART转换方法，具体步骤如下：上电复位之后，UART控制命令响应模块从非易失存储器中载入配置信息，各路接口按照配置信息实现UART数据帧的直通转发或HDLC数据帧的转发传输；同时通信协议转换控制器可在工作状态下，实时接收UART控制命令，并根据UART控制命令进行UART数据帧的直通转发模式和转发为HDLC数据帧模式之间的转换。
工作在所述UART数据帧的直通转发模式时，FPGA通过内部逻辑直接将对应的UART信号线相连，实现直通转发。
工作在转发为HDLC数据帧模式时，数据从UART接口输入到HDLC接口输出，或者数据从HDLC接口输入到UART接口输出。
数据从UART接口输入到HDLC接口输出时具体包括如下步骤：
(A)UART数据帧的采集与解包模块进行UART数据帧的采集，按照约定的UART数据帧结构解包数据，完成对数据帧正确性的校验，并存入模块内构的FIFO缓存中；
(B)UART数据帧转换为HDLC数据帧的校验处理模块将步骤(A)得到的解包数据转化为HDLC数据帧格式，并嵌入CCITT-16校验信息；
(C)HDLC数据帧编码输出模块按照设置的时钟配置方式(使用内部生成时钟或外部时钟)发送步骤(B)中得到的HDLC数据帧。
数据从HDLC接口输入到UART接口输出时具体包括如下步骤：
(a)HDLC数据帧的采集与解包模块按照设置的时钟配置方式(使用内部生成时钟或外部时钟)采集HDLC数据，根据CCITT-16校验方式校验数据帧的正确性，并存入模块内构的FIFO缓存中；
(b)HDLC数据帧转换为UART数据帧的校验处理模块将步骤(a)得到的HDLC数据按照约定的UART数据帧结构重新构建数据帧，并嵌入校验信息；
(c)UART数据帧编码输出模块按照约定的波特率、数据位、停止位和校验位设置，发送步骤(b)得到的UART数据帧。
图2所示为采用本发明设计的某通信协议转换控制板卡的组成示意图。图中采用了本发明的方法实现了2路HDLC-UART通信协议转换或4路UART通信直通传输。该通信协议转换控制卡可用于实现同时存在HDLC和UART通信协议的大型系统中的通信互联。
本发明采用硬件描述语言在FPGA上实现多路HDLC-UART通信协议转换控制器，如实施例所描述，本发明能够灵活地定制实现多路HDLC-UART通信协议转换控制器的特性功能，能够对通道数量进行灵活扩展，提高了系统设计的灵活性和设计效率，解决了同时存在这两种通信协议并需要实现通信互联的大型系统中缺乏方便有效的协议转发互联芯片的现状，具备较高的实际应用价值。
以上仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于FPGA的多路HDLC-UART转换系统，其特征在于，包括：
UART数据帧的采集与解包模块，用于采集UART数据，按照约定的UART数据帧结构解包数据，校验数据帧正确性并存储，根据应用需求，配置模块中的UART数据帧结构；
UART数据帧转换为HDLC数据帧的校验处理模块，用于将解包的数据转化为HDLC数据帧格式，并嵌入校验信息；
HDLC数据帧编码输出模块，用于按照设置的时钟配置方式发送HDLC数据帧；
HDLC数据帧的采集与解包模块，用于采集HDLC数据，校验数据帧正确性并存储；
HDLC数据帧转换为UART数据帧的校验处理模块，用于按照约定的UART数据帧结构，重新构建数据帧，并嵌入校验信息；
UART数据帧编码输出模块，用于按照约定的波特率、数据位、停止位和校验位设置，发送UART数据帧；
UART数据帧直通转发模块，用于将UART数据帧直接转发到特定的UART通道；
UART控制命令响应模块，用于接收上位机的配置命令，控制转发模式及HDLC时钟，并将配置信息存储至非易失存储器中，在板卡上电复位之后载入存储器中的配置；
转发模式控制模块，用于根据配置的转发模式信息控制不同的转发模式。
HDLC时钟控制模块，用于根据配置的HDLC时钟信息，控制HDLC链路的时钟。
2.根据权利要求1所述的一种基于FPGA的多路HDLC-UART转换系统，其特征在于，UART数据帧的采集与解包模块和HDLC数据帧的采集与解包模块所述的校验数据帧正确性并存储，均存储在模块内构的FIFO缓存中。
3.根据权利要求1所述的一种基于FPGA的多路HDLC-UART转换系统，其特征在于，UART数据帧转换为HDLC数据帧的校验处理模块所述嵌入校验信息，采用的校验方式为CCITT-16。
4.根据权利要求1所述的一种基于FPGA的多路HDLC-UART转换系统，其特征在于，所述HDLC链路的时钟设置为采用外部时钟或使用模块内部产生的不同频率的时钟。
5.一种基于FPGA的多路HDLC-UART转换方法，其特征在于，具体步骤如下：上电复位之后，UART控制命令响应模块从非易失存储器中载入配置信息，各路接口按照配置信息实现UART数据帧的直通转发或HDLC数据帧的转发传输；同时通信协议转换控制器可在工作状态下，实时接收UART控制命令，并根据UART控制命令进行UART数据帧的直通转发模式和转发为HDLC数据帧模式之间的转换。
6.根据权利要求5所述的一种基于FPGA的多路HDLC-UART转换方法，其特征在于，工作在所述UART数据帧的直通转发模式时，FPGA通过内部逻辑直接将对应的UART信号线相连，实现直通转发。
7.根据权利要求5所述的一种基于FPGA的多路HDLC-UART转换方法，其特征在于，工作在转发为HDLC数据帧模式时，数据从UART接口输入到HDLC接口输出，或者数据从HDLC接口输入到UART接口输出。
8.根据权利要求7所述的一种基于FPGA的多路HDLC-UART转换方法，其特征在于，所述数据从UART接口输入到HDLC接口输出具体包括如下步骤：
(A)UART数据帧的采集与解包模块进行UART数据帧的采集，按照约定的UART数据帧结构解包数据，完成对数据帧正确性的校验，并存入模块内构的FIFO缓存中；
(B)UART数据帧转换为HDLC数据帧的校验处理模块将步骤(A)得到的解包数据转化为HDLC数据帧格式，并嵌入校验信息；
(C)HDLC数据帧编码输出模块按照设置的时钟配置方式发送步骤(B)中得到的HDLC数据帧。
9.根据权利要求7所述的一种基于FPGA的多路HDLC-UART转换方法，其特征在于，所述数据从HDLC接口输入到UART接口输出具体包括如下步骤：
(a)HDLC数据帧的采集与解包模块按照设置的时钟配置方式采集HDLC数据，校验数据帧的正确性，并存入模块内构的FIFO缓存中；
(b)HDLC数据帧转换为UART数据帧的校验处理模块将步骤(a)得到的HDLC数据按照约定的UART数据帧结构重新构建数据帧，并嵌入校验信息；
(c)UART数据帧编码输出模块按照约定的波特率、数据位、停止位和校验位设置，发送步骤(b)得到的UART数据帧。
10.根据权利要求8所述的一种基于FPGA的多路HDLC-UART转换方法，其特征在于，步骤(B)中所述嵌入校验信息具体为嵌入CCITT-16校验信息。
CN201610925152.1A 2016-10-24 2016-10-24 一种基于fpga的多路hdlc-uart转换系统及方法 Active CN106411918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610925152.1A CN106411918B (zh) 2016-10-24 2016-10-24 一种基于fpga的多路hdlc-uart转换系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610925152.1A CN106411918B (zh) 2016-10-24 2016-10-24 一种基于fpga的多路hdlc-uart转换系统及方法

Publications (2)

Publication Number Publication Date
CN106411918A true CN106411918A (zh) 2017-02-15
CN106411918B CN106411918B (zh) 2019-08-06

Family

ID=58013155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610925152.1A Active CN106411918B (zh) 2016-10-24 2016-10-24 一种基于fpga的多路hdlc-uart转换系统及方法

Country Status (1)

Country Link
CN (1) CN106411918B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547066A (zh) * 2018-11-02 2019-03-29 中国电子科技集团公司第二十八研究所 一种基于fpga的专线通信分路控制实现方法及控制系统
CN110138505A (zh) * 2019-03-29 2019-08-16 中国人民解放军战略支援部队信息工程大学 一种异构协议转换的crc计算方法及系统
CN112187789A (zh) * 2020-09-27 2021-01-05 中国电子科技集团公司第二十八研究所 一种数据链路协议转换系统
CN109831434B (zh) * 2019-01-31 2021-03-02 西安微电子技术研究所 一种基于自定义交换策略的多协议通信交换控制器
CN113033087A (zh) * 2021-03-17 2021-06-25 电子科技大学 一种基于fpga用于光神经网络的高速数据传输方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355631A (zh) * 2000-11-29 2002-06-26 深圳市中兴通讯股份有限公司 帧定位查找及码流转换电路和方法
CN101692675A (zh) * 2009-10-20 2010-04-07 中国电子科技集团公司第二十八研究所 多通道智能化数据通信处理系统
US20120224485A1 (en) * 2011-03-02 2012-09-06 Qualcomm Incorporated Architecture for wlan offload in a wireless device
CN103180855A (zh) * 2010-08-24 2013-06-26 史密夫和内修有限公司 用于医疗设备之间的安全互操作性的方法和系统
CN104255004A (zh) * 2012-04-26 2014-12-31 飞思卡尔半导体公司 直通转发模块及在直通转发模式下接收和发射数据帧的方法
CN104330993A (zh) * 2014-10-27 2015-02-04 中国北车集团大连机车研究所有限公司 电力机车微机控制系统串行通信板及其实现方法
CN105243988A (zh) * 2015-10-08 2016-01-13 西安诺瓦电子科技有限公司 嵌入式led显示控制器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355631A (zh) * 2000-11-29 2002-06-26 深圳市中兴通讯股份有限公司 帧定位查找及码流转换电路和方法
CN101692675A (zh) * 2009-10-20 2010-04-07 中国电子科技集团公司第二十八研究所 多通道智能化数据通信处理系统
CN103180855A (zh) * 2010-08-24 2013-06-26 史密夫和内修有限公司 用于医疗设备之间的安全互操作性的方法和系统
US20120224485A1 (en) * 2011-03-02 2012-09-06 Qualcomm Incorporated Architecture for wlan offload in a wireless device
CN104255004A (zh) * 2012-04-26 2014-12-31 飞思卡尔半导体公司 直通转发模块及在直通转发模式下接收和发射数据帧的方法
CN104330993A (zh) * 2014-10-27 2015-02-04 中国北车集团大连机车研究所有限公司 电力机车微机控制系统串行通信板及其实现方法
CN105243988A (zh) * 2015-10-08 2016-01-13 西安诺瓦电子科技有限公司 嵌入式led显示控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孟敬，王冬青，丁明伟等: "HDLC/UAＲT通信网关的设计", 《工业仪表与自动化装置》 *
王剑博，胡晓吉: "基于FPGA的智能串行通信板卡的设计与实现", 《现代电子技术》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547066A (zh) * 2018-11-02 2019-03-29 中国电子科技集团公司第二十八研究所 一种基于fpga的专线通信分路控制实现方法及控制系统
CN109547066B (zh) * 2018-11-02 2021-08-06 中国电子科技集团公司第二十八研究所 一种基于fpga的专线通信分路控制实现方法及控制系统
CN109831434B (zh) * 2019-01-31 2021-03-02 西安微电子技术研究所 一种基于自定义交换策略的多协议通信交换控制器
CN110138505A (zh) * 2019-03-29 2019-08-16 中国人民解放军战略支援部队信息工程大学 一种异构协议转换的crc计算方法及系统
CN110138505B (zh) * 2019-03-29 2022-03-25 中国人民解放军战略支援部队信息工程大学 一种异构协议转换的crc计算方法及系统
CN112187789A (zh) * 2020-09-27 2021-01-05 中国电子科技集团公司第二十八研究所 一种数据链路协议转换系统
CN112187789B (zh) * 2020-09-27 2022-09-06 中国电子科技集团公司第二十八研究所 一种数据链路协议转换系统
CN113033087A (zh) * 2021-03-17 2021-06-25 电子科技大学 一种基于fpga用于光神经网络的高速数据传输方法
CN113033087B (zh) * 2021-03-17 2022-06-07 电子科技大学 一种基于fpga用于光神经网络的高速数据传输方法

Also Published As

Publication number Publication date
CN106411918B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN106411918A (zh) 一种基于fpga的多路hdlc‑uart转换系统及方法
CN103885919B (zh) 一种多dsp和fpga并行处理系统及实现方法
CN106257434B (zh) 一种基于增强型外设互连协议总线的数据传输方法及装置
CN105072008B (zh) 基于总线拓扑式模块化卫星平台电子综合信息处理系统
CN111064545B (zh) 基于fpga实现具有spw接口的专网地检装置及方法
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN110224789B (zh) 一种基于fpga的多模式hdlc控制器
CN102752180A (zh) Can总线网络节点的实现方法
CN105302753B (zh) 一种基于fpga和fifo芯片的多通道hdlc数据处理装置
CN102841372A (zh) 用于地震勘探的级联采集站高效流水线数传系统及方法
CN107193769A (zh) 一种基于asi接口的数据收发系统
CN104993982A (zh) 一种fpga芯片内置phy收发器功能的以太网实现系统
CN112187789B (zh) 一种数据链路协议转换系统
CN107741915A (zh) 一种基于sdio接口的fpga板级通信装置及通信方法
CN106569975A (zh) 一种基于高速串行总线的大容量数据实时存储系统
CN106788566A (zh) 基于以太网物理层芯片速率连续可变的收发器及传输方法
CN101832125B (zh) 一种基于edib总线的井下程序远程更新装置
CN107908587A (zh) 基于usb3.0的实时数据采集传输装置
CN107436851A (zh) 串行外设接口四线隔离系统及其控制方法
CN110673201B (zh) 基于单芯片fpga的低功耗有线地震仪及其高速自组网方法
CN110474692A (zh) 一种光通信设备、光通信系统、数据传输方法及存储介质
CN104796653B (zh) 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置
CN206907017U (zh) Usb信号延长器、usb信号传输系统
CN109582619A (zh) 一种高速串行总线与低速串行总线数据传输和转换方法
CN102253875A (zh) 基于PicoBlaze嵌入式软核处理器的FPGA逻辑模块调试与数据采集方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant