CN106383303A - 基于观察点与并行的故障注入模拟方法及装置 - Google Patents

基于观察点与并行的故障注入模拟方法及装置 Download PDF

Info

Publication number
CN106383303A
CN106383303A CN201610751802.5A CN201610751802A CN106383303A CN 106383303 A CN106383303 A CN 106383303A CN 201610751802 A CN201610751802 A CN 201610751802A CN 106383303 A CN106383303 A CN 106383303A
Authority
CN
China
Prior art keywords
fault location
direct fault
observation
point
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610751802.5A
Other languages
English (en)
Inventor
肖立伊
李安龙
赵强
齐春华
曹雪兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201610751802.5A priority Critical patent/CN106383303A/zh
Publication of CN106383303A publication Critical patent/CN106383303A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种基于观察点与并行的故障注入模拟方法及装置，属于集成电路故障注入模拟方法领域，为了解决现有技术的故障注入模拟方法使用单一观察点、单进程，导致模拟时间过长的缺点，进而提供了一种基于观察点与并行的故障注入模拟方法，包括：从目标电路描述代码获得测试数据；设置故障注入参数；针对测试数据设置预设个观察点，使用并行方式进行故障注入，并生成输出文件；在每段的故障注入后，在下一个观察点检测所述目标电路是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一段故障注入；分析所述输出文件，得到故障分析结果。本发明还包括一种基于观察点与并行的故障注入模拟装置。本发明适用于集成电路抗辐射性能评估。

Description

基于观察点与并行的故障注入模拟方法及装置
技术领域
本发明属于集成电路故障注入模拟方法，具体涉及一种基于观察点与并行的故障注入模拟方法及装置。
背景技术
随着集成电路工艺的提高，集成电路对温度变化、各种辐射和电磁干扰的影响越来越敏感；同时，随着集成电路在航天领域的广泛应用，集成电路可靠性问题逐渐成为设计时和性能同等需要考虑的问题。在辐射粒子导致的大部分错误中，大部分是单粒子翻转(Single Event Upset,SEU)和单粒子瞬态(Single Event Transient,SET)导致，故障注入可以有效的评估集成电路的加固效果。
现有技术中，常见的故障注入方法包括地面加速辐照实验和计算机模拟环境下的故障注入。地面加速辐照实验属于事后检验，不能够贯穿芯片设计流程当中，且成本较高。计算机模拟故障注入可以及时发现问题，定位故障节点，并且与芯片设计流程可以结合，但是传统的计算机仿真故障注入速度较慢，当故障注入次数较多，电路复杂时故障注入时间会太长。
发明内容
本发明的目的是为了解决现有技术的故障注入模拟方法使用单一观察点、单进程，导致仿真时间过长的缺点，而提出一种于观察点与并行的故障注入模拟方法和装置。
基于观察点与并行的故障注入模拟方法包括：
步骤一：从目标电路描述代码中获得测试数据。
步骤二：通过获得的测试数据分析电路层次结构，获得变量和网线信号的信号路径。
步骤三：设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；
步骤四：针对所述测试数据设置预设数量的观察点，使用并行方式进行故障注入，并生成输出文件；所述设置预设数量的观察点具体包括：将一次仿真的时间依据总仿真时间平均分成预设数量个段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和距下一段的观察点一段时间之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一次故障注入。
步骤五：分析所述输出文件，得到故障分析结果。
本发明还包括一种基于观察点与并行的故障注入模拟装置，包括：
数据接收模块，用于从目标电路描述代码获得测试数据；
词法分析模块，用于采用获得的测试数据分析电路层次结构，获得变量和网线信号的层次结构；
参数设置模块，用于设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；
故障注入模块，用于针对所述测试数据设置预设数量的观察点，使用并行方式进行故障注入，并生成输出文件；所述设置预设数量的观察点具体包括：将一次模拟的时间依据总模拟时间平均分成预设数量个段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和下一段的观察点之前的特定点之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一次故障注入。
数据分析模块，用于分析所述输出文件，得到故障分析结果。
本发明的有益效果为：把一次的仿真时间分为多段，在每一段的末尾设置观察点，并且使用并行方法进行多个故障注入，大大提高了模拟速度，减少了模拟时间。
附图说明
图1是本发明的基于观察点与并行的故障注入仿真方法的实施例的流程图；
图2是本发明的基于观察点与并行的故障注入仿真装置的实施例的结构示意图；
图3是本发明的故障注入仿真装置的一个具体实施例的结构图；
图4是现有技术中的故障注入方法的示意图；
图5是本发明的实施例的故障注入方法的示意图。
具体实施方式
具体实施方式一：如图1所示，本实施方式的基于观察点与并行的故障注入仿真方法包括：
步骤一：从目标电路描述代码获得测试数据。目标代码可以为Verilog源代码。在一个具体的实施例中，测试数据可以包括目标电路的描述源代码、测试向量。
步骤二：采用获得的测试数据，分析电路的层次结构，获得变量和网线信号的信号路径。
步骤三：设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；其中故障注入位置可以为在电路层次结构中的任意位置；故障注入类型可以包括SEU(单粒子翻转)以及SET(单粒子瞬态脉冲)；故障注入时间可以由工具随机生成，即故障注入时间可以为在一条时间轴上进行注入的任意时间点；监测信号可以为用户关心的电路位置处信号节点。
步骤四：针对所述测试数据设置预设数量的观察点，使用并行方式进行故障注入，并生成输出文件；所述设置预设数量的观察点具体包括：将一次模拟的时间依据模拟时间平均分成预设数量个段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和下一段的观察点之前的特定点之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一次故障注入。
在实际使用中故障注入位置可以为在满足上述条件的随机时刻，“下一段的观察点之前的特定点”的理由是，需要保证从故障注入时间到观察点有足够的时间保证错误完全显现，使其与单个观察点的仿真有同样的效果。“预设数量”意味着设置的观察点数量要依据电路的复杂程度设置，电路仿真时间越长，则应设置的观察个数越多。
步骤五：分析所述输出文件，得到故障分析结果。
具体实施方式二：本实施方式与具体实施方式一不同的是：在步骤四中，使用并行方式进行故障注入包括同时使用至少两个VSIM进程，具体的VSIM进程可以根据处理器的性能进行设置。其中VSIM进程是仿真软件Modelsim中的主要进程，本发明主要使用VSIM进程。
其它步骤及参数与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二之一不同的是：本发明的方法用于评估集成电路的抗辐射性能。在航天等领域，集成电路结构往往非常复杂，本发明的故障注入模拟方法的仿真速度优势可以更好地体现出来。
其它步骤及参数与具体实施方式一或二之一相同。
具体实施方式四：如图2所示，本实施方式的基于观察点与并行的故障注入模拟装置1包括：
数据接收模块11，用于从目标电路描述代码获得测试数据；
词法分析模块12，用于采用获得的测试数据分析电路层次结构，获得变量和网线信号的层次结构；
参数设置模块13，用于设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；
故障注入模块14，用于针对所述测试数据设置多个观察点，使用并行方式进行故障注入，并生成输出文件；所述设置多个观察点具体包括：将一次模拟的时间根据模拟时间平均分成至少多段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和距下一段的观察点一段时间之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一次故障注入。
数据分析模块15，用于分析所述输出文件，得到故障分析结果。
数据接收模块与所述参数设置模块可以具有能够接收用户输入的图形界面。
本发明一个具体实施例的结构图如图3所示，故障注入模块包括数据采集脚本以及故障注入脚本，其中数据采集脚本从参数设置模块采集故障注入参数，并将采集结果发送至故障注入脚本，以便数据采集脚本和故障注入脚本控制仿真工具进行故障注入过程。故障注入模块还包括Modelsim仿真工具，用于执行所述数据采集脚本以及故障注入脚本，以便实现故障注入过程，所述仿真工具生成的输出文件发送至所述数据分析模块。其中数据采集脚本和故障注入脚本都分别包含了多观察点设置和多进程的内容。
本实施方式的基本框架是基于故障注入相关流程和理论进行搭建的，主要包括目标电路文件输入和分析、相关参数输入和故障模型选择、Verilog词法分析、故障注入和数据采集。其中，故障注入需要在仿真器中执行，故系统需要包含一个仿真器模块，在众多被广泛应用的成熟的仿真器中，选用Modelsim(仿真软件)作为故障注入工具的核心仿真器模块。
图3为故障注入工具的系统架构流程，整个系统通过GUI(图形界面)的接口完成和用户的交互，包括设计的读入，相关参数的选择，对用户透明的故障注入过程，用户可以根据实时反馈的信息观测故障注入是否正常进行，并且采用基于观察点和并行的方法对故障注入过程进行加速，试验结束之后，在进行数据分析之后以报告的形式提交结果给用户。
系统核心部分采用Perl程序语言进行设计，用户交互界面采用Gtk2-perl开发，故障注入方法选用仿真命令注入的方式。在该辐射评估模拟模型中要对代码文件和脚本文件进行大量的文本处理，而Perl语言具有强大的文本处理能力，内嵌正则表达式引擎，可以很方便的对文本进行处理。
1)用户交互设计：图形化的用户界面可以为用户提供一个直观，良好和方便的可视化操作接口，接收用户的输入，并且输出结果。图形化界面可以包含选择目标文件模块、注入配置模块和注入执行模块三个子模块。
选择目标文件模块用于选择工作路径，源代码位置，测试向量位置等信息，并在所有输入文件提供好后进行语法分析。
注入配置模块用于输入故障注入的参数，包括每位信号故障注入次数、总仿真时间、故障注入区域、故障模型和观察点个数。
注入执行模块用于显示文本输出结果，对故障注入进行初始化，编译verilog文件，捕获参考模型状态参数，生成“黄金模型”(即最佳工作状态所对应的参数组合)，对初始化完成的工程生成故障注入脚本，进行故障注入，最后打印输出报告。
2)词法分析器设计：
词法分析器分析内容主要包括整体电路层次结构、所有信号、信号的层次路径、相应的输出信号。词法分析器采用perl语言开发，内部以哈希和数组对分析结果存储，关键词和标识符的识别采用perl内置正则引擎分析。
在对Verilog代码进行分析的算法中，建立了若干个哈希以储存相关的层次信息，包括：
％module_name，用以存储设计中的每一个模块名。
％module_realize_times，用以存储每一个模块的例化次数。
％module_relaize_name，用以存储每一次例化的实例名。
词法分析器对设计层次结构的分析是基于对模块例化的依赖关系的解析，通过哈希这种特殊的数据结构，进行存储和索引，在依赖关系的分析中，只考虑每个例化的模块与其上层模块的关系，而不考虑下层和更上层，可以通过这样的层层关系得到整个的设计的层次结构。在完成对目标电路的层次化解析之后，需要对电路内部寄存器变量和线网信号以及输出信号进行分析，并且建立Modelsim可以接受的索引路径。
3)基于观察点的加速策略：现有技术的故障注入方法如图4所示，是在一次仿真进程中，只注入一个故障，在程序执行完以后，再观察集成电路的IP核是否失效。在一次仿真进程中能够依次注入多个故障，就可以在相同仿真时间内增加故障注入次数，从而减小故障注入实验时间。本发明提出了基于观察点的加速策略，故障注入加速原理如图5所示。把一次仿真时间平均分成N段，每段末尾作为一个观察点，每一次故障注入位于上一个观察点和距下一个观察点特定时间之前的某一时刻。每次注入故障后，在下一个观察点检测是否失效，如果运行正常，则继续下一段故障注入；如果结果错误，则返回到上一个观察点，开始下一次故障注入。
具体的，可以根据用户交互界面获得的故障注入时间和故障注入次数，将所有的故障划分到各个观察点之间，随机生成故障注入时间，并且保证从故障注入时间到观察点有足够的时间保证错误完全显现，使其与单个观察点的仿真具有同样的效果。
基于观察点的加速策略有利于提高仿真速度，减少仿真时间，使故障注入更有意义。
4)基于并行的加速策略：HDL仿真器由于本身仿真考虑时序仿真问题，所以都采用单进程的方式运行，方便时序分析，但是由于故障注入工具中，多个故障注入之间并没有直接联系，本发明提出了采用并行的方法对故障注入工具进行加速，采用多进程的方法，同时运行多个vsim进程，充分挖掘多核性能，使故障注入工具可以充分利用计算机资源，有效对故障注入过程进行加速。
具体的可以提前根据处理器的性能，设置并行进程的个数，按照并行进程的个数，将多个故障注入评分到多个进程中，同时进行故障注入和仿真。
5)自动故障注入故障脚本管理：本发明中的故障注入工具可以自动随机生成故障注入时间，故障注入时间满足随机分布。故障注入方式采用基于仿真命令的方式修改电路中信号的逻辑值，可以选择对SEU和SET两种常见故障模型进行故障注入，并将监测信号实时记录，方便进行量化分析。自动故障注入脚本可以按照用户命令，生成TCL脚本，实现与仿真器的交互。
故障注入管理模块会按照用户命令，初始化编译，生成“黄金模型”，得到正常状态下的信号值，输出到文件中。然后自动注入故障，得到故障注入后实时的信号变化状态，存储到文件中。
6)数据分析：试验完成后，工具会逐一比对“黄金模型”下和故障注入情况下的信号输出文件，分析数据，根据比对结果，统计相应的故障率，错误率，系统恢复率以及电路层次结构，并显示到用户交互界面上。
本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种基于观察点与并行的故障注入模拟方法，其特征在于，包括如下步骤：
步骤一：从目标电路描述代码获得测试数据；
步骤二：采用获得的测试数据分析电路层次结构，获得变量和网线信号的层次结构；
步骤三：设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；
步骤四：针对所述测试数据设置预定数量的观察点，使用并行方式进行故障注入，并生成输出文件；所述设置预定数量的观察点具体包括：将一次模拟的时间依据总模拟时间平均分成预定数量个段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和距下一段的观察点一段时间之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回到上一个观察点开始下一段故障注入；
步骤五：分析所述输出文件，得到故障分析结果。
2.根据权利要求1所述的方法，其特征在于，在步骤四中，所述使用并行方式进行故障注入包括同时使用至少两个VSIM进程。
3.根据权利要求1或2所述的方法，其特征在于，在步骤三中，所述故障注入时间由仿真工具随机生成，所述仿真工具为Modelsim仿真工具。
4.根据权利要求3所述的方法，其特征在于，在步骤一中，所述测试数据包括目标电路的描述源代码、测试向量。
5.根据权利要求1的方法，其特征在于，所述方法用于评估集成电路的抗辐射性能。
6.一种基于观察点与并行的故障注入模拟装置，其特征在于，包括：
数据接收模块，用于从目标电路描述代码获得测试数据；
词法分析模块，用于采用获得的测试数据分析电路层次结构，获得变量和网线信号的层次结构；
参数设置模块，用于设置故障注入参数，所述故障注入参数包括故障注入位置，故障注入类型、故障注入时间、故障注入次数、监测信号以及观察点个数；
故障注入模块，用于针对所述测试数据设置预设数量的观察点，使用并行方式进行故障注入，并生成输出文件；所述设置预设数量的观察点具体包括：将一次模拟的时间依据总模拟时间平均分成预设数量个段，每段末尾作为一个观察点，每一次的故障注入位置位于上一段的观察点和下一段的观察点之前的特定点之间的时刻，并在每段的故障注入后，在下一个观察点检测所述目标程序是否正常运行，若是，则进行下一段注入，若否，则回 到上一个观察点开始下一次故障注入。
数据分析模块，用于分析所述输出文件，得到故障分析结果。
7.根据权利要求5所述的装置，其特征在于，所述数据接收模块与所述参数设置模块具有能够接收用户输入的图形界面。
8.根据权利要求6所述的装置，其特征在于，所述故障分析结果包括故障率、错误率、系统恢复率以及电路层次路径。
9.根据权利要求6所述的装置，其特征在于，所述故障注入模块包括数据采集脚本以及故障注入脚本，其中数据采集脚本从参数设置模块采集故障注入参数，并将采集结果发送至故障注入脚本，以便数据采集脚本和故障注入脚本控制仿真工具进行故障注入过程。
10.根据权利要求9所述的装置，其特征在于，所述故障注入模块还包括Modelsim仿真工具，用于执行所述数据采集脚本以及故障注入脚本，以便实现故障注入过程，所述仿真工具生成的输出文件发送至所述数据分析模块。
CN201610751802.5A 2016-08-26 2016-08-26 基于观察点与并行的故障注入模拟方法及装置 Pending CN106383303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610751802.5A CN106383303A (zh) 2016-08-26 2016-08-26 基于观察点与并行的故障注入模拟方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610751802.5A CN106383303A (zh) 2016-08-26 2016-08-26 基于观察点与并行的故障注入模拟方法及装置

Publications (1)

Publication Number Publication Date
CN106383303A true CN106383303A (zh) 2017-02-08

Family

ID=57917094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610751802.5A Pending CN106383303A (zh) 2016-08-26 2016-08-26 基于观察点与并行的故障注入模拟方法及装置

Country Status (1)

Country Link
CN (1) CN106383303A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN109459629A (zh) * 2018-10-10 2019-03-12 北京航空航天大学 一种基于恢复率的恢复能力评估方法
CN109559583A (zh) * 2017-09-27 2019-04-02 华为技术有限公司 故障模拟方法及其装置
CN109582550A (zh) * 2018-09-29 2019-04-05 阿里巴巴集团控股有限公司 一种获取全量业务场景故障集合的方法、装置及服务器
CN110008076A (zh) * 2019-03-25 2019-07-12 中国科学院半导体研究所 处理器可靠性评估方法、装置、电子设备及存储介质
CN112580282A (zh) * 2020-12-23 2021-03-30 海光信息技术股份有限公司 用于集成电路设计验证的方法、装置、设备以及存储介质
CN117539215A (zh) * 2023-04-25 2024-02-09 北京芯思维科技有限公司 控制芯片的单次瞬时故障注入方法及装置
CN117539216A (zh) * 2023-04-25 2024-02-09 北京芯思维科技有限公司 控制芯片的周期性瞬时故障注入方法及装置
CN117952047A (zh) * 2024-02-28 2024-04-30 上海芯思维信息科技有限公司 故障检验方法、装置、计算设备及计算机存储介质
CN117539216B (zh) * 2023-04-25 2024-10-22 北京芯思维科技有限公司 控制芯片的周期性瞬时故障注入方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945547A (zh) * 2006-10-31 2007-04-11 哈尔滨工业大学 一种嵌入式故障注入系统及其方法
CN101770417A (zh) * 2010-01-15 2010-07-07 哈尔滨工业大学 基于jtag的硬件故障注入系统及故障注入方法
CN103198868A (zh) * 2013-04-16 2013-07-10 西北核技术研究所 一种用于单粒子翻转的故障模拟系统及分析方法
CN103473162A (zh) * 2013-09-25 2013-12-25 浪潮电子信息产业股份有限公司 一种基于软件故障注入的可靠性评测系统设计方法
CN104331324A (zh) * 2014-11-04 2015-02-04 哈尔滨工业大学 MapReduce故障注入套件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945547A (zh) * 2006-10-31 2007-04-11 哈尔滨工业大学 一种嵌入式故障注入系统及其方法
CN101770417A (zh) * 2010-01-15 2010-07-07 哈尔滨工业大学 基于jtag的硬件故障注入系统及故障注入方法
CN103198868A (zh) * 2013-04-16 2013-07-10 西北核技术研究所 一种用于单粒子翻转的故障模拟系统及分析方法
CN103473162A (zh) * 2013-09-25 2013-12-25 浪潮电子信息产业股份有限公司 一种基于软件故障注入的可靠性评测系统设计方法
CN104331324A (zh) * 2014-11-04 2015-02-04 哈尔滨工业大学 MapReduce故障注入套件

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
B. PARROTTA等: "New techniques for accelerating fault injection in VHDL descriptions", 《PROCEEDINGS 6TH IEEE INTERNATIONAL ON-LINE TESTING WORKSHOP》 *
O. RUANO等: "Performance Analysis and Improvements for a Simulation-based Fault Injection Platform", 《2008 IEEE INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS》 *
布鲁尔（M.A.BREUER）等: "《数字系统的诊断和可靠性设计》", 31 August 1983, 北京：人民邮电出版社 *
武振平: "基于 VHDL 故障注入的处理器敏感性分析", 《中国优秀硕士学位论文全文数据库 信息科技辑 （月刊）》 *
赵强: "抗 SET 触发器设计及故障注入工具开发", 《中国优秀硕士学位论文全文数据库 信息科技辑 （月刊）》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107167725B (zh) * 2017-03-30 2019-10-25 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN109559583A (zh) * 2017-09-27 2019-04-02 华为技术有限公司 故障模拟方法及其装置
CN109559583B (zh) * 2017-09-27 2022-04-05 华为技术有限公司 故障模拟方法及其装置
CN109582550B (zh) * 2018-09-29 2022-04-26 创新先进技术有限公司 一种获取全量业务场景故障集合的方法、装置及服务器
CN109582550A (zh) * 2018-09-29 2019-04-05 阿里巴巴集团控股有限公司 一种获取全量业务场景故障集合的方法、装置及服务器
CN109459629A (zh) * 2018-10-10 2019-03-12 北京航空航天大学 一种基于恢复率的恢复能力评估方法
CN110008076A (zh) * 2019-03-25 2019-07-12 中国科学院半导体研究所 处理器可靠性评估方法、装置、电子设备及存储介质
CN112580282A (zh) * 2020-12-23 2021-03-30 海光信息技术股份有限公司 用于集成电路设计验证的方法、装置、设备以及存储介质
CN117539215A (zh) * 2023-04-25 2024-02-09 北京芯思维科技有限公司 控制芯片的单次瞬时故障注入方法及装置
CN117539216A (zh) * 2023-04-25 2024-02-09 北京芯思维科技有限公司 控制芯片的周期性瞬时故障注入方法及装置
CN117539216B (zh) * 2023-04-25 2024-10-22 北京芯思维科技有限公司 控制芯片的周期性瞬时故障注入方法及装置
CN117952047A (zh) * 2024-02-28 2024-04-30 上海芯思维信息科技有限公司 故障检验方法、装置、计算设备及计算机存储介质

Similar Documents

Publication Publication Date Title
CN106383303A (zh) 基于观察点与并行的故障注入模拟方法及装置
CN100576221C (zh) 一种验证抗单粒子效应能力的故障注入系统及其方法
Mansour et al. An automated SEU fault-injection method and tool for HDL-based designs
CN102789416B (zh) 面向bit软件测试的存储器故障注入方法及其模拟器
US6742166B2 (en) System and method for evaluating functional coverage linked to a verification test plan
CN109684681A (zh) 应用uvm验证平台的高层次化验证方法
CN107167725B (zh) 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN108363894A (zh) 一种电路级单粒子效应仿真平台
CN103473162A (zh) 一种基于软件故障注入的可靠性评测系统设计方法
Civera et al. Exploiting FPGA-based techniques for fault injection campaigns on VLSI circuits
Papadimitriou et al. A multiple fault injection methodology based on cone partitioning towards RTL modeling of laser attacks
CN104635144A (zh) 一种不依赖基准曲线的硬件木马检测方法
US20200074040A1 (en) Hierarchical expression coverage clustering for design verification
US20200327027A1 (en) Automated Self-Check of a Closed Loop Emulation Replay
CN117130348A (zh) 一种面向车规芯片功能安全验证平台、方法、设备及介质
Reorda et al. Fault injection-based reliability evaluation of SoPCs
CN108427838A (zh) 一种基于仿真的数字电路故障注入方法
CN103901342B (zh) 一种基于掩码文件的fpga精确故障注入系统
Sterpone et al. Layout-aware multi-cell upsets effects analysis on TMR circuits implemented on SRAM-based FPGAs
Papadimitriou et al. Analysis of laser-induced errors: RTL fault models versus layout locality characteristics
Vanhauwaert et al. A flexible SoPC-based fault injection environment
Zheng et al. Fitvs: A fpga-based emulation tool for high-efficiency hardness evaluation
Guibbaud et al. New combined approach for the evaluation of the soft-errors of complex ICs
CN108304659B (zh) 一种基于LabVIEW平台的开关电源测试性分析系统及方法
Balston et al. Emulation in post-silicon validation: It's not just for functionality anymore

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170208

RJ01 Rejection of invention patent application after publication