CN106341266A - 具有主动和被动传输模式的硬件tcp/ip协议栈 - Google Patents

具有主动和被动传输模式的硬件tcp/ip协议栈 Download PDF

Info

Publication number
CN106341266A
CN106341266A CN201610817067.3A CN201610817067A CN106341266A CN 106341266 A CN106341266 A CN 106341266A CN 201610817067 A CN201610817067 A CN 201610817067A CN 106341266 A CN106341266 A CN 106341266A
Authority
CN
China
Prior art keywords
tcp
data
hardware
frame
protocol stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610817067.3A
Other languages
English (en)
Other versions
CN106341266B (zh
Inventor
刘泉
李政颖
徐智强
陈晓威
候亚荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University of Technology WUT
Original Assignee
Wuhan University of Technology WUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University of Technology WUT filed Critical Wuhan University of Technology WUT
Priority to CN201610817067.3A priority Critical patent/CN106341266B/zh
Publication of CN106341266A publication Critical patent/CN106341266A/zh
Application granted granted Critical
Publication of CN106341266B publication Critical patent/CN106341266B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种具有主动和被动传输模式的硬件TCP/IP协议栈，包括数据接口模块、TCP/IP协议栈核心模块、MAC模块和PHY芯片，其中TCP/IP协议栈核心模块包括帧解析单元、网络管理单元、帧封装单元、高速硬件发送通道和软件发送通道。本发明同时具有硬件传输通道和软件传输通道两种接口，为应用层功能实现提供了极大的便利，本设计灵活性更高，结构更加清晰，可以广泛的用于嵌入式传感设备中。本发明提出了ARP、ICMP、TCP应答与收发等响应的优先级，后续设计中如果需要使用UDP协议或者添加其它协议，只需增加相应协议的封装和解析模块，即可实现。

Description

具有主动和被动传输模式的硬件TCP/IP协议栈
技术领域
本发明涉及专用集成电路设计和高速网络传输技术领域，具体而言，本发明设计了一种具有主动和被动传输模式的硬件TCP/IP协议栈，该协议栈同时具有高速主动传输模式和灵活的被动传输模式，非常适用于嵌入式传感设备。
背景技术
随着网络技术的普及和信息技术的发展，越来越多的嵌入式传感设备需要将采集的温度、振动、压力等传感数据通过网络接口传输给服务器等后台设备。当数据采集节点增多，采集频率变高，传感设备将需要很高的网络传输速率。例如每个节点的传感信息用2Byte数据表示，布置1000个节点，采集频率为50KHz，则其需要的网络传输速率至少为800Mbps。
目前，绝大部分网络传输功能都是基于软件TCP/IP协议栈，其网络传输速率主要受软件执行速率限制。在嵌入式系统中，由于受到内存大小、CPU处理能力等硬件限制，大部分设备只能运行轻量级TCP/IP协议栈，如LwIP和uIP协议栈，其网络传输速率进一步受到限制。而且，基于软件的网络协议栈存在一个严重的问题，就是当处理器需要同时处理其它任务时，例如采集和标定传感信号，其网络传输速率将显著降低。因此，这些系统都很难实现稳定的高速TCP传输。
近年来，出现了一些采用硬件协议栈的设计方案。中国专利：基于FPGA的UDP/IPv6硬件协议栈及实现方法，申请号：CN201310137881设计了基于FPGA的UDP/IPv6硬件协议栈，可实现百兆传输速率；中国专利：一种UDP高速数据收发系统及方法，申请号：CN201510796364，在FPGA内设计了一种硬件UDP高速数据收发系统，可实现千兆传输速率；《An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernetconnectivity》[C].IEEE 23rd Norchip Conference,2005和《Reduced TCP/IP ProtocolImplement in VHDL[C].International Workshop on Intelligent Systems andApplications》ISA,2009，在上述两篇文献中，作者设计了UDP硬件协议栈；在《A VersatileUDP/IP based PC-FPGA Communication Platform》[C].IEEE Reconfigurable Computingand FPGAs(ReConFig),2012 International Conference on中，作者提出了一种UDP硬件协议栈的数据收发器结构。但是上述现有技术中均存在UDP协议不面向连接，因此没有数据流量控制和丢包处理功能的问题。
同时，也有研究者提出了全硬件TCP/IP协议栈设计。在《An Embedded TCP/IPHard Core for Smart Grid Information and Communication Networks》[C].44th IEEESoutheastern Symposium on System Theory,2012中，一种硬件TCP协议栈被用来提高智能传感器的网络传输速率；《Hardware-Based TCP Processor for Gigabit Ethernet》[C].IEEE TRANSACTIONS ON NUCLEAR SCIENCE,VOL.55,NO.3,JUNE 2008中，作者设计了一种硬件TCP/IP协议栈叫做SiTCP；中国专利：一种全硬件TCP协议栈实现方法，申请号：CN201410067748中提出了一种全硬件TCP协议栈。但是，这些设计存在一些不足和缺陷，无法满足嵌入式传感设备的应用需求。首先，以上硬件协议栈只提供了唯一的数据传输接口，如一种全硬件TCP协议栈实现方法中仅设计了主机接口控制模块。然而实际应用中，嵌入式传感设备不仅需要高速传输传感值，也需要传输一些低速的具有自定义帧格式的交互信息，如设备和控制台之间的命令、状态交互，这些通信内容灵活多变，适合用软件而非逻辑硬件来实现。当传感数据流通过主机接口模块高速不间断传输时，该设计就很难进行交互信息的收发。其次，上述现有文件中的网络管理功能设计存在不足，没有给出不同协议应答的优先级设计。
发明内容
本发明的目的是针对上述技术问题，提供一种具有主动和被动传输模式的硬件TCP/IP协议栈，使得协议栈既可以通过硬件数据通道以主动模式高速传输传感数据，也可以通过软件数据通道与软件系统对接，在被动模式下灵活的传输交互信息。
为实现上述目的，本发明所设计的具有主动和被动传输模式的硬件TCP/IP协议栈，其特殊之处在于，所述硬件TCP/IP协议栈包括：
TCP/IP协议栈核心模块：包括帧解析单元、网络管理单元、帧封装单元、高速硬件数据通道和软件数据通道，所述帧解析单元用于接收网络帧数据，对ARP、ICMP、UDP和TCP协议帧数据解析，解析出的网络参数和应用数据，同时分析客户机数据类型产生连接请求；所述网络管理单元用于进行TCP连接状态分析，并将连接请求进行优先级仲裁，发送优先级使能信号，然后对发送数据的TCP帧头进行相应赋值；所述帧封装单元模块根据优先级使能信号，分别进行ARP、ICMP、UDP和TCP帧数据封装；所述高速硬件数据通道用于从基于FPGA的硬件逻辑读取数据存储并自动产生硬件发送请求；所述软件数据通道用于从基于软核的软件系统读取数据并存入缓存，然后直接由基于软核的软件系统产生发送请求；
MAC模块：用于TCP/IP协议栈核心模块与PHY芯片对接；
PHY芯片：用于与客户机对接。
进一步地，所述帧解析单元包括接收帧缓存：用于存储来自MAC模块的网络帧数据；
解析帧数据：用于将网络帧数据按照帧协议逐层解析，并提取应用层数据发送至应用数据缓存、提取网络参数发送至网络参数；
分析客户机：用于分析客户机的操作类型，并发送TCP帧通知和连接请求，所述TCP帧通知包括TCP应答、TCP重传和定时器触发，所述连接请求包括ARP请求和PING请求；
应用数据缓存：用于缓存应用层数据；
网络参数：用于缓存网络参数。
更进一步地，所述网络管理单元包括
TCP连接状态分析：用于根据TCP帧通知对TCP连接状态进行分析并生成响应信号；
优先级仲裁器：用于根据响应信号、连接请求和硬件发送请求进行优先级仲裁并产生优先级使能信号；
TCP发送管理：用于对发送数据的TCP帧头进行相应赋值。
更进一步地，所述帧封装单元包括ARP封装、ICMP封装、UDP封装和TCP封装，分别用于根据优先级使能信号读取高速硬件数据通道和软件数据通道的数据并分别进行ARP、ICMP、UDP和TCP帧数据封装，所述帧封装单元还包括用于缓存封装后的数据的发送帧缓存。
更进一步地，所述高速硬件数据通道包括FIFO：用于缓存通过硬件数据接口从基于FPGA的硬件逻辑接收的数据。
更进一步地，所述软件数据通道包括软件数据缓存：用于缓存通过软件数据接口从基于软核的软件系统接收的数据和软件发送请求。
更进一步地，所述硬件数据通道还包括存储容量自动检测：用于检测所述FIFO的存储容量，当接收缓存存储满一半，立即向优先级仲裁器发送硬件发送请求。
更进一步地，所述MAC模块包括
PHY参数配置：用于通过MDIO接口对PHY芯片进行参数配置；
MAC接收缓存：用于缓存接收数据；
MAC接收：用于通过RGMII接口从PHY芯片接收数据；
CRC检查用于对接收数据进行CRC值校验；
生成CRC：用于产生发送数据的CRC值；
MAC发送：用于通过RGMII接口向PHY芯片发送数据；
MAC发送缓存：用于缓存待发送数据。
更进一步地，所述MAC模块还包括忙检测，所述忙检测连接MAC发送缓存和TCP/IP协议栈核心模块，用于检测MAC模块是否正在发送数据。忙检测用于检测MAC的工作状态，若MAC模块没有发送数据而处于空闲状态，则允许TCP/IP协议栈模块向发送缓存写入新数据。
更进一步地，所述优先级仲裁器进行优先级仲裁的顺序为：TCP应答、TCP重传、定时器触发、ARP请求、PING请求、硬件发送请求。
相对于已有设计，本发明的突出性特点在于：
(1)本发明同时具有硬件传输通道和软件传输通道两种接口，为应用层功能实现提供了极大的便利。其中硬件传输通道是主动传输模式，应用层只需将大容量数据不间断写入接口缓存即可，该通道内部会自动生成发送请求，从而可以实现高速网路传输；软件传输通道是被动传输模式，软件系统写入数据后需要给出发送请求，然后数据才会通过硬件协议栈传输，这种设计可以方便软件系统灵活地发送一些低速的交互信息。
(2)本发明设计了不同协议的响应优先级。本发明设计了ARP、ICMP、TCP应答与收发等响应的优先级，后续设计中如果需要使用UDP协议或者添加其它协议，只需增加相应协议的封装和解析模块，修改本发明给出的优先级，即可实现。
(3)本发明给出了TCP连接管理的结构设计。本发明在网络管理中设计了三层结构：TCP连接状态分析，优先级仲裁和TCP发送管理。通过TCP发送和接收两个状态机实现TCP连接的管理，能保证嵌入式传感设备进行稳定的网络传输。
本发明的有益效果：本发明设计了一种硬件TCP/IP协议栈，该协议栈不仅具有高速硬件数据接口，也提供了软件数据接口，相比于已有的硬件协议栈，本设计灵活性更高，结构更加清晰，可以广泛的用于嵌入式传感设备中。
附图说明
图1为本发明的结构示意图；
图2为图1中TCP/IP协议栈核心模块的结构框图；
图3为TCP接收状态机；
图4为TCP发送状态机；
图5为高速硬件通道写数据时序图；
图6为软件数据通道写数据的程序流程图。
其中：TCP/IP协议栈核心模块1，帧解析单元1-1，接收帧缓存1-11，解析帧数据1-12，分析客户机1-13，应用数据缓存1-14，网络参数1-15，网络管理单元1-2，TCP连接状态分析1-21，优先级仲裁器1-22，TCP发送管理1-23，帧封装单元1-3，ARP封装1-31，ICMP封装1-32，UDP封装1-33，TCP封装1-34，高速硬件数据通道1-4，FIFO1-41，存储容量自动检测1-42，软件数据通道1-5，软件数据缓存1-51，MAC模块2，PHY参数配置2-1，MAC接收缓存2-2，MAC接收2-3，CRC检查2-4，生成CRC2-5，MAC发送2-6，MAC发送缓存2-7，忙检测2-8，PHY芯片3，客户机4，基于FPGA的硬件逻辑5，基于软核的软件系统6。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细描述。
如图1所示，本发明一种具有主动和被动传输模式的硬件TCP/IP协议栈，包括TCP/IP协议栈核心模块1、MAC模块2和PHY芯片3。
TCP/IP协议栈核心模块1：包括帧解析单元1-1、网络管理单元1-2、帧封装单元1-3、高速硬件数据通道1-4和软件数据通道1-5。帧解析单元1-1用于接收网络帧数据，对ARP、ICMP、UDP和TCP协议帧数据解析，解析出的网络参数和应用数据，同时分析客户机4数据类型产生相应应答或连接请求；网络管理单元1-2用于进行TCP连接状态分析，并将应答或连接请求进行优先级仲裁，发送优先级使能信号，然后对发送数据的TCP帧头进行相应赋值；帧封装单元1-3模块根据优先级使能信号，分别进行ARP、ICMP、UDP和TCP帧数据封装；高速硬件数据通道1-4用于从基于FPGA的硬件逻辑5读取数据存储并自动产生硬件发送请求；软件数据通道1-5用于从基于软核的软件系统6读取数据并存入缓存，然后直接由基于软核的软件系统6产生发送请求。
帧解析单元1-1包括接收帧缓存1-11、解析帧数据1-12、分析客户机1-13、应用数据缓存1-14、网络参数1-15。接收帧缓存1-11：用于存储来自MAC模块2的网络帧数据；解析帧数据1-12：用于将网络帧数据按照帧协议逐层解析，并提取应用层数据发送至应用数据缓存1-14、提取网络参数发送至网络参数1-15；分析客户机1-13：用于分析客户机4的操作类型，并发送TCP帧通知和连接请求，TCP帧通知包括TCP应答、TCP重传和定时器触发，连接请求包括ARP请求和PING请求；应用数据缓存1-14：用于缓存应用层数据；网络参数1-15：用于缓存网络参数。
网络管理单元1-2包括TCP连接状态分析1-21、优先级仲裁器1-22、TCP发送管理1-23。TCP连接状态分析1-21：用于根据TCP帧通知对TCP连接状态进行分析并生成响应信号；优先级仲裁器1-22：用于根据响应信号、连接请求和硬件发送请求进行优先级仲裁并产生优先级使能信号；TCP发送管理1-23：用于对发送数据的TCP帧头进行相应赋值。
帧封装单元1-3包括ARP封装1-31、ICMP封装1-32、UDP封装1-33和TCP封装1-34，分别用于根据优先级使能信号读取高速硬件数据通道1-4和软件数据通道1-5的数据并分别进行ARP、ICMP、UDP和TCP帧数据封装，帧封装单元1-3还包括用于缓存封装后的数据的发送帧缓存1-35。
帧解析单元1-1中接收帧缓存1-11存储接收的网络帧数据，然后送入解析帧数据1-12，对ARP、ICMP、UDP和TCP协议帧数据解析，将解析出的网络参数和应用数据分别送入网络参数1-15和应用数据缓存1-14，同时分析客户机数据类型。网络管理单元1-2中进行TCP连接状态分析，生成TCP应答请求、TCP重传请求和定时器触发请求，同时与ARP请求、PING请求以及软硬件发送请求送给优先级仲裁器1-22进行仲裁，TCP发送管理1-23通过优先级仲裁器1-22给出的信号对发送数据的TCP帧头进行相应赋值。帧封装单元1-3，接收优先级仲裁器1-22给出的使能信号，分别进行ARP、ICMP、UDP和TCP帧数据封装。整体模块工作时钟为125MHz。
高速硬件数据通道1-4包括FIFO1-41和存储容量自动检测1-42。FIFO1-41：用于缓存通过硬件数据接口从基于FPGA的硬件逻辑5接收的数据。存储容量自动检测1-42：用于检测FIFO1-41的存储容量，当接收缓存存储满一半，立即向优先级仲裁器1-22发送硬件发送请求。
软件数据通道1-5包括软件数据缓存1-51：用于缓存通过软件数据接口从基于软核的软件系统6接收的数据和软件发送请求。软件发送通道1-5中，将基于软核的软件系统6产生的数据存入小容量缓存，然后直接由基于软核的软件系统6产生发送请求。
MAC模块2：用于TCP/IP协议栈核心模块1与PHY芯片3对接。MAC模块2包括PHY参数配置2-1、MAC接收缓存2-2、MAC接收2-3、CRC检查2-4、生成CRC2-5、MAC发送2-6、MAC发送缓存2-7、忙检测2-8。
PHY参数配置2-1：用于通过MDIO接口对PHY芯片4进行参数配置；MAC接收缓存2-2：用于缓存接收数据；MAC接收2-3：用于通过RGMII接口从PHY芯片4接收数据；CRC检查2-4用于对接收数据进行CRC值校验；生成CRC2-5：用于产生发送数据的CRC值；MAC发送2-6：用于通过RGMII接口向PHY芯片4发送数据；MAC发送缓存2-7：用于缓存发送数据。忙检测2-8连接MAC发送缓存2-7和TCP/IP协议栈核心模块1，用于检测MAC是否正在发送数据，若MAC模块2没有发送数据而处于空闲状态，则允许TCP/IP协议栈模块1向发送缓存2-7写入新数据。
PHY芯片3：用于与客户机4对接。PHY芯片3可以采用千兆PHY芯片88E1111。
本发明对标准的TCP/IP协议栈进行了裁剪，只保留了ARP,ICMP,UDP和TCP协议。在这些协议中，ARP协议用来获取MAC地址；ICMP协议用来应答客户机的ping命令；UDP协议用来作为测试协议，辅助测试和开发；TCP协议用来完成嵌入式设备与客户机的数据、命令交互。
本发明工作时：接收帧缓存1-11存储来自MAC模块2的网络帧数据，解析帧数据1-12对原始数据帧按照帧协议逐层解析，如果收到的数据帧目标IP地址错误则直接丢弃，然后提取网络参数(IP地址、MAC地址、端口号)送入网络参数1-15。如果接收帧缓存1-11中存有应用层数据，则解析帧数据1-12会将数据转存到应用数据缓存1-14缓存中，然后等待嵌入式设备中的应用层即基于FPGA的硬件逻辑5读取该数据。分析客户机1-13分析客户机4的操作类型，如果接收到的是TCP帧，则通知网络管理单元1-2中的TCP连接状态分析1-21进一步分析，如果客户机4发出ARP请求则生成ARP请求信号，如果客户机4发出ping请求则生成ping请求。
TCP连接状态分析1-21对客户机4与基于FPGA的硬件逻辑5的TCP连接状态进行详细分析并生成响应信号，如图3所示为TCP连接状态分析的详细状态转移图；TCP发送管理1-23通过优先级仲裁器1-22给出的请求信号与分析序列号与应答号来控制TCP数据的发送，如图4所示为TCP发送管理的状态转移图。因为TCP协议是面向连接的，嵌入式设备作为主机需要及时调节连接状态。完整的TCP连接管理十分复杂，因此本发明按照图3、图4所示进行了简化，来实现以下目标：
(1)TCP连接的建立、关闭和复位；
(2)丢包检测、重传和快速恢复；
(3)简易的流量控制。
为了及时的分析TCP的连接状态，本发明把整个状态流程分割成了两部分：发送状态机和接收状态机。在整个状态转换中，寄存器TCPState被用来实时标记TCP的连接状态。以下两个状态机的设计是本发明的重点。
上述技术方案中，如图3所示，接收状态转移流程分为如下几步：
(1)首先接收状态机处于接收空闲状态。TCPState被标记为0，所有的网络参数和TCP帧头信息被清空。
(2)当接收到来自客户机的TCP帧，从接收空闲状态跳转为TCP标志位检测状态。它会分析包含在TCP帧头的标志位并做出相应判断。(a)当该帧是请求建立连接(F:SYN)，则跳转到半连接状态，然后发送连接请求应答(Send:SYN&ACK),跳转到接收空闲状态；(b)当该帧是请求复位(F:RST)，则跳转到关闭连接状态，然后跳转到接收空闲状态；(c)当该帧是关闭连接请求(F＝FIN)，则跳转到半关闭状态，然后发送应答(Send:ACK),跳转到关闭等待状态，最后发送关闭应答(Send:FIN&ACK),进入接收空闲状态；(d)当该帧是数据帧(F＝PUSH)，则跳转到接收数据状态，然后发送应答帧(Send:ACK),最后跳转到接收空闲状态；(e)当该帧是TCP应答帧(F:ACK)，则跳转到应答分析状态。
(3)当处于应答分析状态时，TCPState的下一个状态将由TCPState的当前值与应答内容共同决定。(a)当TCPState当前值为1(T＝1表明已建立半连接)，则跳转到建立连接状态，然后返回到接收空闲状态；(b)当TCPState当前值为3(T＝3表明连接已经半关闭)，则跳转到关闭连接状态，然后返回到接收空闲状态；(c)当TCPState当前值为2并且Disable值为0(T＝2&D＝0表明已建立连接并且正在发送数据)，跳转到丢包检测状态；(d)当TCPState当前值为2并且Disable值为1(T＝2&D＝1表明已建立连接并且已停止发送数据)，跳转到流量控制检测状态；(e)当TCPState当前值为4(T＝4表明丢包重传后等待客户机响应)，跳转到拥塞检测状态。
(4)当处于丢包检测状态时，将会判断客户机确认号ACK是否出现3次以上的重复，如果没有则说明正常，跳转到接收空闲状态，否则跳转到重传状态。重传状态中系统重新发送已丢包数据，然后跳转到暂停状态，接着跳转到开启定时器状态，最后回到接收空闲状态。上述设计是本发明的重点，其运行机制为：如果TCPState处于暂停状态但没有收到来自客户机的应答帧，则会长期处于等待状态。为了避免这种不合理状态，本发明增加了一个计时器用来作为连接保活机制。当状态机进入暂停状态，这个计时器机会立即启动。如果在定时时间到来前收到了客户机应答帧，这个定时器将会被关掉，状态机恢复成正常状态；否则，定时器将会触发服务器发送试探帧给客户机，直至收到来自客户机的应答帧。
(5)当处于拥塞检测状态时，系统将会检查客户机的TCP窗口。如果窗口太小，则说明客户机存在数据拥塞。此时跳转到复位定时器状态，定时器时间到会发送试探帧，然后等待客户机的回复。如果窗口正常，则跳转到关闭定时器状态，然后跳转到恢复连接状态，最后返回接收空闲状态。
(6)当处于流量控制检测状态时，系统会计算服务器的序列号与当前收到的客户机的应答号的差值，如果差值大于6000，则跳转到复位定时器状态，最后跳转到接收空闲状态；如果差值小于6000，则跳转到关闭定时器状态，然后跳转到使能发送状态，最后跳转到接收空闲状态。
上述技术方案中，如图4所示，发送状态流程分为如下几步：
(1)首先，发送状态机处于发送空闲状态。
(2)当TCP建立连接(T＝2)并且发送使能(D＝0)时，如果收到发送请求(SendREQ),则跳转到发送数据状态，然后跳转到检测流量状态。
(3)当处于流量检测状态时，如果检测正常，则跳转到发送空闲状态，否则跳转到开启定时器状态，然后跳转到停止发送状态，最后返回到发送空闲状态。以上设计的运行机制是：客户机的应答帧存在滞后现象，通常快速传输时客户机在接收到2帧或更多帧数据后才会发送一次应答帧，所以很有必要在发送状态机中设计流量控制功能。每次发送完数据，在检测流量状态中会计算服务器的序列号与客户机的应答号的差值，如果差值大于6000，则会启动定时器，同时发送状态机进入暂停阶段直至收到来自客户机的应答帧。
(4)当定时器定时时间到，会触发发送状态机从发送空闲状态跳转到发送测试帧状态。
优先级仲裁器1-22会对6类请求进行仲裁，本发明设计的优先级如下。因为ARP协议需要交换MAC地址，所以响应级别最高；ping请求作为硬件连接测试，响应级别为2；TCP连接、关闭和应答请求出现频率低但对于TCP连接很重要，响应级别为3；重传和定时器触发请求需要及时响应，所以优先级要高于发送数据，优先级顺序列表如表1所示。
表1优先级顺序列表
上述设计方案中，如图5所示为高速硬件发送通道数据写入时序图。当嵌入式设备采集了大量数据需要通过网口发送时，只需要按照时序将数据高速写入高速硬件数据通道1-4的缓存FIFO1-41即可。存储容量自动检测1-42会监测FIFO1-41存储容量，当接收缓存存储满一半，它会立即产生数据发送请求。帧封装单元1-3部分接着将FIFO1-41中的数据封装成标准的协议结构，以最高的效率发送数据给客户机4。本文设置最大段长度(MSS)为1400来保证高的发送效率。使用率计算公式如下：
U m a x = M S S H M A C + H I P + H T C P + M S S - - - ( 1 )
在各种参数中，HMAC,HIP和HTCP分别代表网络帧、IP帧以及TCP帧的帧头长度，它们的值分别为14,20和20。因此计算可得Umax＝96.29％，这表明本设计具有很高的数据传输效率。在高速硬件发送模式下，整个网络传输过程不需要外界干预，硬件接口可以高速写入数据，协议栈自动的以很高的效率传输数据，所以该模式有很高的网络传输速率。
上述设计方案中，如图6所示为软件发送模式下的SendData()函数程序流程图。软件系统通过软件数据接口将数据写入软件数据通道1-5包括软件数据缓存1-51中，然后再触发软件发送请求信号，实现数据的网络传输。程序开始后，对发送数据长度进行判断，如果单次发送数据大于1400，则返回值赋值为0，程序终止，发送失败；如果小于1400，则先写入数据，然后通过给软件发送请求置低再置高，产生上升沿触发，硬件协议栈则会响应请求立即发送软件数据缓存1-51中所有数据，产生触发信号后程序正常返回。软件发送通道的设计可以支持应用层进行基于软件系统的灵活设计。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述硬件TCP/IP协议栈包括：
TCP/IP协议栈核心模块(1)：包括帧解析单元(1-1)、网络管理单元(1-2)、帧封装单元(1-3)、高速硬件数据通道(1-4)和软件数据通道(1-5)，所述帧解析单元(1-1)用于接收网络帧数据，对ARP、ICMP、UDP和TCP协议帧数据解析，解析出的网络参数和应用数据，同时分析客户机(4)数据类型产生连接请求；所述网络管理单元(1-2)用于进行TCP连接状态分析，并将连接请求进行优先级仲裁，发送优先级使能信号，然后对发送数据的TCP帧头进行相应赋值；所述帧封装单元(1-3)模块根据优先级使能信号，分别进行ARP、ICMP、UDP和TCP帧数据封装；所述高速硬件数据通道(1-4)用于从基于FPGA的硬件逻辑(5)读取数据存储并自动产生硬件发送请求；所述软件数据通道(1-5)用于从基于软核的软件系统(6)读取数据并存入缓存，然后直接由基于软核的软件系统(6)产生发送请求；
MAC模块(2)：用于TCP/IP协议栈核心模块(1)与PHY芯片(3)对接；
PHY芯片(3)：用于与客户机(4)对接。
2.根据权利要求1所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述帧解析单元(1-1)包括
接收帧缓存(1-11)：用于存储来自MAC模块(2)的网络帧数据；
解析帧数据(1-12)：用于将网络帧数据按照帧协议逐层解析，并提取应用层数据发送至应用数据缓存(1-14)、提取网络参数发送至网络参数(1-15)；
分析客户机(1-13)：用于分析客户机(4)的操作类型，并发送TCP帧通知和连接请求，所述TCP帧通知包括TCP应答、TCP重传和定时器触发，所述连接请求包括ARP请求和PING请求；
应用数据缓存(1-14)：用于缓存应用层数据；
网络参数(1-15)：用于缓存网络参数。
3.根据权利要求2所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述网络管理单元(1-2)包括
TCP连接状态分析(1-21)：用于根据TCP帧通知对TCP连接状态进行分析并生成响应信号；
优先级仲裁器(1-22)：用于根据响应信号、连接请求和硬件发送请求进行优先级仲裁并产生优先级使能信号；
TCP发送管理(1-23)：用于对发送数据的TCP帧头进行相应赋值。
4.根据权利要求2所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述帧封装单元(1-3)包括ARP封装(1-31)、ICMP封装(1-32)、UDP封装(1-33)和TCP封装(1-34)，分别用于根据优先级使能信号读取高速硬件数据通道(1-4)和软件数据通道(1-5)的数据并分别进行ARP、ICMP、UDP和TCP帧数据封装，所述帧封装单元(1-3)还包括用于缓存封装后的数据的发送帧缓存(1-35)。
5.根据权利要求3所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述高速硬件数据通道(1-4)包括FIFO(1-41)：用于缓存通过硬件数据接口从基于FPGA的硬件逻辑(5)接收的数据。
6.根据权利要求2所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述软件数据通道(1-5)包括软件数据缓存(1-51)：用于缓存通过软件数据接口从基于软核的软件系统(6)接收的数据和软件发送请求。
7.根据权利要求5所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述硬件数据通道(1-4)还包括存储容量自动检测(1-42)：用于检测所述FIFO(1-41)的存储容量，当接收缓存存储满一半，立即向优先级仲裁器(1-22)发送硬件发送请求。
8.根据权利要求1所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述MAC模块(2)包括
PHY参数配置(2-1)：用于通过MDIO接口对PHY芯片(3)进行参数配置；
MAC接收缓存(2-2)：用于缓存接收数据；
MAC接收(2-3)：用于通过RGMII接口从PHY芯片(3)接收数据；
CRC检查(2-4)用于对接收数据进行CRC值校验；
生成CRC(2-5)：用于产生发送数据的CRC值；
MAC发送(2-6)：用于通过RGMII接口向PHY芯片(4)发送数据；
MAC发送缓存(2-7)：用于缓存待发送数据。
9.根据权利要求8所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述MAC模块(2)还包括忙检测(2-8)，所述忙检测(2-8)连接MAC发送缓存(2-7)和TCP/IP协议栈核心模块(1)，用于检测MAC模块(2)是否正在发送数据。
10.根据权利要求7所述的具有主动和被动传输模式的硬件TCP/IP协议栈，其特征在于：所述优先级仲裁器(1-22)进行优先级仲裁的顺序为：TCP应答、TCP重传、定时器触发、ARP请求、PING请求、硬件发送请求。
CN201610817067.3A 2016-09-12 2016-09-12 具有主动和被动传输模式的硬件tcp/ip协议栈装置 Expired - Fee Related CN106341266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610817067.3A CN106341266B (zh) 2016-09-12 2016-09-12 具有主动和被动传输模式的硬件tcp/ip协议栈装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610817067.3A CN106341266B (zh) 2016-09-12 2016-09-12 具有主动和被动传输模式的硬件tcp/ip协议栈装置

Publications (2)

Publication Number Publication Date
CN106341266A true CN106341266A (zh) 2017-01-18
CN106341266B CN106341266B (zh) 2019-09-24

Family

ID=57838665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610817067.3A Expired - Fee Related CN106341266B (zh) 2016-09-12 2016-09-12 具有主动和被动传输模式的硬件tcp/ip协议栈装置

Country Status (1)

Country Link
CN (1) CN106341266B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039591A (zh) * 2017-06-08 2018-12-18 佛山芯珠微电子有限公司 基于fpga的物联网络信息加密系统的实现方法
CN109040004A (zh) * 2018-05-25 2018-12-18 北京无线电测量研究所 Tcp/ip协议实现方法、装置及存储介质
CN110971909A (zh) * 2019-12-13 2020-04-07 湖南君瀚信息技术有限公司 一种低功耗低延时soc芯片
CN111711996A (zh) * 2020-08-20 2020-09-25 飞天诚信科技股份有限公司 一种tcp通信稳定传输的方法及装置
CN111726361A (zh) * 2020-06-19 2020-09-29 西安微电子技术研究所 一种以太网通信协议栈系统及实现方法
CN113395293A (zh) * 2021-07-13 2021-09-14 上海睿赛德电子科技有限公司 一种基于rpc的网络套接字实现方法
CN114095901A (zh) * 2020-08-24 2022-02-25 中车株洲电力机车研究所有限公司 通信数据处理方法及装置
CN114489840A (zh) * 2022-01-14 2022-05-13 南京邮电大学 基于fpga的tcp/ip硬件卸载系统及其实现方法
CN115460085A (zh) * 2022-08-20 2022-12-09 西安翔腾微电子科技有限公司 一种以太网协议加速电路及方法
CN117749912A (zh) * 2024-02-19 2024-03-22 浙江双元科技股份有限公司 一种基于fpga模块的数据传输控制方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1642142A (zh) * 2003-11-24 2005-07-20 三星电子株式会社 使用软件和硬件协议栈的多媒体通信设备及其通信方法
US20100174770A1 (en) * 2005-12-30 2010-07-08 Pandya Ashish A Runtime adaptable search processor
CN105471852A (zh) * 2015-11-18 2016-04-06 武汉精测电子技术股份有限公司 一种udp高速数据收发系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1642142A (zh) * 2003-11-24 2005-07-20 三星电子株式会社 使用软件和硬件协议栈的多媒体通信设备及其通信方法
US20100174770A1 (en) * 2005-12-30 2010-07-08 Pandya Ashish A Runtime adaptable search processor
CN105471852A (zh) * 2015-11-18 2016-04-06 武汉精测电子技术股份有限公司 一种udp高速数据收发系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAMI AMIRI ; OMAR ELKEELANY: "An embedded TCP/IP hard core for Smart Grid information and communication networks", 《PROCEEDINGS OF THE 2012 44TH SOUTHEASTERN SYMPOSIUM ON SYSTEM THEORY (SSST)》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039591A (zh) * 2017-06-08 2018-12-18 佛山芯珠微电子有限公司 基于fpga的物联网络信息加密系统的实现方法
CN109039591B (zh) * 2017-06-08 2022-04-01 佛山芯珠微电子有限公司 基于fpga的物联网络信息加密系统的实现方法
CN109040004A (zh) * 2018-05-25 2018-12-18 北京无线电测量研究所 Tcp/ip协议实现方法、装置及存储介质
CN110971909A (zh) * 2019-12-13 2020-04-07 湖南君瀚信息技术有限公司 一种低功耗低延时soc芯片
CN111726361A (zh) * 2020-06-19 2020-09-29 西安微电子技术研究所 一种以太网通信协议栈系统及实现方法
CN111711996A (zh) * 2020-08-20 2020-09-25 飞天诚信科技股份有限公司 一种tcp通信稳定传输的方法及装置
CN114095901A (zh) * 2020-08-24 2022-02-25 中车株洲电力机车研究所有限公司 通信数据处理方法及装置
CN113395293A (zh) * 2021-07-13 2021-09-14 上海睿赛德电子科技有限公司 一种基于rpc的网络套接字实现方法
CN113395293B (zh) * 2021-07-13 2023-09-15 上海睿赛德电子科技有限公司 一种基于rpc的网络套接字实现方法
CN114489840A (zh) * 2022-01-14 2022-05-13 南京邮电大学 基于fpga的tcp/ip硬件卸载系统及其实现方法
CN115460085A (zh) * 2022-08-20 2022-12-09 西安翔腾微电子科技有限公司 一种以太网协议加速电路及方法
CN117749912A (zh) * 2024-02-19 2024-03-22 浙江双元科技股份有限公司 一种基于fpga模块的数据传输控制方法及系统
CN117749912B (zh) * 2024-02-19 2024-05-10 浙江双元科技股份有限公司 一种基于fpga模块的数据传输控制方法及系统

Also Published As

Publication number Publication date
CN106341266B (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN106341266A (zh) 具有主动和被动传输模式的硬件tcp/ip协议栈
Uchida Hardware-based TCP processor for gigabit ethernet
CN109089029B (zh) 一种基于FPGA的Gige Vision接口图像传输系统与方法
CN110471872A (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN108243185A (zh) 基于ax88180的科学级ccd千兆以太网通信系统及方法
CN103986931B (zh) 一种fpga+dsp结构上基于srio总线传输视频数据的实现方法
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
CN107645398A (zh) 一种诊断网络性能和故障的方法和装置
CN103166971B (zh) 一种多路复用串口协议转换方法
CN1319332C (zh) 基于Linux内核的高速网络流量测量器及流量测量方法
CN110971542B (zh) 基于fpga的srio数据传输系统
CN202841192U (zh) 一种支持广域网的高速、可靠的单向传输系统
CN102104502A (zh) 一种基于Linux系统的以太网网络设备性能测试平台
CN1938695A (zh) 集成电路和用于事务中止的方法
CN106921665A (zh) 一种报文处理方法及网络设备
CN108966046A (zh) 一种基于fpga的两种通信接口融合mac控制器
CN109039548A (zh) Pdcp状态报告的发送方法、装置及计算机可读存储介质
CN102420763A (zh) Dma发送方法
CN114723023B (zh) 数据通信方法及系统、脉冲神经网络运算系统
CN109922537B (zh) 无线模块及其实现方法
CN102790663B (zh) 一种应用于vlbi硬件相关处理机的全硬件网络接口
CN102402494B (zh) Xgmii接口数据处理方法及装置以及芯片间双向握手的方法
Pan et al. Design and Performance Analysis of Protocol Conversion between 5G and Modbus TCP
CN110034987A (zh) 一种基于fpga的can通信控制器
CN105939238A (zh) 一种基于SOC隔离Memory的10Gbps以太网实时数据采集方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190924

Termination date: 20210912

CF01 Termination of patent right due to non-payment of annual fee