CN106295414A - 带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法 - Google Patents

Abstract

本发明属于电阻式随机存储器外围设计领域，具体为一种带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。本发明非挥发存储器总体电路包括两部分功能不同的阻变式存储阵列、以及两部分功能对应的外围写保护电路。阻变式存储阵列包括一部分用于存储如密钥、认证标签等安全信息相关的数据，另一部分用于存储在进行写操作时需要得到确认的受保护数据。本发明可以提供安全信息相关的数据单独存储以防止任何修改或者受保护信息被无意修改或外界恶意篡改。

Description

带分区写保护和保护位置乱处理的非挥发存储器及其写操作 方法

技术领域

本发明属于非挥发存储器技术领域，具体涉及一种保障不同数据安全性的带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。

背景技术

非挥发性存储器(non-volatile memory)是指在断电后依然能存储有效信息的存储器，由于其非易失性，因此多用于长期存储资料。而由于其在密钥存储等安全领域的应用，其安全性问题就势必要纳入考虑的范畴。例如在FPGA配置流存储中，需要加密/认证，所需的加密/认证密钥需要存储在OTP区，以防止改写；而配置流存储区域，由于配置流数据本身的重要性，也需要具备很高的安全性，需要具备防止篡改/破坏的能力，但同时又具有可更新配置的灵活性，所以需要带有写保护的MTP区域。在智能卡领域，密钥等安全性要求较高的数据同样需要和其他数据有区别地加以存储。配置流、密钥、认证标签等多种类型的敏感信息，它们所具备的访问和修改权限各不相同。原有方案中，将它们置于分别独立的存储器中，这会面临结构复杂、关键信息容易被定位等风险。因此，将上述敏感信息存储在一块集中的存储器中，且提供不同分区的写保护特征，并且对敏感信息存储进行置乱处理，对于提高FPGA配置流的安全等级具有重要意义。

通常对于非挥发性存储器的保护电路分为读电路和写电路两部分，本发明研究的是写保护部分。

现有技术中为了保护非挥发性存储器写操作的安全，主要采取的措施如下：

对于含有存储单元以及能够选择性地对其进行修改的非挥发存储器的设计而言（参考us patent 5513136），图1所示结构中总体存储单元130分为两个部分：普通存储阵列131和冗余行132，其中普通存储阵列存储正常工作时所用的数据，冗余行存储其对应的保护信息。将普通存储阵列分为许多个区块，每个区块对应于冗余行中的一行或多行保护信息。普通存储阵列经由写电路120改写，写电路受到逻辑控制电路110的控制。在收到写命令请求后，外部信号输入逻辑控制电路，根据电平的高低，逻辑控制电路判断是否要读取冗余行中的保护信息，从而起到控制写电路能否修改普通存储阵列的作用。

这种结构的缺点主要在于它采用了一整行冗余行甚至多行冗余行来进行某一区块保护信息的存储，因此需要较为复杂的冗余行译码电路，同时外界控制信号也较为复杂。并且独立的模块分区及地址译码电路等设置，使得保护信息的位置容易被定位，因此抗物理攻击能力差。

另一种针对写保护而设计的非挥发存储器结构如图2所示（参考us patent6031757），相应的保护信息存储在锁位230中。逻辑控制电路210根据外部信号给出3种状态的控制信号，并将其传到扇区保护电路220。如果控制信号处于第一状态，扇区保护电路根据锁位中存储的信息决定是否允许写操作：如果在SET状态，说明该扇区被锁住，不允许写电路240对普通存储阵列250进行写操作；如果在RESET状态，说明该扇区未被锁住，允许写电路对普通存储阵列进行写操作。如果控制信号处于第二状态，直接不允许写操作，该状态适用于只读情况。如果控制信号处于第三状态，直接将锁位进行RESET操作，然后允许外部的写操作。

这种结构中锁位独立于普通存储阵列，不便于做到集成化。同时，由于锁位独立于存储阵列存在，外部攻击者可以较为方便地识别出锁位的位置。而由于锁位中存储的信息只有SET和RESET两种，因此也便于通过物理方式强行更改保护信息，从而达到恶意修改的目的。

还有一种在功能上与上述电路相似的就是图3所示的一种非挥发存储器中使用的伪OTP结构（参考us patent 2007/0133269）。其总体存储单元340分为两个部分：普通存储阵列341和OTP存储阵列342。OTP模式控制电路310接受外部的控制信号并将其转化为OTP模式信号、保护信号以及未保护信号传给OTP保护控制电路320。如果是对于普通存储阵列进行写操作，则OTP模式信号指示为非OTP区，直接通过写电路330写。如果是对于OTP存储阵列进行写操作，则OTP模式信号指示为OTP区，OTP保护控制电路通过保护信号和未保护信号来判断OTP区域是否处于保护状态，若处于保护状态则无法修改OTP存储阵列反之则可，之后输出OTP保护信号来控制写电路。这种结构的保护信息存储在OTP保护控制电路中的非挥发存储单元里。

这种结构中普通存储阵列中的数据未受到保护，极易受到攻击。而且保护信息存储在独立的非挥发存储单元中，不便于集成化的同时由于在每次对OTP存储阵列进行写操作之前都要读取相应信息，因此会降低存储速度，也就不适用于高速存储的应用中。

因此，有必要提出一种将OTP区和带保护的MTP区集成在一起而MTP又能实现分块写保护，同时写保护位置不易被定位破坏的方法，来实现针对多种安全保护需求的敏感数据的存储。

发明内容

本发明的目的在于提出一种可使具有高等级写权限的数据与具有低等级写权限的数据得到不同方式的处理并能够通过添加安全特征来抵抗部分攻击的高安全性非挥发存储器及其写操作方法。

非挥发存储器按照安全性需求，分为OTP（One-time programmable）区和MTP（Multiple-time programmable）区。

MTP区分为多个区块，并用对应的保护位信息表示该区块能否被修改。

保护位信息存储位置在MTP区内，但不共用行列地址访问方式。

保护位存储位置经由地址变换电路方可由外界高权限写信号（HOST）访问。

OTP区只能被改写一次，用于存放安全性需求很高且无需经常更改的数据；MTP区能在受保护位信息的控制下被改写多次，用于存放安全性有一定要求但需更改的数据。

本发明提供的高安全性非挥发存储器以及其外围电路，将OTP区和MTP集成，带分区写保护和保护位置乱处理的功能，以提高其存储数据抗非法篡改或恶意攻击能力。

本发明所针对的非挥发存储器，主要是逻辑工艺兼容的非挥发存储器，特别包含能通过高低阻值转换实现存储的非挥发存储器，例如阻变存储器(Resistive memory)，相变存储器(Phase-change memory)，铁电存储器(Ferroelectric memory)等。后续有关说明以阻变存储器为例。

本发明提供的高安全性非挥发存储器，其结构框图如图4所示，包括：OTP区SET控制电路410，MTP区写控制电路420（包括MTP区SET控制电路421和MTP区RESET控制电路422），写驱动电路430，地址变换电路440，存储阵列450（包括OTP存储阵列451，MTP存储阵列452，保护位存储阵列453）和写保护控制电路460。其中：

所述OTP区SET控制电路410，用于控制OTP存储阵列451的SET写操作，由于OTP区只能进行一次写入操作，因此只需要SET控制信号即可控制；所述MTP区SET控制电路421用于控制MTP存储阵列452的SET写操作，MTP区RESET控制电路422用于控制MTP存储阵列452的RESET写操作；上述控制信号和地址变换电路440一起控制了存储阵列450能否被写入以及哪一个存储单元被写入；其中，地址变换电路440在对普通存储阵列（OTP存储阵列451和MTP存储阵列452）进行写操作时不进行地址变换，在对保护位存储阵列453进行写操作时将输入地址自动转换成对应区块的保护位存储地址。这样，外界无法直接确定保护位的物理地址，为物理侦测和物理破坏保护位提供了一定的保护。写驱动电路430提供了存储单元修改时所需的电压。

本发明中，OTP存储阵列451可以包括多行存储单元。OTP存储阵列也可以在内部进行区块划分，如分为密钥存储区、认证信息存储区等一些区域来存储安全性需求很高且不需要更改的数据。MTP存储阵列452也可以包括多行存储单元。MTP存储阵列用于存储具备安全性需求且需要经常更改的数据，这里主要指一些不希望被无意中错误修改或外界恶意篡改的敏感数据。

本发明中，OTP存储阵列451可以位于存储阵列的任何位置。保护位存储阵列的一位保护位信息可以对应MTP存储阵列452中的多行作为的一个区块。这提高了电路在设计时的灵活性，而且避免了外部攻击者通过物理位置来确定高安全性要求数据存储位置。

本发明中，保护位存储阵列453可以包括1列存储单元，也可以包括2列存储单元、3列存储单元等。其位置可以位于整体存储阵列的任何位置，但要保证保护位信息与相应区块一一对应。这提高了电路在设计时的灵活性，而且避免了外部攻击者通过物理位置来确定保护位存储位置。其列地址独立于OTP存储阵列451和MTP存储阵列452的列地址，这样可以避免外界直接通过列地址来访问保护位存储区域，提高了保护位安全性。

本发明中，保护位信息可以由一位存储数据决定，也可以由两位或更多位数据决定。针对某个MTP分区的保护位的位置，可以置于保护位所在列的特定行位置，该特定行位置由地址变换电路设置，外界输入地址无法访问该位置，只有当外界高权限写信号（HOST）为有效时，外界才能修改该特定位置的保护位信息。这样可以隐藏保护位的具体行位置，提高了保护位安全性。

本发明中，OTP区SET控制电路也可以修改为OTP区RESET控制电路，这样就要修改OTP存储阵列的相应初始状态，这里采用OTP区SET控制电路为例。

在初次写入OTP存储阵列前，默认其初始状态都处于RESET状态，外部控制信号控制对于要变为SET状态的单元进行SET操作。由于其SET控制电路独立于MTP区写控制电路，因此之后无法再通过MTP区写控制电路进行修改，因此OTP存储阵列具有只被写一次的特点，主要用于存放安全要求很高且无需更改的数据。

本发明中，保护位存储阵列453存放对应的MTP存储阵列452中的保护位信息，在MTP区写控制电路收到写操作请求后，写保护控制电路会读取对应的保护位信息，并判断对应区域是否处于受保护状态，并控制MTP区写控制电路能否修改MTP存储阵列中的存储数据。

本发明的效果是：

第一，采取了将总存储阵列划分为OTP区和MTP区，从而防止了软件上利用同一写电路来对安全性要求极高的敏感信息进行恶意修改的可能。

第二，OTP存储阵列、MTP存储阵列和保护位存储阵列可位于同一阵列中使用同样的写驱动电路和读电路，这样可以便于集成，防止了外部攻击者通过写驱动电路的不同来判断攻击不同存储区域的可能性。

第三，采用了地址变换来将保护位地址置乱。这样防止了外界直接通过对于普通存储阵列的写操作来修改保护位信息，避免了用户误操作修改保护位信息的发生，同时由于外界无法直接得知保护位信息的物理地址外部攻击者将无法直接物理查看或修改保护位信息。

对于本发明提供的高安全性非挥发存储器，其中，针对OTP存储阵列进行写操作的流程如图5所示。具体步骤为：在接收到外界对于OTP区域的写操作请求时，选中对应的OTP区域501，同时通过不可逆的判断标志判断是否对于OTP区域是初次写入502。如果是初次写入，就同意写操作请求，允许写入503，然后修改OTP保护信息504，使得判断标志发生变化，之后无法再次写入OTP区域505，这样就实现了OTP区域的初始化。如果不是初次写入，则根据判断标志写操作请求无效，无法对于OTP区域进行写操作506。以上步骤完成后，结束对于OTP区域的写操作507。

这种OTP区域的实现使得这部分信息在通常情况下只能被编辑一次，可用于存储重要的安全信息，可以防止外界的恶意修改。

对于本发明提供的高安全性非挥发存储器，其中，针对MTP存储阵列进行写操作的流程如图6所示。具体步骤为：在接收到外界对于MTP区域某一区块的写操作请求时，先判断HOST=0（601），此时不进行地址变换，然后选中MTP存储阵列中的某一区块602，之后直接读出块寄存器中与选择区块相对应的保护位信息603。之后，根据读出寄存器中的保护位信息判断出选择区块是否处于保护状态604，如果是就无法写入605，如果否就允许写入606。最后，执行完上述步骤后，结束对于MTP区域的写操作607。

这种MTP区域的实现使得所存数据可以被多次修改，但在修改前要先确认保护位信息，从而实现了安全的写保护措施。而且，将保护位信息存储在寄存器中进行刷新可以大大提高每次确认的速度。

对于本发明提供的高安全性非挥发存储器，其中，针对保护位存储阵列进行写操作的流程如图7所示。具体步骤为：在接收到外界对于保护位区域的写操作请求时，先判断HOST=1（701），然后选中MTP区域中的某一区块702。在经过地址变换电路后703，将自动选中对应于选中区块的保护位。此时可以修改该保护位信息704，并在修改完成后将其信息存入到对应的寄存器中705。最后，执行完上述步骤后，结束对于保护位区域的写操作706。

这种保护位区域的实现使得只有在接收到外界高权限写信号（HOST）为有效时才能修改保护位信息，并通过地址变换来选中相应的保护位从而可以避免用户误修改保护位信息或攻击者通过物理地址了解保护位的位置信息，这大大提高了存储数据的安全性。

附图说明

图1.根据现有技术的一种非挥发存储器及外围电路结构示意图（冗余列结构）。

图2.根据现有技术的另一种非挥发存储器及外围电路结构示意图（锁位分扇区结构）。

图3.根据现有技术的另一种非挥发存储器及外围电路结构示意图（伪OTP结构）。

图4.根据本发明的一种非挥发存储器及外围电路结构。

图5.根据本发明的对于OTP存储阵列进行写操作的流程图。

图6.根据本发明的对于MTP存储阵列进行写操作的流程图。

图7.根据本发明的对于保护位存储阵列进行写操作的流程图。

图8.根据本发明提供的电路设计的一个实施例的原理图。

具体实施方式

下面结合实施例对本发明的不同区域写操作流程做进一步的详细描述。

图8为根据本发明提供的电路设计的一个更加具体的实施例的原理图，总体存储阵列分为OTP区、MTP区（810）和保护位区820三个部分。在本实施例中，以把总体MTP区分为3个区块为例，但在实际设计中也可以分为任意区块。OTP区写保护控制电路830控制OTP区在正常情况下只能进行一次写操作，写完后锁死。MTP区分为不同的区块，每一区块都有对应的保护位区中的一位保护位，把保护位区中存储的保护位信息存储到MTP区写保护控制电路840中的块状态寄存器中。写保护控制电路查询保护位信息后决定是否要进行通过写电路850进行写操作，从而实现带有写保护的MTP区功能。

该实施例中，存储阵列由行、列译码器控制选通某一个单元，一端接写电路中的写驱动电路另一端接地从而实现正向写入、反向擦除的功能。保护位区的一位保护位为1时说明对应区域受到保护禁止写入，为0时说明对应区域未受到保护允许写入。OTP区写保护控制电路中的OTP_SET信号由外部的控制电路给出，用于控制OTP区域的写入，因此OTP区域的写过程与保护位区中的存储信息无关。写保护控制电路的时钟信号产生电路根据所选区块产生时钟信号控制对应的寄存器所存的保护位信息能否被修改。写保护控制电路根据行地址的高2位判断选中的区块，并将与之对应的保护位信息以及总写允许信号WP通过逻辑运算转换为控制信号，用于控制MTP区域的SET和RESET操作是否能够进行。写保护控制电路中的块状态寄存器结构采用边沿D触发器结构实现。只有在HOST=1时才会修改写保护控制电路中块状态寄存器的值，这样可以加快读取保护位信息的速度。写电路包括了写驱动电路、读电路和MTP区写电路。写电路的C_SET信号和C_RESET信号由外部的控制电路给出，分别用于控制MTP区域的SET和RESET操作。RP信号由外部的控制电路给出，用于控制总存储阵列的读写。读出放大器把读到的存储数据放大成标准逻辑电路可以识别的范围后输出。写驱动电路用于提供写操作时所需的外加电平。

总体写操作流程

下面结合实施例对本发明的总体写操作流程做进一步的详细描述。

对于OTP区进行写操作：初次写入前，所有存储单元默认设置为RESET状态。初次写入时，OTP_SET置1，C_SET置1， C_RESET 置0，RP置0，通过行译码与列译码电路对于指定的存储单元进行SET操作。（OTP区对应的保护位默认设置是不保护状态）之后将OTP_SET置0，这样就无法通过写电路对OTP区的数据进行写操作，也就实现了只可写一次的功能。

对于MTP区进行写操作：以图示结构为例，将存储阵列分为3个区块，每个区块都有相对应的保护位信息来决定是否对其进行保护。

在对于普通存储阵列进行写操作时，C_SET（或者C_RESET）置1，C_RESET （或者C_SET）置0，RP置0，HOST置0，由于地址变换电路不工作，直接通过行译码与列译码电路对于指定的存储单元进行选择。此时，由于HOST=0，时钟信号产生电路产生3路低电平，因而寄存器的时钟为低电平，寄存器中所存的数据不变。在行地址高2位（代表所选中区块）与寄存器中存储的保护位数据进行逻辑运算后，与WP信号经或门输出控制是否允许写操作。

在对于保护位区进行写操作时，C_SET（或者C_RESET）置1，C_RESET （或者C_SET）置0，RP置0，HOST置1，由于地址变换电路工作，通过地址变换电路将所选中的行信号转换为对应于所属区块的保护位地址，同时使列译码电路不工作。由于HOST=1，使地址变换后的行地址的高2位通过时钟信号产生电路产生对应于该区块的寄存器时钟高电平信号，另外2路时钟保持低电平。因而所选寄存器工作，将读入的对应的保护位信息存到寄存器中。之后的过程与普通存储阵列类似。

这里的RP是用于决定是否可读写的信号，为0时可读写，为1时不可读写；WP是用于决定是否可写的信号，为0时可写，为1是不可写；C_SET用于对指定单元进行SET操作，C_RESET用于对指定单元进行RESET操作，由于RRAM的特性，可通过对这两个接脚置0置1来方便地进行SET或RESET操作。

尽管对本发明的描述是以参考实例的方式做出的，但是本领域的技术人员将认知到，在不脱离本发明的范围和精神的前提下，可以在形式或者细节上作出改变。

Claims (10)

1.一种高安全性的非挥发存储器，按照安全性需求，分为OTP区和MTP区；其特征在于，包括：OTP区SET控制电路，MTP区写控制电路，写驱动电路，地址变换电路，存储阵列和写保护控制电路；而MTP区写控制电路包括MTP区SET控制电路和MTP区RESET控制电路；存储阵列包括OTP存储阵列、MTP存储阵列和保护位存储阵列；其中：

所述OTP区SET控制电路，用于控制OTP存储阵列的SET写操作；所述MTP区SET控制电路用于控制MTP存储阵列的SET写操作；所述MTP区RESET控制电路用于控制MTP存储阵列的RESET写操作；上述控制信号和地址变换电路一起控制存储阵列能否被写入以及哪一个存储单元被写入；其中，地址变换电路在对普通存储阵列即OTP存储阵列和MTP存储阵列进行写操作时不进行地址变换，在对保护位存储阵列进行写操作时将输入地址自动转换成对应区块的保护位存储地址；写驱动电路提供存储单元修改时所需的电压。

2.根据权利要求1所述的非挥发存储器，其特征在于，OTP存储阵列包括多行存储单元；或者OTP存储阵列在内部进行区块划分，分为密钥存储区、认证信息存储区，用于存储安全性需求很高且不需要更改的数据；MTP存储阵列包括多行存储单元，MTP存储阵列用于存储具备安全性需求且需要经常更改的数据。

3.根据权利要求2所述的非挥发存储器，其特征在于，保护位存储阵列的一位保护位信息对应MTP存储阵列中的多行形成的一个区块。

4.根据权利要求3所述的非挥发存储器，其特征在于，保护位存储阵列包括1列存储单元、2列存储单元或3列存储单元等多列存储单元；其位置可以位于整体存储阵列的任何位置，但保护位信息与相应区块一一对应；而且其列地址独立于OTP存储阵列和MTP存储阵列的列地址。

5.根据权利要求1、2、3或4所述的非挥发存储器，其特征在于，所述保护位信息由一位存储数据决定，或者由两位或更多位数据决定；针对某个MTP分区的保护位的位置，可以置于保护位所在列的特定行位置，该特定行位置由地址变换电路设置，外界输入地址无法访问该位置，只有当外界高权限写信号（HOST）为有效时，外界才能修改该特定位置的保护位信息。

6.根据权利要求5所述的非挥发存储器，其特征在于，保护位存储阵列存放对应的MTP存储阵列中的保护位信息，在MTP区写控制电路收到写操作请求后，写保护控制电路会读取对应的保护位信息，并判断对应区域是否处于受保护状态，并控制MTP区写控制电路能否修改MTP存储阵列中的存储数据。

7.根据权利要求1、2、3或4所述的非挥发存储器，其特征在于，所针对的存储介质为逻辑工艺兼容的非挥发存储器，包括阻变存储器、相变存储器、铁电存储器。

8.一种如权利要求1所述的高安全性的非挥发存储器的写操作方法，其特征在于，针对OTP存储阵列的具体步骤为：

（1）选中OTP区域；

（2）判断是否初次写入；

（3）不是初次写入则无法写入；

（4）是初次写入则允许写入，之后修改OTP保护信息使之无法再次被写入；

（5）结束写操作流程。

9.一种如权利要求1所述的高安全性的非挥发存储器的写操作方法，其特征在于，针对MTP存储阵列的具体步骤为：

（1）HOST置0；

（2）选中MTP区域中的某一区块；

（3）读出寄存器中与该区块对应的保护位信息；

（4）判断该区块是否处于保护状态；

（5）处于保护状态则无法写入；

（6）不处于保护状态则允许写入；

（7）结束写操作流程。

10.一种如权利要求1所述的高安全性的非挥发存储器的写操作方法，其特征在于，针对保护位存储阵列的具体步骤为：

（1）HOST置1；

（2）选中MTP区域中的某一区块；

（3）进行地址变换，得到保护位存储地址；

（4）修改对应于该区块的保护位信息；

（5）将修改后的保护位信息读入到对应的寄存器中；

（6）结束写操作流程。