CN106204407B - 图形处理系统及其相关图形处理方法 - Google Patents
图形处理系统及其相关图形处理方法 Download PDFInfo
- Publication number
- CN106204407B CN106204407B CN201510304657.1A CN201510304657A CN106204407B CN 106204407 B CN106204407 B CN 106204407B CN 201510304657 A CN201510304657 A CN 201510304657A CN 106204407 B CN106204407 B CN 106204407B
- Authority
- CN
- China
- Prior art keywords
- pel
- subregion
- tile
- criterion
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
Abstract
一种图形处理系统包括决策逻辑器及可变变量缓冲器控制电路。所述决策逻辑器通过检查至少一个判据来设定控制信号,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸。所述可变变量缓冲器控制电路参考所述控制信号来判断是否将所述图元的可变变量存储至可变变量缓冲器中。本发明提出的图形处理系统及其相关图形处理方法,可根据图元的尺寸而在Pre‑Z测试的两种模式之间自适应性地切换。
Description
优先权声明
本申请主张在2014年7月3日提出申请的美国临时专利申请第62/020,415号和在2015年4月7日提出申请的美国专利申请第14/680,081号的权利,且上述美国临时专利申请和美国专利申请以引用方式并入本文中。
技术领域
本发明涉及图形处理,更具体而言,涉及一种用于至少部分地根据图元尺寸来判断是否存储可变变量的图形处理系统及其相关图形处理方法。
背景技术
在本领域中,图形处理通常以管线方式来执行,其中多级管线对数据进行操作以产生最终渲染输出(例如,所显示的帧)。当前,许多图形处理管线包括一个或多个可编程处理级,其通常被称为“着色器”,且执行程序来进行图形处理操作从而产生所需图形数据。例如,图形处理管线可包括顶点着色器及像素(片段)着色器。这些着色器是可编程的处理级,其可对输入数据值执行着色器程序来产生所需的一组输出数据,以供图形管线中的其它级做进一步处理。图形处理管线的着色器可共享可编程处理电路,或者其可以是不同的可编程处理单元。
除了顶点着色器及像素着色器以外,前期深度(Pre-Z)处理是由许多图形处理单元(graphics processing unit;GPU)所支持的特征。Pre-Z处理级位于管线中的像素着色级之前。例如,当Pre-Z处理级断定图元位于几何图形之后(即,屏幕空间中的图元是不可见)时,所述图元可被舍弃,从而可省略所述图元的后续处理以节省系统资源。如何根据Pre-Z测试结果来恰当地移除图元已成为相关领域中设计者的议题。
发明内容
本发明的其中一个目的在于提供一种用于至少部分地根据图元尺寸来判断是否存储可变变量的图形处理系统及其相关图形处理方法。
根据本发明的第一方面,一种示例性图形处理系统包括决策逻辑器及可变变量缓冲器控制电路。所述决策逻辑器用以通过检查至少一个判据来设定控制信号,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸。所述可变变量缓冲器控制电路用以参考所述控制信号来判断是否将所述图元的可变变量存储至可变变量缓冲器中。
根据本发明的第二方面,公开一种示例性图形处理方法。所述示例性图形处理方法包括:利用决策逻辑器通过检查至少一个判据来设定控制信号,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸;以及参考所述控制信号来判断是否将所述图元的可变变量存储至可变变量缓冲器中。
本发明提出的图形处理系统及其相关图形处理方法,可根据图元的尺寸而在Pre-Z测试的两种模式之间自适应性地切换。
在阅读以下对各图及图式中所例示优选实施例的详细说明之后,本发明的这些及其他目的无疑将对所属领域的普通技术人员而言显而易见。
附图说明
图1是根据本发明实施例的图形处理系统的示意图。
图2是被划分成多个图块的屏幕空间的实例的示意图。
图3是存储在图1所示图块缓冲器中的图块表的实例的示意图。
图4是根据本发明第一实施例的用于设定控制信号的方法的流程图。
图5是根据本发明实施例的对图元执行尺寸尺寸估计操作的示意图。
图6是根据图元的Pre-Z测试来作出可变变量缓冲决策的第一实例的示意图。
图7是根据图元的Pre-Z测试来选择性地移除图元的第一实例的示意图。
图8是根据图元的Pre-Z测试来作出可变变量缓冲决策的第二实例的示意图。
图9是根据图元的Pre-Z测试来选择性地移除图元的第二实例的示意图。
图10是根据本发明第二实施例的用于设定控制信号的方法的流程图。
图11是根据Pre-Z缓存命中/未命中状态来作出可变变量缓冲决策的第一实例的示意图。
图12是根据Pre-Z缓存命中/未命中状态来作出可变变量缓冲决策的第二实例的示意图。
图13是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第一示例性情形的示意图。
图14是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第二示例性情形的示意图。
图15是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第三示例性情形的示意图。
图16是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第四示例性情形的示意图。
图17是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第五示例性情形的示意图。
图18是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第六示例性情形的示意图。
具体实施方式
以下说明书及权利要求书通篇中所用的某些用语指代特定部件。如所属领域的技术人员可以理解的是,电子设备制造商可利用不同名称来指代同一个部件。本文并非以名称来区分部件,而是以功能来区分部件。在以下说明书及权利要求书中,用语“包括”是开放式的限定词语,因此其应被解释为意指“包括但不限于…”。另外,用语“耦合”旨在意指间接电连接或直接电连接。因此,当一个装置耦合到另一装置时,则这种连接可以是直接电连接或通过其他装置及连接部而实现的间接电连接。
本发明的概念在于根据图元的尺寸而在Pre-Z测试的两种模式之间自适应性地切换。当启用Pre-Z测试的第一模式时,可在图元的数据被写入图块缓冲器(tile buffer)之前移除所述图元。然而,图元的所有可变变量仍会在顶点通道(vertex pass;VP)中写入可变变量缓冲器(varying buffer)中。因此,无法节省VP可变变量写入(varying write)。当启用Pre-Z测试的第二模式时,可在图元的数据被写入图块缓冲器及可变变量缓冲器中之前移除所述图元。然而,当图元比较大时,可能会由于图元在Pre-Z测试的长时间的延迟而拖延图元的可变变量向可变变量缓冲器中的写入。利用本案所开发的自适应性Pre-Z遮挡(occlusion)设计的图形处理系统则可避免这两种模式的缺点,从而得益于这两种模式。本案所开发的自适应性Pre-Z遮挡设计的其它细节描述如下。
图1是根据本发明实施例的图形处理系统的示意图。举例而言,但本发明不限于此,图形处理系统100可以是图块式渲染(tile-based rendering;TBR)系统。如图1所示,图形处理系统100包括顶点缓冲器102、顶点着色器104、决策逻辑器106(例如,图块扫描仪107)、缓存108、前期深度(Pre-Z)缓冲器110、图块缓冲器111、可变变量缓冲器控制电路112(例如,图元可变变量先进先出(first-in first-out;FIFO)缓冲器113)、可变变量缓冲器114、像素着色器116、后处理电路117以及帧缓冲器118。对于顶点通道(VP),顶点缓冲器102中各图元的顶点数据被加载至顶点着色器104中以进行顶点着色。图块扫描仪107将屏幕空间划分成多个图块(tile)。关于由前一顶点着色器104所处理并要求由后一像素着色器116进行处理的每一图元,图块扫描仪107均检查所述图元在屏幕空间中的分布以找出所述图元所覆盖的一个或多个图块,并且将所述图元的图元信息存储至图块缓冲器111中的图块表LUTT中。需要注意的是,缓存108在某些实施例中可以是任选的。
图2是被划分成多个图块的屏幕空间的实例的示意图。在此实施例中,具有宽度Wscreen及高度Hscreen的屏幕空间200被划分成六个图块(Tile 0、Tile 1、Tile 2、Tile 3、Tile 4及Tile 5),且每一图块均具有宽度Wtile及高度Htile。应注意的是,屏幕空间尺寸及图块尺寸仅用于例示性目的,而并非旨在限制本发明。在本实施例中,屏幕空间200中存在两个图元Prim_0及Prim_1,其中,图元Prim_0覆盖四个图块(Tile 0、Tile 1、Tile 3及Tile4),且图元Prim_1仅覆盖一个图块(Tile 1)。因此,图块扫描仪107根据图元Prim_0及Prim_1在屏幕空间200中的分布而将对应的图元信息存储至图块缓冲器111中。
图3是存储在图1所示图块缓冲器111中的图块表LUTT的实例的示意图。在屏幕空间200被划分成6个图块(Tile 0至Tile 5)的情形中,图块表LUTT可被配置成具有分别与图块Tile 0至Tile 5对应的6个表项302_1至302_6。由于图元Prim_0覆盖四个图块Tile 0、Tile 1、Tile 3及Tile 4,因此图块Tile 0中图元Prim_0的图元信息存储至表项302_1中,图块Tile 1中图元Prim_0的图元信息存储至表项302_2中,图块Tile 3中图元Prim_0的图元信息存储至表项302_4中,且图块Tile 4中图元Prim_0的图元信息存储至表项302_5中。类似地,由于图元Prim_1覆盖图块Tile 1,因此图块Tile 1中图元Prim_1的图元信息存储至表项302_2中。
可变变量提供位于顶点着色器104与像素着色器116之间的界面。一般而言,顶点着色器104计算每一顶点的值,而像素着色器116计算每一像素的值。如果可变变量被限定在顶点着色器104中,则所述可变变量的值将被内插在正渲染的图元上。因此,内插值可由像素着色器116访问。关于由前一顶点着色器104所处理的每一图元,相关联的可变变量可存储至可变变量缓冲器114中。由于进行图块式渲染,像素着色器116用于逐一地处理屏幕空间中的图块。对于在像素通道(pixel pass;PP)中所处理的每一图块,像素着色器116从图块缓冲器111加载图块的图元信息,从可变变量缓冲器114加载相关联的可变变量,并且根据所加载的图元信息及所加载的可变变量而向后处理电路117产生图块的像素着色结果(即,图块中子图元的像素着色结果)。欲显示的帧是从后处理电路117向帧缓冲器118产生。例如,在后处理电路117中执行颜色混合。
在本实施例中,决策逻辑器106(例如,图块扫描仪107)进一步用以对每一图元执行Pre-Z遮挡操作(例如,Pre-Z测试),并且对每一图元的可变变量作出可变变量缓冲决策。另外,屏幕空间被划分成多个子区域(即,小尺寸区域),以进行Pre-Z遮挡操作以及可变变量缓冲决策的操作。在采用图块式渲染的情形中,屏幕空间中的每一图块被进一步划分成多个子区域(或被称为子图块)。请再次参见图2。图块扫描仪107可进一步将图块Tile 0至Tile 5中的每一个划分成分别具有宽度Ws-tile及高度Hs-tile的多个子区域(子图块)。应注意的是,图2所示子区域尺寸也仅用于例示性目的,而并非旨在限制本发明。
决策逻辑器106(例如,图块扫描仪107)对每一图元作出可变变量缓冲决策,且据此向可变变量缓冲器控制电路112(例如,图元可变变量FIFO缓冲器113)产生控制信号SC。可变变量缓冲器控制电路112(例如,图元可变变量FIFO缓冲器113)参考控制信号SC而判断是否将图元的可变变量存储至可变变量缓冲器114中。在本实施例中,图块扫描仪107通过检查至少一个判据来设定控制信号SC,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸。当判断出第一判据的检查结果不允许将图元的可变变量存储至可变变量缓冲器114中时,图块扫描仪107进一步检查与第一判据不同的至少一个第二判据,其中每一个第二判据的检查结果取决于对图元所执行的Pre-Z测试。具体而言,第一判据是基于图元尺寸的判据,且每一个第二判据是基于Pre-Z测试的判据。
图4是根据本发明第一实施例的用于设定控制信号SC的方法的流程图。只要结果实质上相同,则无需以图4所示的确切次序来执行这些步骤。所述方法可由图块扫描仪107执行,且其可简略地概述如下。
步骤400:开始。
步骤402:查找包含图元的基于子区域的最小矩形。
步骤404:计算由基于子区域的最小矩形所覆盖的有效子区域数目NS以估计图元的尺寸。
步骤406:比较由基于子区域的最小矩形所覆盖的有效子区域数目NS与预定阈值TH_NS。
步骤408:检查由基于子区域的最小矩形所覆盖的有效子区域数目NS是否大于预定阈值TH_NS。如果是,则转到步骤410;否则,转到步骤412。
步骤410:将控制信号SC设定为第一逻辑电平,以允许将图元的可变变量存储至可变变量缓冲器114中。然后,转到步骤418。
步骤412:对由图元所覆盖的每一有效子区域执行Pre-Z测试。
步骤414:检查由图元所覆盖的有效子区域其中的一个是否通过Pre-Z测试。如果是,转到步骤410;否则,转到步骤416。
步骤416:将控制信号SC设定为第二逻辑电平,以阻止将图元的可变变量存储至可变变量缓冲器114中。
步骤418:结束。
图块扫描仪107利用包含图元的基于子区域的最小矩形来估计图元的尺寸(步骤402及404)。图5是根据本发明实施例的对图元执行尺寸估计的操作的示意图。在此实例中,图元502具有位于(x0,y0)、(x1,y1)及(x2,y2)处的三个顶点。图块扫描仪107可利用以下公式来查找基于子区域的最小矩形的四个顶点的位置。
Xmin=min(x0,x1,x2) (1)
Xmax=max(x0,x1,x2) (2)
Ymin=min(y0,y1,y2) (3)
Ymax=max(y0,y1,y2) (4)
其中,Xmin和Xmax为图元顶点横坐标的最小值和最大值,Ymin和Ymax为图元顶点纵坐标的最小值和最大值。因此,图块扫描仪107根据位于(Xmin,Ymax)、(Xmax,Ymax)、(Xmin,Ymin)以及(Xmax,Ymin)处的四个顶点来确定基于子区域的最小矩形504。图块扫描仪107计算由基于子区域的最小矩形504所覆盖的有效子区域506的数目NS以估计图元502的尺寸。例如,图块扫描仪107可利用以下公式来确定有效子区域506的数目NS的值。
NS=(IDXmax-IDXmin)×(IDYmax-IDYmin) (9)
其中,IDXmin为Xmin的位置对应到帧中的子图块(s-tile)的X索引(index);IDXmax为Xmax的位置对应到帧中的子图块(s-tile)的X索引;IDYmin为Ymin的位置对应到帧中的子图块(s-tile)的Y索引;IDYmax为Ymax的位置对应到帧中的子图块(s-tile)的Y索引;WS-tile为子图块的宽度;HS-tile为子图块的长度。如图5所示,存在由基于子区域的最小矩形504所覆盖的30个有效子区域506。NS的值设定为30。
接着,图块107通过比较由基于子区域的最小矩形504所覆盖的有效子区域506的数目NS与预定阈值TH_NS来检查是否满足第一判据(即,基于图元尺寸的判据)。预定阈值TH_NS可根据图块扫描仪/Pre-Z吞吐量(throughput)来设定。当NS>TH_NS时,意味着对图元502执行的Pre-Z测试将花费长的时间。因此,当第一判据的检查结果表明NS>TH_NS时,图块扫描仪107用以将控制信号SC设定为第一逻辑电平(例如,高逻辑“1”),以允许图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量(步骤410)。由于在对图元502执行的Pre-Z测试完成之前将图元502的所有可变变量存储至可变变量缓冲器114中,因此图形处理系统100可被视为启用Pre-Z测试的第一模式以在将图元的数据写入图块缓冲器111之前控制图元的保持/丢弃。如此一来,可能不会因对图元502执行的Pre-Z测试所造成的长时间的延迟而显著地拖延图元502的可变变量向可变变量缓冲器114中的存储。
然而,当第一判据的检查结果表明NS≦TH_NS时,图形处理系统100可被视为从Pre-Z测试的第一模式切换至Pre-Z测试的第二模式,其中Pre-Z测试的第二模式被启用以在将图元的数据写入图块缓冲器111及可变变量缓冲器114中之前控制图元的保持或丢弃。由于由对图元502执行的Pre-Z测试来控制图元502的可变变量向可变变量缓冲器114中的存储,因此可能不允许将图元502的可变变量存储至可变变量缓冲器114中。在此实施例中,参考Pre-Z遮挡操作的结果来进行可变变量缓冲决策操作(步骤412)。换言之,步骤412可在Pre-Z遮挡操作与可变变量缓冲决策操作之间共用。在此实施例中,由图元所覆盖的有效子区域(有效子图块)的Pre-Z测试结果是由图元的Pre-Z遮挡操作与可变变量缓冲决策操作中的任一者使用。
在步骤412中,图块扫描仪107识别由图元所覆盖的有效子区域,并且对每一有效子区域执行Pre-Z测试。针对可变变量缓冲决策操作,图6是根据图元的Pre-Z测试来作出可变变量缓冲决策的第一实例的示意图。图块扫描仪107识别由图元502所覆盖的各有效子区域602,其中各有效子区域602分布在同一图块(例如,Tile 0)中。此外,图块扫描仪107对每一有效子区域602执行Pre-Z测试,以产生“通过(用P表示)”或“未通过(用F表示)”的Pre-Z测试结果,其中对每一有效子区域602执行的Pre-Z测试所需要的参考深度信息是从Pre-Z缓冲器110或缓存108读取。当有效子区域602中的至少一个通过Pre-Z测试时,图块扫描仪107用以将控制信号SC设定为第一逻辑电平(例如,高逻辑“1”),以允许图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量(步骤410),如图6中的第一种情形所示。然而,当所有有效子区域602全部未通过Pre-Z测试时,图块扫描仪107用以将控制信号SC设定为第二逻辑电平(例如,低逻辑“0”),以阻止图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量,如图6中的第二种情形所示。
如上所述,步骤412可在Pre-Z遮挡操作与可变变量缓冲决策操作之间共用。针对Pre-Z遮挡操作,图7是根据图元的Pre-Z测试选来择性地移除图元的第一实例的示意图。在此实例中,由图元502所覆盖的各有效子区域602分布在同一图块(例如,Tile 0)中。当有效子区域602至少其中的一个通过Pre-Z测试,从而意味着图元502不完全位于几何图形之后(即,图元502在屏幕空间中是可见的)时,图块扫描仪107用以将图元502的图元信息存储至图块表111(例如,图3所示表项302_1)中,如图7中的第一种情形所示。然而,当所有有效子区域602全部未通过Pre-Z测试,从而意味着图元502位于几何图形之后(即,图元502在屏幕空间中是不可见的)时,图块扫描仪107不将图元502的图元信息存储至图块表111(例如,图3所示表项302_1)中,如图7中的第二种情形所示。
在以上实施例中,图元仅位于单个图块内。然而,可能图元的一部分位于一个图块内、而图元的另一部分位于另一图块内。针对可变变量缓冲决策操作,图8是例示根据图元的Pre-Z测试来作出可变变量缓冲决策的第二实例的图。图块扫描仪107识别由图元502所覆盖的有效子区域802及804。有效子区域802与804分别分布在不同图块(例如,Tile 0与Tile 1)中。更具体而言,有效子区域802仅分布在一个图块Tile 0中,而有效子区域804仅分布在另一图块Tile 1中。此外,图块扫描仪107对每一有效子区域802及804执行Pre-Z测试,以产生“通过(用P表示)”或“未通过(用F表示)”的Pre-Z测试结果,其中对每一有效子区域802及804执行的Pre-Z测试所需要的参考深度信息是从Pre-Z缓冲器110或缓存108读取。当有效子区域802及804中的至少一个通过Pre-Z测试时,图块扫描仪107用以将控制信号SC设定为第一逻辑电平(例如,“1”),以允许图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量(步骤410),如图8中的第一种情形所示。然而,当所有有效子区域802及804全部未通过Pre-Z测试时,图块扫描仪107用以将控制信号SC设定为第二逻辑电平(例如,“0”),以阻止图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量(步骤416),如图8中的第二种情形所示。
如上所述,步骤412可在Pre-Z遮挡操作与可变变量缓冲决策之间共用。针对Pre-Z遮挡操作,图9是根据图元的Pre-Z测试来选择性地移除图元的第二实例的示意图。在此实例中,由图元502所覆盖的有效子区域802与804分布在不同图块(例如,Tile 0与Tile 1)中。由于各有效子区域802属于一个图块Tile 0,且各有效子区域804属于另一图块Tile 1,因此使用有效子区域802的Pre-Z测试结果来判断是否将图元502的图元信息存储至图块缓冲器111中图块表LTUT的一个表项中,且使用有效子区域804的Pre-Z测试结果来判断是否将图元502的图元信息存储至图块缓冲器111中图块表LUTT的另一表项中。
在图9所示第一种情形中,所有有效子区域802全部未通过Pre-Z测试,此意味着图元的一部分(即,子图元)位于几何图形之后且在图块Tile 0中不可见;且有效子区域804中的一个通过Pre-Z测试,此意味着图元的另一部分(即,另一子图元)不完全位于几何图形之后且在图块Tile 1中可见。因此,图块扫描仪107不将图元502的图元信息存储至与图块Tile 0对应的表项(例如,图3所示表项302_1)中,而是将图元502的图元信息存储至与图块Tile 1对应的表项(例如,图3所示表项302_2)中。
在图9所示第二种情形中,所有有效子区域802全部未通过Pre-Z测试,此意味着图元的一部分(即,子图元)位于几何图形之后且在图块Tile 0中不可见;且所有有效子区域804全部未通过Pre-Z测试,此意味着图元的另一部分(即,另一子图元)位于几何图形之后且在图块Tile 1中不可见。因此,图块扫描仪107不将图元502的图元信息存储至与图块Tile 0及Tile 1对应的每一表项(例如,图3所示表项302_1及302_2)中。
图块扫描仪107可参考图元尺寸在Pre-Z测试的两种模式之间自适应性地切换。更具体而言,通过执行步骤402至408来检查基于图元尺寸的判据(即,第一判据),以判断是否启用Pre-Z测试的第一模式;且当基于尺寸图元尺寸的判据的检查结果表明允许启用Pre-Z测试的第二模式时,启用Pre-Z测试的第二模式,从而通过执行步骤412及414来检查一个基于Pre-Z的判据(即,一个第二判据)。然而,此仅用于例示性目的。在一替代设计中,可检查多于一个基于Pre-Z的判据来作出最终的可变变量缓冲决策。
图10是根据本发明第二实施例的用于设定控制信息SC的方法的流程图,其中此处的实施例可使用缓存来实现。只要结果实质上相同,则无需以图10所示的确切次序来执行各步骤。图4与图10所示方法之间的主要不同在于图10所示方法还包括以下步骤。
步骤1002:检查Pre-Z缓存命中/未命中状态。
步骤1004:发生缓存未命中事件?如果是,转到步骤410;否则,转到步骤414。
如上所述,对每一有效子区域执行的Pre-Z测试所需要的参考深度信息是从Pre-Z缓冲器110或缓存108读取。在此实施例中,采用缓存108来提高Pre-Z缓冲器110的数据访问效率。因此,可检查缓存命中/未命中状态以设定控制信号SC。在此实例中,检查另一基于Pre-Z测试的判据,其中当Pre-Z测试遇到缓存未命中事件时,所述另一基于Pre-Z测试的判据得到满足。
当在图元的Pre-Z测试期间发生缓存未命中事件时,在缓存108中不具有所请求的参考深度信息,并且参考深度信息需要从Pre-Z缓冲器110加载至缓存108然后从缓存108发送至图块扫描仪107。换言之,缓存未命中事件的发生意味着对图元执行的Pre-Z测试将花费长的时间。因此,当所述另一基于Pre-Z测试的判据的检查结果表明由图元所覆盖的其中一个有效子区域的Pre-Z测试遇到缓存未命中事件时,图块扫描仪107用以将控制信号SC设定为第一逻辑电平(例如,“1”),以允许图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元的可变变量(步骤410)。由于在对图元执行的Pre-Z测试完成之前,图元的所有可变变量被存储至可变变量缓冲器114中,因此不会因对图元执行的Pre-Z测试所造成的长延迟而显著地拖延图元的可变变量向可变变量缓冲器114中的存储。然而,当所述另一基于Pre-Z测试的判据的检查结果表明在图元的Pre-Z测试期间不存在缓存未命中事件(即,由图元所覆盖的每一有效子区域的Pre-Z测试均遇到缓存命中事件,从而直接从缓存108获得所请求的深度信息)时,控制信号SC的最终设定将取决于由图元所覆盖的有效子区域的Pre-Z测试结果(步骤414)。
针对可变变量缓冲决策操作,图11是根据Pre-Z缓存命中/未命中状态来作出可变变量缓冲决策的第一实例的示意图,且图12是根据Pre-Z缓存命中/未命中状态来作出可变变量缓冲决策的第二实例的图。图块扫描仪107识别由图元502所覆盖的有效子区域。在图11所示第一实例中,有效子区域602分布在同一图块(例如,Tile 0)中。在图12所示第二实例中,各有效子区域802分布在一个图块(例如,Tile 0)中,且各有效子区域804分布在另一图块(例如,Tile 1)中。此外,图块扫描仪107对每一有效子区域执行Pre-Z测试,其中对每一有效子区域执行的Pre-Z测试所需要的参考深度信息在发生缓存命中(以“H”表示)时直接从缓存108读取,或在发生缓存未命中(以“M”表示)时通过缓存108从Pre-Z缓冲器110读取。当所述另一基于Pre-Z测试的判据的检查结果表明对由图元502所覆盖的其中一个有效子区域执行的Pre-Z测试遇到缓存未命中事件时,图块扫描仪107用以将控制信号SC设定为第一逻辑电平(例如,“1”),以允许图元可变变量FIFO缓冲器113向可变变量缓冲器114输出图元502的可变变量(步骤410),如图11中的第一种情形及图12中的第一种情形所示。然而,当对由图元502所覆盖的各有效子区域执行的所有Pre-Z测试全部未遇到缓存未命中事件时,则不会通过所述另一基于Pre-Z测试的判据的检查结果来设定控制信号SC,如图11中的第二种情形及图12中的第二种情形所示。
为更好地理解本发明的技术特征,将对在图元的尺寸不满足基于图元尺寸的判据的条件下执行的Pre-Z测试流程的若干示例性情形描述如下。
图13是在图元尺寸无法满足基于图元尺寸的判据的条件下执行的Pre-Z测试流程的第一示例性情形的示意图。将一个图块Tile 0划分成四个子区域(子图块)A、B、C及D。此外,图元完全位于图块Tile 0内,且图元覆盖子区域A、B及D。因此,将对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A通过Pre-Z测试。此时,可变变量缓冲决策操作将控制信号SC设定为第一逻辑值(例如,SC=1),使得图元的所有可变变量存储至可变变量缓冲器中。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域B)。在此种情形中,子区域B也通过Pre-Z测试。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也通过Pre-Z测试。由于已检查完由图元所覆盖的所有有效子区域且发现这些有效子区域中的至少一个通过Pre-Z测试,因而Pre-Z遮挡操作将图元的图元信息写入图块缓冲器中图块表的表项中,其中所述表项对应于图块Tile 0。
图14是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第二示例性情形的示意图。将一个图块Tile 0划分成四个子区域(子图块)A、B、C及D。此外,图元完全位于图块Tile 0内,且图元覆盖子区域A、B及D。因此,将对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A未通过Pre-Z测试。此时,可变变量缓冲决策操作无法确认控制信号SC的设定。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域B)。在此种情形中,子区域B通过Pre-Z测试。此时,可变变量缓冲决策操作将控制信号SC设定为第一逻辑值(例如,SC=1),使得图元的所有可变变量存储至可变变量缓冲器中。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也通过Pre-Z测试。由于已检查完由图元所覆盖的所有有效子区域且发现这些有效子区域中的至少一个通过Pre-Z测试,因此Pre-Z遮挡操作将图元的图元信息写入图块缓冲器中图块表的表项中,其中表项对应于图块Tile 0。
图15是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第三示例性情形的示意图。将一个图块Tile 0划分成四个子区域(子图块)A、B、C及D。此外,图元完全位于图块Tile 0内,且子区域A、B及D被图元覆盖。因此,将对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A未通过Pre-Z测试。此时,可变变量缓冲决策操作无法确认控制信号SC的设定。Pre-Z继续检查下一有效子区域(即,子区域B)。在此种情形中,子区域B也未通过Pre-Z测试。此时,可变变量缓冲决策操作仍无法确认控制信号SC的设定。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也未通过Pre-Z测试。由于已检查完由图元所覆盖的所有有效子区域且发现所有有效子区域全部未通过Pre-Z测试,因此可变变量缓冲决策操作将控制信号SC设定为第二逻辑值(例如,SC=0),使得图元的所有可变变量被舍弃而不存储至可变变量缓冲器中。另外,Pre-Z遮挡操作不将图元的图元信息写入图块缓冲器中图块表的表项中,其中所述表项对应于图块Tile 0。
图16是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行Pre-Z测试流程的第四示例性情形的示意图。将一个图块Tile 0划分成四个子区域(包含图16所示的子区域A及C);且将邻近图块Tile 1也划分成四个子区域(包括图16所示的子区域B及D)。将Pre-Z测试按顺序应用于图块Tile 0及Tile 1。此外,图元部分地位于一个图块Tile 0内且部分地位于另一图块Tile 1内,其中图元覆盖图块Tile 0中的子区域A且图元覆盖图块Tile 1中的子区域B及D。由于将Pre-Z测试逐一应用于图块Tile 0及Tile 1,因此将对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A通过Pre-Z测试。此时,可变变量缓冲决策操作将控制信号SC设定为第一逻辑值(例如,SC=1),使得图元的所有可变变量存储至可变变量缓冲器中。此外,由于已检查完由图元所覆盖的图块Tile 0中的单个有效子区域(即,子区域A)且图块Tile 0中所检查的单个有效子区域(即,子区域A)通过Pre-Z测试,因此Pre-Z遮挡操作将图元的图元信息写入图块缓冲器中图块表的表项中,其中所述表项对应于图块Tile 0。
Pre-Z遮挡操作继续检查下一图块Tile 1中的有效子区域(即,子区域B)。在此种情形中,子区域B未通过Pre-Z测试。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也未通过Pre-Z测试。由于已检查完由图元所覆盖的图块Tile 1中的所有有效子区域(即,子区域B及D)且图块Tile 1中所有所检查的有效子区域(即,子区域B及D)全部未通过Pre-Z测试,因此Pre-Z遮挡操作不将图元的图元信息写入图块缓冲器中图块表的另一表项中,其中所述另一表项对应于图块Tile 1。
图17是在图元尺寸不满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第五示例性情形的示意图。将一个图块Tile 0划分成四个子区域(包括图17所示的子区域A及C);且将邻近图块Tile 1也划分成四个子区域(包括图17所示的子区域B及D)。将Pre-Z测试按顺序应用于图块Tile 0及Tile 1。此外,图元部分地位于一个图块Tile 0中且部分地位于另一图块Tile 1中,其中图元覆盖图块Tile 0中的子区域A,且图元覆盖图块Tile 1中的子区域B及D。由于将Pre-Z测试逐一应用于图块Tile 0及Tile 1,因此对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A未通过Pre-Z测试。由于已检查完由图元所覆盖的图块Tile0中的单个有效子区域(即,子区域A)且图块Tile 0中所检查的单个有效子区域未通过Pre-Z测试,因此Pre-Z遮挡操作不将图元的图元信息写入图块缓冲器中图块表的表项中,其中所述表项对应于图块Tile 0。
Pre-Z遮挡操作继续检查下一图块Tile 1中的有效子区域(即,子区域B)。在此种情形中,子区域B也未通过Pre-Z测试。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也未通过Pre-Z测试。由于已检查完由图元所覆盖的所有有效子区域(即,子区域A、B及D)且所有所检查的有效子区域全部未通过Pre-Z测试,因此可变变量缓冲决策操作将控制信号SC设定为第二逻辑值(例如,SC=0),使得图元的所有可变变量被舍弃而不存储至可变变量缓冲器中。另外,由于已检查完由图元所覆盖的图块Tile 1中的所有有效子区域(即,子区域B及D)且图块Tile 1中所有所检查的有效子区域(即,子区域B及D)全部未通过Pre-Z测试,因此Pre-Z遮挡操作不将图元的图元信息写入图块缓冲器中图块表的另一表项中,其中所述另一表项对应于图块Tile 1。
图18是在图元尺寸无法满足基于图元尺寸的判据的条件下所执行的Pre-Z测试流程的第六示例性情形的示意图。将一个图块Tile 0划分成四个子区域(子图块)A、B、C及D。此外,图元完全位于图块Tile 0中,且图元覆盖子区域A、B及D。因此,将对图元执行的Pre-Z测试按顺序应用于子区域A、B及D。首先,Pre-Z遮挡操作检查第一有效子区域(即,子区域A)。在此种情形中,子区域A的Pre-Z测试遇到缓存未命中事件。因此,可变变量缓冲决策操作将控制信号SC设定为第一逻辑值(即,SC=1),使得图元的所有可变变量存储至可变变量缓冲器中。此外,子区域A未通过Pre-Z测试。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域B)。在此种情形中,子区域B也未通过Pre-Z测试。Pre-Z遮挡操作继续检查下一有效子区域(即,子区域D)。在此种情形中,子区域D也未通过Pre-Z测试。由于已检查完由图元所覆盖的所有有效子区域且发现所有有效子区域全部未通过Pre-Z测试,因此Pre-Z遮挡操作不将图元的图元信息写入图块缓冲器中图块表的表项中,其中所述表项对应于图块Tile0。
所属领域的技术人员将易知,可在保持本发明的教示内容的同时对所述装置及方法作出诸多修改及变动。因此,上述公开内容应被视为仅由随附权利要求书的范围来限定。
Claims (26)
1.一种图形处理系统,其特征在于,包括:
决策逻辑器,用以通过检查至少一个判据来设定控制信号,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸和预定阈值;以及
可变变量缓冲器控制电路,用以参考所述控制信号来判断是否将所述图元的可变变量存储至可变变量缓冲器中。
2.如权利要求1所述的图形处理系统,其特征在于,屏幕空间被划分成多个子区域;且所述决策逻辑器查找包含所述图元的基于子区域的最小矩形,并且计算由所述基于子区域的最小矩形所覆盖的有效子区域数目以估计所述图元的尺寸。
3.如权利要求2所述的图形处理系统,其特征在于,所述图形处理系统是图块式渲染系统;所述决策逻辑器通过比较由所述基于子区域的最小矩形所覆盖的所述有效子区域数目与该预定阈值来产生所述第一判据的所述检查结果;且当所述第一判据的所述检查结果表明由所述基于子区域的最小矩形所覆盖的所述有效子区域数目大于所述预定阈值时,所述决策逻辑器设定所述控制信号以允许所述可变变量缓冲器控制电路将所述图元的所述可变变量存储至所述可变变量缓冲器中。
4.如权利要求1所述的图形处理系统,其特征在于,所述图形处理系统是图块式渲染系统;屏幕空间被划分成多个图块,每一所述图块均具有多个子区域;所述决策逻辑器进一步用以对由所述图元所覆盖的每一有效子区域执行前期深度测试;所述有效子区域全部包括在特定图块中;且当所述有效子区域其中的一个通过所述前期深度测试时,所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
5.如权利要求1所述的图形处理系统,其特征在于,所述图形处理系统是图块式渲染系统;屏幕空间被划分成多个图块,每一所述图块均具有多个子区域;所述决策逻辑器进一步用以对由所述图元所覆盖的每一有效子区域执行前期深度测试;所述有效子区域分布在不同图块中;且当所述有效子区域中的一部分的其中的一个通过所述前期深度测试时,所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块。
6.如权利要求1所述的图形处理系统,其特征在于,所述决策逻辑器进一步用以对所述图元执行前期深度测试;且所述至少一个判据还包括第二判据,且所述第二判据的检查结果取决于对所述图元执行的所述前期深度测试。
7.如权利要求6所述的图形处理系统,其特征在于,当判断出所述第一判据的所述检查结果不允许将所述图元的所述可变变量存储至所述可变变量缓冲器中时,所述决策逻辑器检查所述第二判据。
8.如权利要求6所述的图形处理系统,其特征在于,屏幕空间被划分成多个子区域;对由所述图元所覆盖的每一有效子区域执行所述前期深度测试;且当所述第二判据的所述检查结果表明所述有效子区域的其中的一个通过所述前期深度测试时,所述决策逻辑器设定所述控制信号以允许所述可变变量缓冲器控制电路将所述图元的所述可变变量存储至所述可变变量缓冲器中。
9.如权利要求8所述的图形处理系统,其特征在于,所述图形处理系统是图块式渲染系统;所述屏幕空间被划分成多个图块,每一所述图块均具有多于一个的子区域;所述有效子区域全部包括在特定图块中;且所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
10.如权利要求8所述的图形处理系统,其特征在于,所述图形处理系统是图块式渲染系统;所述屏幕空间被划分成多个图块,每一所述图块均具有多于一个的子区域;所述有效子区域分布在不同图块中;且当所述有效子区域中的一部分的其中的一个通过所述前期深度测试时,所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块。
11.如权利要求6所述的图形处理系统,其特征在于,屏幕空间被划分成多个子区域;对由所述图元所覆盖的每一有效子区域执行所述前期深度测试;且当所述第二判据的所述检查结果表明对所述有效子区域其中的一个执行的所述前期深度测试遇到缓存未命中事件时,所述决策逻辑器设定所述控制信号以允许所述可变变量缓冲器控制电路将所述图元的所述可变变量存储至所述可变变量缓冲器中。
12.如权利要求11所述的图形处理系统,其特征在于,所述有效子区域全部包括在特定图块中;且当所述有效子区域其中的一个通过所述前期深度测试时,所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
13.如权利要求11所述的图形处理系统,其特征在于,所述有效子区域分布在不同图块中;且当所述有效子区域中的一部分其中的一个通过所述前期深度测试时,所述决策逻辑器进一步用以将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块中。
14.一种图形处理方法,其特征在于,包括:
利用决策逻辑器通过检查至少一个判据来设定控制信号,其中所述至少一个判据包括第一判据,且所述第一判据的检查结果取决于图元的尺寸和预定阈值;以及
参考所述控制信号来判断是否将所述图元的可变变量存储至可变变量缓冲器中。
15.如权利要求14所述的图形处理方法,其特征在于,将屏幕空间划分成多个子区域;且检查所述至少一个判据的步骤包括:
查找包含所述图元的基于子区域的最小矩形;以及
计算由所述基于子区域的最小矩形所覆盖的有效子区域数目以估计所述图元的所述尺寸。
16.如权利要求15所述的图形处理方法,其特征在于,所述图形处理方法采用图块式渲染;检查所述至少一个判据的步骤包括:
通过比较由所述基于子区域的最小矩形所覆盖的所述有效子区域数目与该预定阈值,来产生所述第一判据的所述检查结果;且
设定所述控制信号的步骤包括:
当所述第一判据的所述检查结果表明由所述基于子区域的最小矩形所覆盖的所述有效子区域数目大于所述预定阈值时,设定所述控制信号以允许将所述图元的所述可变变量存储至所述可变变量缓冲器中。
17.如权利要求14所述的图形处理方法,其特征在于,所述图形处理方法采用图块式渲染;将屏幕空间划分成多个图块,每一所述图块均具有多个子区域;且所述图形处理方法还包括:
对由所述图元所覆盖的每一有效子区域执行前期深度测试,其中所述有效子区域全部包括在特定图块中;以及
当所述有效子区域其中的一个通过所述前期深度测试时,将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
18.如权利要求14所述的图形处理方法,其特征在于,所述图形处理方法采用图块式渲染;将屏幕空间划分成多个图块,每一所述图块均具有多个子区域;且所述图形处理方法还包括:
对由所述图元所覆盖的每一有效子区域执行前期深度测试,其中所述有效子区域分布在不同图块中;以及
当所述有效子区域中的一部分其中的一个通过所述前期深度测试时,将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块。
19.如权利要求14所述的图形处理方法,其特征在于,还包括:
对所述图元执行前期深度测试;
其中所述至少一个判据还包括第二判据,且所述第二判据的检查结果取决于对所述图元执行的所述前期深度测试。
20.如权利要求19所述的图形处理方法,其特征在于,检查所述至少一个判据的步骤包括:
当判断出所述第一判据的所述检查结果不允许将所述图元的所述可变变量存储至所述可变变量缓冲器中时,检查所述第二判据。
21.如权利要求19所述的图形处理方法,其特征在于,将屏幕空间划分成多个子区域;对由所述图元所覆盖的每一有效子区域执行所述前期深度测试;且设定所述控制信号的步骤包括:
当所述第二判据的所述检查结果表明所述有效子区域其中的一个通过所述前期深度测试时,设定所述控制信号以允许将所述图元的所述可变变量存储至所述可变变量缓冲器中。
22.如权利要求21所述的图形处理方法,其特征在于,所述图形处理方法采用图块式渲染;将所述屏幕空间划分成多个图块,每一所述图块均具有多于一个子区域;所述有效子区域全部包括在特定图块中;且所述图形处理方法还包括:
将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
23.如权利要求21所述的图形处理方法,其特征在于,所述图形处理方法采用图块式渲染;将所述屏幕空间划分成多个图块,每一所述图块均具有多于一个子区域;所述有效子区域分布在不同图块中;且所述图形处理方法还包括:
当所述有效子区域中的一部分其中的一个通过所述前期深度测试时,将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块。
24.如权利要求19所述的图形处理方法,其特征在于,将屏幕空间划分成多个子区域;对由所述图元所覆盖的每一有效子区域执行所述前期深度测试;且设定所述控制信号的步骤包括:
当所述第二判据的所述检查结果表明对所述有效子区域其中的一个执行的所述前期深度测试遇到缓存未命中事件时,设定所述控制信号以允许将所述图元的所述可变变量存储至所述可变变量缓冲器中。
25.如权利要求24所述的图形处理方法,其特征在于,所述有效子区域全部包括在特定图块中;且所述图形处理方法还包括:
当所述有效子区域其中的一个通过所述前期深度测试时,将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于所述特定图块。
26.如权利要求24所述的图形处理方法,其特征在于,所述有效子区域分布在不同图块中;且所述图形处理方法还包括:
当所述有效子区域中的一部分其中的一个通过所述前期深度测试时,将所述图元的图元信息存储至图块缓冲器中图块表的特定表项中,其中所述特定表项对应于其中包括所述有效子区域中的所述部分的特定图块。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462020415P | 2014-07-03 | 2014-07-03 | |
US62/020,415 | 2014-07-03 | ||
US14/680,081 US9773294B2 (en) | 2014-07-03 | 2015-04-07 | Graphics processing system for determining whether to store varying variables into varying buffer based at least partly on primitive size and related graphics processing method thereof |
US14/680,081 | 2015-04-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106204407A CN106204407A (zh) | 2016-12-07 |
CN106204407B true CN106204407B (zh) | 2019-09-13 |
Family
ID=55017318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510304657.1A Active CN106204407B (zh) | 2014-07-03 | 2015-06-04 | 图形处理系统及其相关图形处理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9773294B2 (zh) |
CN (1) | CN106204407B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
US11386101B2 (en) | 2019-08-08 | 2022-07-12 | Cisco Technology, Inc. | Systems and methods for fuzzy search without full text |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1739117A (zh) * | 2002-12-20 | 2006-02-22 | Lm爱立信电话有限公司 | 使用最小深度遮挡剔除和z字形遍历的图形处理设备、方法和计算机程序产品 |
CN101091203A (zh) * | 2004-05-14 | 2007-12-19 | 辉达公司 | 图形处理系统和方法 |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6359623B1 (en) * | 1998-11-12 | 2002-03-19 | Hewlett-Packard Company | Method and apparatus for performing scan conversion in a computer graphics display system |
FI20030072A (fi) * | 2003-01-17 | 2004-07-18 | Hybrid Graphics Oy | Piiloalueiden poistomenetelmä |
US8089486B2 (en) * | 2005-03-21 | 2012-01-03 | Qualcomm Incorporated | Tiled prefetched and cached depth buffer |
US8134566B1 (en) * | 2006-07-28 | 2012-03-13 | Nvidia Corporation | Unified assembly instruction set for graphics processing |
GB0810311D0 (en) * | 2008-06-05 | 2008-07-09 | Advanced Risc Mach Ltd | Graphics processing systems |
US8436854B2 (en) * | 2009-05-29 | 2013-05-07 | Qualcomm Incorporated | Graphics processing unit with deferred vertex shading |
GB201007348D0 (en) * | 2010-04-30 | 2010-06-16 | Imagination Tech Ltd | Programmable tessellation in a tile based rendering system |
GB201103699D0 (en) * | 2011-03-03 | 2011-04-20 | Advanced Risc Mach Ltd | Graphic processing |
US9552665B2 (en) * | 2013-03-18 | 2017-01-24 | Arm Limited | Hidden surface removal in graphics processing systems |
US9558585B2 (en) * | 2013-05-31 | 2017-01-31 | Arm Limited | Hidden surface removal in graphics processing systems |
US10204391B2 (en) * | 2013-06-04 | 2019-02-12 | Arm Limited | Method of and apparatus for processing graphics |
US9536333B2 (en) * | 2013-10-17 | 2017-01-03 | Arm Limited | Method and apparatus for improved processing of graphics primitives |
US9760968B2 (en) * | 2014-05-09 | 2017-09-12 | Samsung Electronics Co., Ltd. | Reduction of graphical processing through coverage testing |
-
2015
- 2015-04-07 US US14/680,081 patent/US9773294B2/en active Active
- 2015-06-04 CN CN201510304657.1A patent/CN106204407B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1739117A (zh) * | 2002-12-20 | 2006-02-22 | Lm爱立信电话有限公司 | 使用最小深度遮挡剔除和z字形遍历的图形处理设备、方法和计算机程序产品 |
CN100339869C (zh) * | 2002-12-20 | 2007-09-26 | Lm爱立信电话有限公司 | 使用最小深度遮挡剔除和z字形遍历的图形处理设备及方法 |
CN101091203A (zh) * | 2004-05-14 | 2007-12-19 | 辉达公司 | 图形处理系统和方法 |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
Also Published As
Publication number | Publication date |
---|---|
US20160005143A1 (en) | 2016-01-07 |
CN106204407A (zh) | 2016-12-07 |
US9773294B2 (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104103084B (zh) | 基于图块的图形系统以及其中的处理方法、装置和介质 | |
US20220122314A1 (en) | Hidden culling in tile-based computer generated images | |
CN102064977B (zh) | 基于gpu的高速网络报文内容检测方法 | |
KR101140460B1 (ko) | 그래픽 시스템, 꼭지점 데이터의 타일 기반 변환 방법 및 컴퓨터 판독가능한 저장 매체 | |
JP5296169B2 (ja) | タイル化されたプリフェッチ及びキャッシングされたデプスバッファ | |
RU2412469C2 (ru) | Графическая система с конфигурируемыми кэшами | |
EP3671651B1 (en) | Primitive block generator for graphics processing systems | |
CN103886633B (zh) | 基于图块的计算机图形渲染中细分面数据的面片 | |
KR101824665B1 (ko) | 안티-앨리어싱된 샘플들의 분할 저장 | |
US9454844B2 (en) | Early depth testing in graphics processing | |
EP2671206A1 (en) | Rasterizer packet generator for use in graphics processor | |
US20210209831A1 (en) | Hybrid render with preferred primitive batch binning and sorting | |
CN106204407B (zh) | 图形处理系统及其相关图形处理方法 | |
US10748240B2 (en) | Tiling a primitive in a graphics processing system by edge-specific testing of a subset of tiles in a rendering space | |
US10235792B2 (en) | Graphics processing systems | |
WO2014193645A2 (en) | Conditional execution of rendering commands based on per bin visibility information with added inline operations | |
CN115018695A (zh) | 图形处理系统的光栅化阶段中的基元片段处理 | |
KR20210119899A (ko) | 그래픽 프로세싱 | |
CN109242967A (zh) | 一种三维地形渲染方法及装置 | |
CN101014982A (zh) | 绘制装置 | |
US20170032489A1 (en) | Graphics processing systems | |
KR20170127312A (ko) | 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법 | |
US9972124B2 (en) | Elimination of minimal use threads via quad merging | |
CN109920381A (zh) | 一种调整背光值的方法和设备 | |
US20160180539A1 (en) | Graphic Processing Circuit With Binning Rendering And Pre-Depth Processing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |