CN106158749B - 半导体装置的替代金属栅极中的功函数金属的选择性生长 - Google Patents

半导体装置的替代金属栅极中的功函数金属的选择性生长 Download PDF

Info

Publication number
CN106158749B
CN106158749B CN201510183896.6A CN201510183896A CN106158749B CN 106158749 B CN106158749 B CN 106158749B CN 201510183896 A CN201510183896 A CN 201510183896A CN 106158749 B CN106158749 B CN 106158749B
Authority
CN
China
Prior art keywords
layer
field effect
effect transistor
recesses
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510183896.6A
Other languages
English (en)
Other versions
CN106158749A (zh
Inventor
蔡秀雨
H·金
张洵渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to CN201510183896.6A priority Critical patent/CN106158749B/zh
Publication of CN106158749A publication Critical patent/CN106158749A/zh
Application granted granted Critical
Publication of CN106158749B publication Critical patent/CN106158749B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种半导体装置的替代金属栅极中的功函数金属的选择性生长。具体来说，提供P通道场效晶体管(p‑FET)及n通道场效晶体管(n‑FET)形成于基板上，该p通道场效晶体管与该n通道场效晶体管各具有凹口形成于其中，在各凹口内形成高k层与阻挡层，在n通道场效晶体管的凹口内选择性生长功函数金属(WFM)，其中该高k层、该阻挡层及该功函数金属在该凹口内各被凹陷至所需的高度，且在各凹口内形成金属材料(例如钨)。通过在工艺中早期提供功函数金属的挖槽，降低掩模材料填充到各栅极凹口的风险。此外，该选择性的功函数金属生长增进该金属材料的填充，进而降低该装置中的栅极电阻。

Description

半导体装置的替代金属栅极中的功函数金属的选择性生长
技术领域
本发明涉及半导体领域，更具体而言，是有关于形成半导体装置的替代金属栅极(RMG)。
背景技术
金属氧化物半导体(MOS)晶体管使用多晶硅栅极电极是已知的。多晶硅材料能够比大多数金属耐受高温工艺，所以多晶硅连同源极和漏极区能在高温下进行退火处理。另外，多晶硅阻挡掺杂原子进入通道区的离子植入，以利于在栅极图案化完成后形成自我对准的源极与漏极结构。
多晶硅材料的高电阻，相较于大多数金属材料，会导致多晶硅栅极电极其运作速度远慢于由金属材料制成的栅极。补偿多晶硅材料的高电阻的一种方法是在多晶硅材料上进行广泛的硅化物处理，使得该多晶硅材料的运作速度提高到可接受的水准。
补偿高电阻多晶硅材料的另一种方法是用金属栅极装置来替代多晶硅栅极装置。这种替代能够用替代金属栅极工艺来达到，其中当该多晶硅存在于基板中，进行较高温的工艺，而且经过这样的工艺之后，该多晶硅被去除且用金属来替代以形成该替代金属栅极。更具体而言，对具有一次性多晶硅栅极的装置进行处理，并且对该一次性栅极与介电质进行蚀刻，露出初始的栅极氧化物。接着用相较该多晶硅材料而言具有较低电阻的金属栅极替代该一次性多晶硅栅极。
替代金属栅极在达到20纳米及以上的装置目标是令人满意的。然而，随着栅极尺寸缩小，栅极电阻增加，并且，相对于像是氮化钛的更高电阻的功函数金属(WFM)，需要更多像是钨(W)的低电阻金属。因此，有必要进行栅极功函数金属的凹槽化，如图1的先前技术的装置100所示。这里的装置100包括堆迭层(即，基板102、形成在该基板之上的源极/漏极(S/D)层104、以及形成在该S/D层104之上的层间介电层(IDL)106)以及形成于其中的凹口110。装置100更包括一组相邻于凹口110的间隔件112以及形成在装置100之上及凹口110内的多个层，即，氧化铪(HfO2)层114、阻挡层116(例如，氮化钛(TiN))、功函数(WF)层118，盖层120(例如，氮化钛)以及有机介电层(ODL)122或任何被凹陷进去的其他图案化的掩模材料。然而，紧缩的PC尺寸使得金属凹槽具有挑战性。在本实施例中，窄间隙(例如，小于2纳米)是难以用ODL或任何其他图案化的掩模材料填充。
在另一种方法，如图2所示，夹止(pinch-off)的氮化钛220导致接缝/空隙230形成在凹口210中，造成不均匀或严重的金属凹口。因此，这种方式也是不理想的。
发明内容
本发明公开一种用于形成半导体装置的替代金属栅极(RMG)的方法。具体而言，提供形成在基板上的p通道场效晶体管(p-FET)与n通道场效晶体管(n-FET)，该p通道场效晶体管与该n通道场效晶体管各具有凹口形成于其中，形成于各凹口内的高k层、阻挡层和可选择的金属层，选择性生长于该n通道场效晶体管的该凹口内的功函数金属(WFM)，以及形成于各凹口内的金属材料(例如钨)。通过在工艺的早期执行该高k层、该阻挡层以及该金属层的挖槽，降低掩模材料填充于各栅极凹口中的风险。此外，该选择性的功函数金属生长(例如，相对于金属化合物的单元素金属)增进了金属材料的填充，进而降低装置中的栅极电阻。
本发明的其中一个实施例包括用于形成半导体装置的替代金属栅极(RMG)的方法，该方法包括:提供一组形成在基板上的场效晶体管(FET)，该组场效晶体管的每一个具有形成于其中的凹口；在该半导体装置上及各凹口内形成高k层；在该高k层上形成阻挡层；在各凹口内形成有机介电层(ODL)；在各凹口内使该有机介电层凹陷至所需高度；从该半导体装置的顶部选择性地到各凹口内的该有机介电层移除该高k层与该阻挡层；从各凹口内移除该有机介电层；在该凹口的其中一个内选择性地生长功函数金属；以及在各凹口内形成金属材料。
本发明的另一个实施例包括在半导体装置的替代金属栅极(RMG)内选择性地生长功函数金属(WFM)的方法，该方法包括:提供形成于基板上的p通道场效晶体管(p-FET)与n通道场效晶体管(n-FET)，该p通道场效晶体管与该n通道场效晶体管各具有形成于其中的凹口；在该半导体装置上及各凹口内形成高k层；在该高k层上形成阻挡层；在各凹口内形成有机介电层(ODL)；在各凹口内使该有机介电层凹陷至所需高度；从该半导体装置的顶部选择性地到各凹口内的该有机介电层移除该高k层；从各凹口内移除该有机介电层；以及在该凹口的其中一个内选择性地生长功函数金属(WFM)。
本发明的另一个实施例包括半导体装置，包含:形成于基板上的p通道场效晶体管(p-FET)与n通道场效晶体管(n-FET)，该p通道场效晶体管与该n通道场效晶体管各具有形成于其中的凹口；形成在各凹口内的高k层；形成在各凹口内的该高k层上的阻挡层；选择性生长在该n通道场效晶体管的该凹口内的功函数金属(WFM)；以及形成在各凹口内的金属材料。
附图说明
本发明的中特征将从下文本发明的各实施例的详细描述并配合附图而更容易理解。
图1显示在现有技术的半导体装置中，功函数金属凹陷工艺的截面图；
图2显示在现有技术的半导体装置中，另一个功函数金属凹陷工艺的截面图；
图3显示根据本发明的示例性实施例，虚设多晶硅拉出之后的半导体装置的截面图；
图4显示根据本发明的示例性实施例，沉积第一阻挡层之后的半导体的截面图；
图5显示根据本发明的示例性实施例，沉积金属层之后的半导体的截面图；
图6显示根据本发明的示例性实施例，沉积和图案化有机介电层之后的半导体装置的截面图；
图7显示根据本发明的示例性实施例，金属挖槽以移除第一阻挡层选择性至有机介电之后的半导体装置的截面图；
图8显示根据本发明的示例性实施例，移除有机介电层之后的半导体装置截面图；
图9显示根据本发明的示例性实施例，从p型场效晶体管移除钴之后的半导体装置截面图；
图10显示根据本发明的示例性实施例，选择性生长n型场效晶体管功函数金属之后的半导体装置截面图；
图11显示根据本发明的示例性实施例，形成第二阻挡层与金属材料之后的半导体装置截面图；以及
图12显示根据本发明的示例性实施例，形成第二阻挡层与金属材料之后的半导体装置截面图，其中没有金属层存在。
附图不一定要按照比例绘制。附图仅是陈述，并非意图描绘本发明的具体参数。附图仅意在描述本发明的代表性实施例，因此不应被认为是限制本发明范围。在附图中，相同的编号表示相同的元件。
此外，为了清楚说明，在一些图中的某些元件可被忽略，或是不按比例的示出。该横截面图可以是“薄片”或“近视”的剖面图，省略某些背景线条，否则将是可见的“真”剖视图，为了清楚说明。另外，为了清楚起见，某些附图标记可在某些附图中略去。
具体实施方式
现在将参照附图对示范性实施例作更完整的描述，如示范性实施例中所示。应当理解本发明可以很多不同形式来实施且不应被解释为受限于本文所述的示范性实施例。相反的，提供这些示范性实施例使得本发明将是详尽且完整的，并将全面地表现出本发明的范围给那些本领域的技术人员。本文所用的术语仅为了描述具体实施例，并不意图限制本发明。例如，如本文所使用的，单数形式“一”与“该”也意在包含复数形态，除非上下文清楚地另外指明。此外，词语“一”等等的使用不表示对数量作限制，而是表示该参考项目至少存在一个。应当进一步理解的是，词语“包含”，或是“包括”在本说明书中使用时，指定所陈述的特征、区域、整体、步骤、运作、元件和/或组件的存在，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、运作、元件、组件、和/或其组合。
贯穿本说明书中对于“一个实施例”、“一个实施例”、“实施例”、“示范性实施例”或类似语言的引用意味着特定的特征、结构、或是与该实施例相关的特征，是包含在本发明的至少一个实施例。因此，词语“在一个实施例”，“在一个实施例”，“在实施例”和相似语言于整个说明书中出现可以但不一定，都是指同一实施例。
词语“在…上”或“在…顶部”，“位于…上”或“位于…顶部”，“在…下”，“以下”或“在…下方”意味着像是第一结构的第一元件，例如第一层，是存在于像是第二结构的第二元件上，例如第二层，其中像是界面结构的中间元件，例如界面层，可存在于第一元件和第二元件之间。
如本文所使用的，“沉积”可包括任何适用于沉积该材料的现在已知或之后发展出的，包括但不限于的技术，例如，化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、离子增强化学气相沉积(PECVD)、半大气压化学气相沉积(SACVD)和高密度离子化学气相沉积(HDPCVD)、快热化学气相沉积(RTCVD)、超高真空化学气相沉积(UHVCVD)、有限反应处理化学气相沉积(LRPCVD)、金属有机化学气相沉积(MOCVD)，溅镀沉积、离子束沉积、电子束沉积、雷射辅助沉积、热氧化、热氮化，旋涂法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、电镀、蒸发。
如上所述，公开用于形成半导体装置的替代金属栅极(RMG)的方法。具体来说，提供形成在基板上的p通道场效晶体管(p-FET)(本文称p通道场效晶体管或p型场效晶体管)和n通道场效晶体管(n-FET)(本文称n通道场效晶体管或n型场效晶体管)，该p型场效晶体管与该n型场效晶体管各具有形成于其中的凹口、在各凹口内形成的阻挡层、在该n型场效晶体管的凹口内选择性生长的功函数金属(WFM)、以及在各凹口内形成的金属材料(例如钨)。通过在工艺中早期执行功函数金属挖槽，降低掩模材料填充于各栅极凹口的风险。此外，该选择性的功函数金属生长方法使它更容易填充像是有机介电层的该图案化的掩模材料，因为所需的功函数金属厚度是在金属挖槽之前减少。
再次参照附图，图3显示根据本发明的实施例的半导体装置300的截面图。装置300包括具有n型场效晶体管304和p型场效晶体管306形成于其上的基板302，n型场效晶体管304和p型场效晶体管306各具有形成于其中的凹口310。各凹口310在虚设多晶硅拉出之后形成，如本领域的技术人员所已知。装置300更包括源极/漏极(S/D)312、衬垫层314(例如氮化硅)、氧化层间介电质(ILD)318、以及一组间隔件320。氧化层间介电质318可通过本领域中已知的沉积技术来形成，例如化学气相沉积、高密度离子化学气相沉积(HDPCVD)、原子层沉积、旋涂法、溅镀或其它合适方法。氧化层间介电质318还可以包含对基板302的多晶硅具有高蚀刻选择性的材料。如图所示，各凹口310在各组间隔件320之间形成。
在一个实施例中，基板302包括硅基板，例如晶圆，无论是平面式或鳍式。在本文中使用的词语“基板”意在包含半导体基板、以沉积或其它方式形成在半导体基板和/或任何形式的半导体本体上的半导体外延层，以及所有被认为落入本发明范围内的这样的结构。例如，该半导体基板可包括半导体晶圆(例如硅、锗化硅、或硅绝缘体晶圆)或在晶圆上的一个或多个芯片，以及任何外延层或其它形成于其上或与其关联的半导体层。部分或整体的半导体基板可以是非晶、多晶或单晶。除了上述的半导体型态之外，本发明中使用的半导体基板还可以包括混合定向(HOT)半导体基板，其中该混合定向基板具有不同结晶方向的表面区域。该半导体基板可以掺杂、不掺杂或含有掺杂区和非掺杂区于其中。该半导体基板可包含应变区与非应变区、或包含拉伸应变和压缩应变的区域。
此外，基板302可为平面式或鳍式。在代表性的鳍式基板中，该鳍片通常包括硅，并且形成该晶体管装置的主体。该晶体管的通道是形成在这垂直鳍片中。栅极是位于该鳍片之上(例如缠绕)。这种类型的栅极允许对该通道更大的控制。鳍式场效晶体管装置的其它优点包括减少短通道效应以及更高电流。鳍式场效晶体管装置提供相较传统平面式装置的几个优点。这些优点可包括更好的芯片面积效率、提高的载子迁移率，以及与平面式装置的制造过程相容的制造过程。因此，对部分或整个的集成电路芯片使用鳍式场效晶体管装置来设计集成电路(IC)芯片可能是理想的。
n型场效晶体管304和p型场效晶体管306可用任何合适的工艺，包括一个或多个光刻和蚀刻工艺来制造。该光刻工艺可包括形成光阻层(未示出)在基板302之上(例如，在硅层上)、曝光该抗蚀剂以图案化，进行曝光后烘烤工艺、以及显影该抗蚀剂以形成包括抗蚀剂的掩模元件。该掩模元件然后可被用于形成n型场效晶体管304和p型场效晶体管306到硅层中，例如，使用反应离子蚀刻(RIE)和/或其它合适工艺。在一个实施例中，n型场效晶体管304和p型场效晶体管306可用双图案光刻(DPL)工艺来形成。双图案光刻工艺是一种通过分割该图案成两个交错图案来建构图案于基板上的方法。双图案光刻工艺允许增强的特征(例如鳍片)密度。
接着，如图4所示，高k层424与阻挡层426形成在装置400之上，包括形成在各凹口410内。在这个实施例中，高k层424包括沉积近2纳米厚度的氧化铪(HfO2)层，而阻挡层426包括沉积近1纳米厚度的氮化钛(TiN)层。高k层424与阻挡层426可用原子层沉积来形成，其涉及到在通常维持在低大气压的沉积槽内的基板上的连续的单层沉积。利用典型的原子层沉积，将连续的单原子层吸附在基板和/或与该基板上的外层反应，通常通过连续输送不同的沉积前体到基板表面。一种示范性的原子层沉积方法包括输送单一蒸发前体到沉积槽中而在容纳于其中的基板上有效形成第一个单层。此后，该第一沉积前体的流动停止，且惰性吹扫气体流过该槽以自该槽有效移除任何未附着于该基板的剩余的第一前体。随后，不同于第一前体的第二蒸气前体流到该槽，而有效形成在该第一单层上或与第一单层一起的第二单层。该第二单层可与该第一单层反应。附加的前体能够形成连续单层，或者能够重复进行上述工艺直到所需厚度和组合物层已经形成在该基板上。
此外，可以理解的是“高k”通常是指具有介电常数(k)值大于氧化硅的介电材料。较佳地，该高k材料具有大于5的介电常数，更佳地大于10。示范性的高k材料包括，但不限于，HfO2、ZrO2、Al2O3、TiO2、Ta2O5、镧系元素氧化物及及混合物、硅酸盐以及像是YSZ(氧化钇稳定的氧化锆)、BST、BT、ST及SBT的材料。阻挡层426可包括金属、金属氮化物、以及其他从气相反应物得来的导电性金属化合物。贵重金属可选择性沉积于其上的金属、金属氮化物、金属碳化物、金属硼化物、导电氧化物以及其他可作为基板材料的导电金属化合物可包括，举例但不限于，从包含Ta、TaN、TaCx、TaBx、Ti、TiN、TiCx、TiBx、Nb、NbN、NbCx、NbBxMo、MoN、MoCx、MoBx、W、WN、WCx、WBx、V、Cr、Fe、Cu、Co、Ni、Cd、Zn、Al、Ag、Au、Ru、RuOx、Rh、Pt、Pd、Ir、IrOx、Os的组合中选出。
在一个示范性实施例中，如图5所示，单元素金属层530(例如钴)形成在阻挡层526上。金属层530可形成约1纳米的厚度(例如，使用原子层沉积)，这足以作为用于随后选择性生长功函数金属的晶种层，金属层530较佳是相对于金属化合物(例如氮化钛，二氧化钛等等)的单元素“纯”金属(例如、钴、钛、铝等等)。金属层530与装置500共形，包括在各凹口510内，如图所示。
接着，如图6所示，装置600为了金属挖槽而被图案化。这里的有机介电层(ODL)632是在各凹口610内形成至所需高度“H”。有机介电层632或其他类似的掩模材料(例如，有机平坦化层(OPL))，可以作为金属槽掩模。有机介电层632(或有机平坦化层)可包括光敏有机聚合物或蚀刻型有机化合物。例如，该光敏有机聚合物可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、或苯并环丁烯(BCB)。这些材料可使用旋涂技术或蒸镀技术在各凹口610内形成。
然后进行金属挖槽，如图7所示。在这个实施例中，进行湿/干式蚀刻以从装置700选择性地到各凹口710内的有机介电层732移除高k层724、阻挡层726、以及金属层730。如图8所示，再从各凹口810内移除有机介电层832，接着从p型场效晶体管906移除金属层930，如图9所示。
接着，如图10所示，功函数金属1034(例如，单元素金属，其能作为调整n型场效晶体管的阈电压)形成在n型场效晶体管1004的凹口1010内的金属层1030上。在示范性实施例中，功函数金属1034选择性生长于金属层1030上，且可包括铝(Al)或铝/钛多层堆迭，其中铝/钛厚度可被调整为目标的组成比例，以达成所需的功函数。铝和钛两者皆可在晶种金属层1030上选择性生长。因为钴可在先前的图案化步骤中氧化，随后进行的可选择性的原位氢离子处理使得氧化钴还原成钴以达成该选择性生长。在一个实施例中，可能需要另外的驱入(drive-in)退火以混和钴/铝或钴/铝/钛。应当理解的是n型场效晶体管的功函数金属1034的选择性生长省去另外的挖槽需求，因为没有生长在氧化铪层1024、阻挡层1026以及金属层1030的介电顶部表面(即水平方向)、或是间挡层1020的侧壁上。
工艺继续如图11所示，第二阻挡层1136(例如，氮化钛)形成在装置1100之上与各凹口1110内，接着在各凹口1110内进行金属材料1140(例如钨)的沉积与平坦化。如图所示，第二阻挡层1136形成于n型场效晶体管1104的凹口1110中的功函数金属1134上与间隔件1120的侧壁上，以及于p型场效晶体管1106的凹口1110中的间隔件1120的侧壁上。将金属材料1140沉积在装置1100的全部上并且移除(例如经由化学气相沉积)选择性地到氧化层间介电质1118及间隔件1120。这样，该替代金属栅极堆迭的形成用于n型场效晶体管1104与p型场效晶体管1106。
现在转向图12，示出另一种实施例，用以在该n型场效晶体管内选择性生长功函数金属。在这个实施例中，过程类似于图3到图11所示。然而，没有金属层(例如钴)形成在高k层1224与阻挡层1226上。相反的，功函数金属1234选择性地直接生长在阻挡层1226上，并随后从p型场效晶体管1206移除，导致了如图12所示的装置1200。然后继续进行工艺，第二阻挡层1236形成于装置1200上及各凹口1210内，接着在各凹口1210内进行金属材料1240的沉积和平坦化。如图所示，第二阻挡层1236形成于n型场效晶体管1204的凹口1210中的功函数金属1234上以及间隔件1220的侧壁上，以及p型场效晶体管1206的凹口1210中的间隔件1220的侧壁上。
如图以及本文所述，本发明的实施例具有至少以下优点。第一、早期功函数金属挖槽消除掩模材料填充于栅极沟槽中的风险。第二、该选择性地金属生长使其更容易增加钨存在于装置中的含量，从而降低栅极电阻。
在各种实施例中，设计工具可被提供和配置以创建数据集，用于图案化在本文所述的半导体层。例如，数据集可被创建以进行本文所述的工艺步骤，包括:提供形成于基板上的p通道场效晶体管(p-FET)与n通道场效晶体管(n-FET)，该p通道场效晶体管与该n通道场效晶体管各具有形成于其中的凹口；在该半导体装置上与各凹口内形成高k层；在该高k层上形成阻挡层；在各凹口内形成有机介电层(ODL)；使该有机介电层在各凹口内凹陷至所需高度；从该半导体装置的顶部选择性地到各凹口内的有机介电层移除该高k层与该阻挡层；从各凹口内移除该有机介电层；在该凹口的其中一个内选择性生长功函数金属(WFM)；该功函数金属选择性生长于该n型场效晶体管的凹口内之后，在各凹口内形成第二阻挡层；以及在各凹口内形成金属材料。
这样的设计工具可包括一个或多个模块的集合，并且也可由硬件，软件或其组合组成。因此，例如工具可以为一或多个软件模块，硬件模块，软/硬件模块或其任何组合或排列的集合。作为另一个例子，工具可为计算装置或其他装置，具有软件运行或在其中的硬件中实现。如本文所使用的，模块可利用任何形式的硬件，软件，或其组合来实现。例如，一个或多个处理器，控制器，特定应用集成电路，可程序化逻辑阵列，逻辑组件，软件常用程序或其他可被实现的机构以组成模块。在实作中，本文所描述的各种模块可被实现为分立模块或所述的功能及特征，能共享在一个或多个模块之中的部分或全部。换言之，对于本领域具备普通技术的人员在阅读过本说明书之后显而易见的是，本文所描述的各种特征和功能可于特定应用中实现，并且可以在各种组合和排列中的一个或多个单独或共享的模块中实现。即使各种特征或功能性元件可被单独描述或要求作为单独模块，本领域具备普通技术人员应理解这些特征与功能可在一个或多个通用的软件和硬件元件中分享，且这种描述将不需要或暗示单独的硬件或软件组件被用于实现这些特征或功能。
显而易见的是，已经提供用以选择性生长功函数金属于半导体装置的替代金属栅极内的方法。虽然本发明已经具体示出并结合示范性实施例来描述，但对那些本领域的技术人员可理解的是变化与修改将会产生。例如，尽管在本文中所述的示范性实施例是一系列的动作或事件，但应当理解的是本发明不受限于这些动作或事件的次序，除非特别说明。依照本发明，一些动作除了那些在本文中示出和/或描述的，还可以依照不同顺序和/或同时与其他动作或事件发生。此外，并非需要所有示出的步骤根据本发明来实现方法。此外，根据本发明的方法可以在与本文所述及示出的结构的形成和/或处理相关联，以及与其他未示出的结构相关联来实现。因此，可以理解的是，本发明的权利要求旨在涵盖落入本发明的真实精神内的所有这些修改及改变。

Claims (19)

1.一种用于形成半导体装置的替代金属栅极的方法，该方法包括:
提供一组场效晶体管形成于基板上，该组场效晶体管的每一个具有形成于其中的凹口；
在该半导体装置上及各该凹口内形成高k层；
在该高k层上形成阻挡层；
在各该凹口内形成有机介电层；
在各该凹口内使该有机介电层凹陷至所需高度；
从该半导体装置的顶部选择性到各该凹口内的该有机介电层移除该高k层与该阻挡层；
从各该凹口内移除该有机介电层；
在该凹口的其中一个内选择性生长功函数金属，其中，该功函数金属没有生长在该高k层以及该阻挡层的电介层顶部表面上或是一组间隔件的侧壁上；以及
在各该凹口内形成金属材料。
2.根据权利要求1所述的方法，更包括于该功函数金属选择性生长在该凹口的该其中一个内之后，在各该凹口内形成第二阻挡层。
3.根据权利要求1所述的方法，其中该高k层包括氧化铪，且其中该阻挡层包括氮化钛。
4.根据权利要求1所述的方法，更包括在该阻挡层上形成金属层。
5.根据权利要求4所述的方法，更包括于从各该凹口移除该有机介电层之后，从该凹口的另一个内移除该金属层。
6.根据权利要求4所述的方法，该金属层包括单一元素的金属。
7.根据权利要求5所述的方法，该组场效晶体管包括p通道场效晶体管与n通道场效晶体管，其中，该凹口的该其中一个是形成在该n通道场效晶体管内，且该凹口的该另一个是形成在该p通道场效晶体管内。
8.根据权利要求1所述的方法，更包括在该基板上形成该组间隔件，其中各该凹口是形成于该组间隔件的每一个之间。
9.一种用于在半导体装置的替代金属栅极内选择性生长功函数金属的方法，该方法包括:
提供形成在基板上的p通道场效晶体管与n通道场效晶体管，该p通道场效晶体管与该n通道场效晶体管各具有凹口形成于其中；
在该半导体装置上及各该凹口内形成高k层；
在该高k层上形成阻挡层；
在各该凹口内形成有机介电层；
在各该凹口内使该有机介电层凹陷至所需高度；
从该半导体装置的顶部选择性到各该凹口内的该有机介电层移除该高k层与该阻挡层；
从各该凹口中移除该有机介电层；以及
在该凹口的其中一个内选择性生长功函数金属，其中，该功函数金属没有生长在该高k层以及该阻挡层的电介层顶部表面上或是一组间隔件的侧壁上。
10.根据权利要求9所述的方法，更包括:
于该功函数金属选择性生长在该n通道场效晶体管的该凹口内之后，在各该凹口内形成第二阻挡层；以及
在各该凹口内形成金属材料。
11.根据权利要求9所述的方法，其中该高k层包括氧化铪，且其中该阻挡层包括氮化钛。
12.根据权利要求9所述的方法，更包括在该阻挡层上形成金属层。
13.根据权利要求12所述的方法，更包括于从各该凹口内移除该有机介电层之后，从该p通道场效晶体管的该凹口中移除该金属层。
14.根据权利要求12所述的方法，该金属层包括单一元素的金属。
15.根据权利要求9所述的方法，更包括在该基板上形成该组间隔件，其中各该凹口形成于该组间隔件的每一个之间。
16.一种半导体装置，包括:
形成在基板上的p通道场效晶体管与n通道场效晶体管，该p通道场效晶体管与该n通道场效晶体管各具有凹口形成于其中；
形成在各该凹口内的高k层；
形成在各该凹口内的该高k层上的第一阻挡层；
选择性生长在该n通道场效晶体管的该凹口内的功函数金属，其中，该功函数金属没有生长在该高k层以及该第一阻挡层的电介层顶部表面上或是一组间隔件的侧壁上；
形成在该n通道场效晶体管的该凹口内的该功函数金属上以及在该p通道场效晶体管的该凹口内的该第一阻挡层上的第二阻挡层；以及
形成在各该凹口内的金属材料。
17.根据权利要求16所述的半导体装置，更包括形成在该n通道场效晶体管的该凹口内的该第一阻挡层上的金属层。
18.根据权利要求16所述的半导体装置，其中该高k层包括氧化铪，且其中该第一阻挡层包括氮化钛。
19.根据权利要求16所述的半导体装置，该n通道场效晶体管与该p通道场效晶体管各包含鳍型场效晶体管。
CN201510183896.6A 2015-04-17 2015-04-17 半导体装置的替代金属栅极中的功函数金属的选择性生长 Expired - Fee Related CN106158749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510183896.6A CN106158749B (zh) 2015-04-17 2015-04-17 半导体装置的替代金属栅极中的功函数金属的选择性生长

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510183896.6A CN106158749B (zh) 2015-04-17 2015-04-17 半导体装置的替代金属栅极中的功函数金属的选择性生长

Publications (2)

Publication Number Publication Date
CN106158749A CN106158749A (zh) 2016-11-23
CN106158749B true CN106158749B (zh) 2020-08-21

Family

ID=58057613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510183896.6A Expired - Fee Related CN106158749B (zh) 2015-04-17 2015-04-17 半导体装置的替代金属栅极中的功函数金属的选择性生长

Country Status (1)

Country Link
CN (1) CN106158749B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
US8477006B2 (en) * 2011-08-30 2013-07-02 United Microelectronics Corp. Resistor and manufacturing method thereof
CN103066020B (zh) * 2011-10-19 2015-03-11 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及制作方法、pmos晶体管及制作方法
US20130099307A1 (en) * 2011-10-21 2013-04-25 Chi-Sheng Tseng Semiconductor device having metal gate and manufacturing method thereof
US8669618B2 (en) * 2011-12-15 2014-03-11 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices

Also Published As

Publication number Publication date
CN106158749A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
US9018711B1 (en) Selective growth of a work-function metal in a replacement metal gate of a semiconductor device
US10522413B2 (en) Method of forming source/drain contact
US10157799B2 (en) Multi-gate device and method of fabrication thereof
US10236355B2 (en) Fabrication of a vertical fin field effect transistor with a reduced contact resistance
EP3711098B1 (en) Replacement metal gate processes for vertical transport field-effect transistor
US20200083106A1 (en) Fabrication of a vertical transistor with self-aligned bottom source/drain
US10892336B2 (en) Wrap-around-contact structure for top source/drain in vertical FETS
US10490661B2 (en) Dopant concentration boost in epitaxially formed material
US11088139B2 (en) Asymmetric threshold voltage VTFET with intrinsic dual channel epitaxy
KR20200050324A (ko) 핀 전계-효과 트랜지스터 디바이스 및 방법
DE112018005623T5 (de) Fertigung von logikeinheiten und leistungseinheiten auf demselben substrat
US10163719B2 (en) Method of forming self-alignment contact
CN108122742A (zh) 半导体装置结构的制造方法
US20210328045A1 (en) Forming Gate Last Vertical FET With Self-Aligned Spacers and Junctions
US9893145B1 (en) On chip MIM capacitor
US20230027413A1 (en) Recovering Top Spacer Width of Nanosheet Device
US20180083114A1 (en) Maskless method to reduce source-drain contact resistance in cmos devices
CN106158749B (zh) 半导体装置的替代金属栅极中的功函数金属的选择性生长
KR20220122445A (ko) 반도체 디바이스 및 방법
TWI575581B (zh) 半導體裝置之取代金屬閘極中功函數金屬之選擇生長
US20200286790A1 (en) Methods of forming an ic product comprising transistor devices with different threshold voltage levels
US11527616B2 (en) Vertical transport CMOS transistors with asymmetric threshold voltage
US11810948B2 (en) Semiconductor device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210223

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200821

Termination date: 20210417