CN106030805A - 用基于石墨烯的晶体管对处理器进行良率优化 - Google Patents

用基于石墨烯的晶体管对处理器进行良率优化 Download PDF

Info

Publication number
CN106030805A
CN106030805A CN201380078867.2A CN201380078867A CN106030805A CN 106030805 A CN106030805 A CN 106030805A CN 201380078867 A CN201380078867 A CN 201380078867A CN 106030805 A CN106030805 A CN 106030805A
Authority
CN
China
Prior art keywords
design
rank
relevant
composition element
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380078867.2A
Other languages
English (en)
Inventor
M·波特科尼亚克
S·米格尔迪奇安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empire Technology Development LLC
Original Assignee
Empire Technology Development LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empire Technology Development LLC filed Critical Empire Technology Development LLC
Publication of CN106030805A publication Critical patent/CN106030805A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文所述的技术大体上包括在IC设计中与选择石墨烯和非石墨烯晶体管的组合相关的方法和系统。为了减少石墨烯晶体管造成的泄漏能量的增加，在IC设计中可用石墨烯晶体管替换选择的非石墨烯晶体管而在IC设计中其他非石墨烯晶体管可保留。为了限制IC设计中石墨烯晶体管的数量，可主要在IC设计中实现明显延迟受益的位置处用石墨烯晶体管替换非石墨烯晶体管。

Description

用基于石墨烯的晶体管对处理器进行良率优化
背景
除非本文另外指出，在该章节中描述的方法不是本申请权利要求的现有技术并且包括在该章节中并不承认是现有技术。
石墨烯是碳的同素异形体，其结构是单个平面片状sp2-结合的碳原子，其紧密充满在蜂窝状晶格，例如，规则六边形图案中。石墨烯是半金属零带隙半导体并且在室温下具有显著高的电子迁移率。从而，有兴趣将石墨烯用于和集成电路相关的各种应用。例如，石墨烯晶体管是其中晶体管的沟道是使用石墨烯形成的硅晶体管。一般而言，在石墨烯晶体管中，晶体管的所有其他组分可与典型的互补式金属氧化物半导体(CMOS)晶体管的组件基本上类似。因此，石墨烯和CMOS晶体管在单个处理器中的集成可以是相对简单和便宜的。由于石墨烯晶体管的许多特性，包括非常低的延迟和开关能量，因此在集成电路中使用石墨烯希望的可能。但是，石墨烯也的确包括一些缺点。
概述
根据本公开的至少一些实施方式，在集成电路(IC)设计中选择异质晶体管组合的方法包括识别与IC设计相关的多个级别，其中每个级别(level)包括一个或多个组合元件，所述组合元件包括由非石墨烯半导体材料形成的晶体管并且配置为从包括在IC设计的紧接之前级别的至少一个组合元件、至少一个顺序元件，或二者的组合接收信号。该方法包括选择与IC设计相关的多个级别之一，用包括由石墨烯形成的晶体管的组合元件替换选择的多个级别之一中的组合元件，以形成第一构造，确定与第一构造相关的能量泄漏速率，确定与第一构造相关的延时，比较所确定的延时与IC设计的目标延时和所确定的能量泄漏速率与IC设计的目标能量泄漏速率，以及响应所确定的能量泄漏速率小于目标能量泄漏速率同时所确定的延时符合目标延时，选择与IC设计相关的多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换多个级别中的所述另一个中的组合元件，以形成第二构造。
根据本公开的至少一些实施方式，在IC设计中选择异质晶体管的最佳组合的方法包括识别与IC设计相关的多个级别，其中每个级别包括一个或多个组合元件，所述组合元件包括由非石墨烯半导体材料形成的晶体管并且配置为从包括在IC设计的紧接之前级别的至少一个组合元件、至少一个顺序元件，或二者的组合接收信号。该方法进一步包括选择与IC设计相关的多个级别之一，用包括由石墨烯形成的晶体管的组合元件替换所选择的多个级别之一中的组合元件，以形成第一构造，确定与第一构造相关的能量泄漏速率，确定与第一构造相关的延时，比较所确定的延时与IC设计的目标延时和所确定的能量泄漏速率与IC设计的目标能量泄漏速率，并且响应于所确定的延时大于目标延时同时所确定的能量泄漏速率符合目标能量泄漏速率，选择与IC设计相关的多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换多个级别中的所述另一个中的组合元件，以形成第二构造。
根据本公开的至少一些实施方式，制造品包括具有计算机-可执行指令的非瞬态计算机-可读介质，所述指令响应处理器的执行，使得处理器实施在集成电路(IC)设计中选择异质晶体管组合的方法。该方法包括识别与IC设计相关的多个级别，其中每个级别包括一个或多个组合元件，选择与IC设计相关的多个级别之一，用包括由石墨烯形成的晶体管的组合元件替换所选择的多个级别之一中的组合元件，以形成第一构造，确定具有第一构造的IC设计的性能参数，比较所确定的性能参数与IC设计的目标性能参数，并且作为比较的结果指示目标性能参数允许对IC设计的性能参数的进一步的改变，选择与IC设计相关的多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换多个级别中的所述另一个中的组合元件，以形成第二构造。
前述内容仅仅是示意性的并且决不旨在是限制性的。除了上述示意性方面、实施方式和特征，进一步的方面、实施方式和特征将通过参考附图和下述详细说明书变得显而易见。
附图说明
结合附图，本公开的前述和其他特征将从下述说明书和所附权利要求变得更加显而易见。这些附图仅仅根据本公开描绘了数个实施方式并且所以，不解释为限制其范围。通过使用附图以另外的特征和细节描述本公开。
图1显示了可实施本公开的一些实施方式的示例性集成电路(IC)设计的方块图；
图2A阐释了在IC设计中，选择异质(例如，石墨烯和非石墨烯)晶体管组合的示例性方法的流程图；
图2B阐释了在IC设计中，选择异质(例如，石墨烯和非石墨烯)晶体管组合的示例性方法的流程图；
图2C阐释了在IC设计中，选择异质(例如，石墨烯和非石墨烯)晶体管组合的示例性方法的流程图；
图3是计算机程序产品的示意性实施方式的方块图，所述计算机程序产品实施以选择IC中石墨烯和非石墨烯晶体管组合的方法；和
图4是图解示例性计算设备的方块图，所述计算设备用于在IC设计中选择石墨烯和非石墨烯晶体管的组合，所有的内容都根据本公开的一些实施方式设置。
详述
在下述详细说明书中，参考形成说明书一部分的附图。在附图中，类似的符号通常表示类似的组件，除非上下文相反指出。在详细说明书、附图和权利要求中描述的示意性实施方式并不意味着是限制性的。在不背离本文主题的精神和范围的情况下，可以使用其他实施方式，并且可作出其他改变。本公开的方面，如本文大体上所描述述的，和附图中阐释的，可以各种不同的构造设置、替换、组合和设计，其所有被明确考虑并且组成本公开的一部分。
石墨烯晶体管——其中晶体管的沟道是使用石墨烯形成的——从大大降低延迟和开关(switching)能量角度都可显著优于传统的CMOS技术。但是，石墨烯晶体管在大规模集成电路中的使用还不可行，原因是与这样的晶体管相关的高泄漏能量，其被评估比配备硅沟道的等同晶体管大数千倍至数百万倍。因此，尽管与石墨烯晶体管相关的较低的开关能量，但是这样的晶体管的泄漏能量使得包括石墨烯晶体管的集成电路(IC)的总体能量消耗可通常高于使用硅晶体管的等同IC。此外，石墨烯晶体管的性能可能总体上对通常在制造工艺中出现的工艺变化更敏感。该因素可使在制造之前预测石墨烯晶体管的性能更加困难。
本公开的实施方式包括在IC设计中选择最佳的或有用的石墨烯和非石墨烯晶体管的组合的方法。为了使石墨烯晶体管造成的较高泄漏能量最小化或降低，在IC设计中，可以有选择的使非石墨烯晶体管用石墨烯晶体管替换。为了限制IC设计中石墨烯晶体管的数量，石墨烯晶体管可在IC设计中可能实现显著延迟益处的位置替换非石墨烯晶体管。
该方法可使用最大受制约、最小约束化的选择算法，以在给定IC设计中在策略上选择哪种晶体管可以是基于石墨烯的，以产生具有最佳的或其改善设计的IC设计：用于指定的能量预算的最低可能的或降低的延迟，或用于指定的延时预算的最低或降低的泄漏能量。因此，根据本公开的实施方式，具体的IC设计可配置为在IC中选择的策略位置处设置数个石墨烯晶体管，这在下文称为IC设计的特定“构造”。然后，使用相对少量的工艺变量实例预测的良率可用作可量化的度量，以确定IC设计的该构造(例如，对基于石墨烯的晶体管的该具体的选择)是否是最佳的或是否提供与其他可能的构造相关的改善。当采用感兴趣的构造进行大规模生产时，该构造经预测的良率可通常定义为IC的百分数，该良率被预测以满足指定的能量预算或延时预算。预测的良率可此处提供的基于晶体管-层面级别的功率和延迟模型。
IC设计的构造预测的良率可根据一个或多个度量定义，包括能量成本(例如，泄漏能量和预估的开关能量)和预估的延迟成本和/或其他度量(一种或多种)或其组合。泄漏能量和在较小程度上的开关能量可以作为性能度量被包括在移动设备中使用的IC设计中，因为对于这种设备来说功耗节省可能是设计的目标。延迟，例如，IC设计的构造实施具体操作或一组操作的时间，可能是在数据中心或其中速率可能是第一性能目标和能量使用可能是第二考虑的其他应用中使用的IC设计的度量。另外，延迟可能对于一些移动设备应用是重要的，因为，例如处理视频中的延迟可能是非期望的并且对于应用的终端使用者是破坏性的。如下面更详细讨论，与IC设计的具体构造相关的能量成本和延迟成本可以是基于使用IC以及为该构造预测的制造工艺的变化的许多不同情况而变化的预估值。
图1显示了示例性IC设计100的方块图，其可实施一些本公开的实施方式。IC设计100可以是作为任何适当的电子设备或小型便携式(或移动)电子设备的一部分实施的IC的设计，比如移动电话、个人数字助理(PDA)、个人媒体播放器设备、无线网络监控(web-watch)设备、个人头戴式设备、应用专用设备、包括任何上述功能的复合设备，或个人计算机，包括便携式计算机和非便携式计算机，或其他电子设备。
IC设计100可包括门101-105、触发器121-125、源节点131和汇聚节点132。门101-105和触发器121-125可如显示耦接，在源节点131和汇聚节点132之间形成各种路径。要注意的是，为了清楚和简洁，图1中省略了触发器121-125，和典型的IC设计通用的其他组件的时钟输入、设置和重置输入。进一步注意，IC设计100可包括比图1中阐释的更多数量的门101-105和触发器121-125。例如，在一些实施方式中，IC设计100可以是适于具有数百万晶体管的超大规模集成(ULSI)逻辑芯片，比如处理器或处理器核心的设计。在一些实施方式中，可具有与图1中描绘的那些相比更少的组件和/或其他类型的组件。
门101-105可以是组合元件，比如晶体管，并且为了确定IC设计100的不同“级别”的目的，每个门可视为IC设计100表示的电路的“节点”，如下面结合图2A、图2B和图2C所描述。触发器121-125可以是顺序元件，比如寄存器和触发器。在一些实施方式中，当确定IC设计100表示的电路的级别时，例如当IC设计100的一些构造包括一个或多个适合被石墨烯替换、以优化或以改善IC设计100的性能的触发器121-125时，触发器121-125也可视为节点。源节点131可耦接至IC设计100表示的电路的输入109，并且汇聚节点132可耦接所述电路的输出110。一般而言，在一些实施方式中，源节点131和汇聚节点132可以是引入的用于本文所述算法的抽象构造，并且可能不表示IC设计100中的物理节点。
图2A阐释了根据本公开的实施方式的示例性方法200的流程图，以在IC设计中选择异质(例如，石墨烯和非石墨烯)晶体管的组合。例如，方法200可用于在IC设计中选择最佳的或合适的进行石墨烯和非石墨烯晶体管的组合/元件，以便改善IC设计的性能。方法200可包括一个或多个操作、功能或动作，如由块201、202、203、204、205、206、207和/或208的一个或多个阐释。尽管按顺序阐释块，这些块也可平行进行，和/或以与本文所述的那些不同的顺序进行。而且，基于期望的实施，各个块可组合成更少的块，分成另外的块，和/或删除。可提供表示其他操作、功能或动作的另外的块。尽管结合图1的IC设计100描述了方法200，与任何适当的IC设计相关的方法200的性能在本公开的范围内。
方法200可开始于块201“确定IC设计的艾普西隆(ε)-关键路径”。块201可随后是块202“确定ε-关键路径的最小级别”，块202可随后是块203“确定实施石墨烯晶体管的最有益的级别”，块203可随后是块204“以IC设计的新构造实施石墨烯晶体管”，块204可随后是块205“计算实施石墨烯晶体管的效果”，块205可随后是块206“评估新构造的良率”，块206可随后是块207“确定是否可实现最佳良率”，和块207可随后是块208“结束”或块203。
在一些实施方式中，块201之前，IC设计100可被开发以提供特定的功能。因此，可定义IC设计的组合和顺序元件的具体物理特征，例如，门101-105和触发器121-125。这些物理特征可包括材料特性，比如氧化物电容和/或其他特性，和相关几何属性，比如标称门长度和门宽度和/或其他几何属性。另外，可定义IC设计100的操作参数，比如钟频率，电源电压等。
在块201中，可确定IC设计100的ε-关键延迟网络，其包括IC设计100的ε-关键路径。电路的ε-关键延迟网络可包括电路中的门，所述门在从源节点至汇聚节点的至少一条路径上，所述路径的延迟在电路的关键路径延迟的预定的值(ε)以内，其中ε是可基于各种标准而选择的预定值。这样，电路中每个门的重要性被抽象化，例如，量化，从而如果门在ε-关键延迟网络中，可潜在地影响延迟。不在IC设计100的ε-关键延迟网络中的门可通常不必在方法200的随后块中考虑，从而大大降低了完成随后块的计算。
在块202中，可确定IC设计100的“最小切割”或“级别”，其中每个最小切割与IC构造中的所有ε-关键路径相交。为了该目的，IC设计100可设置为加权有向图，其中每个门101-105可以是节点，并且从节点i至节点j可存在边缘如果门j是门i的直接输出。加权有向图的最小切割可以是将图分成两部分，包含源节点131的一部分和包含汇聚节点132的一部分，使得从源部分至汇聚部分的所有边缘的组合权重被最小化或降低。换句话说，从特定的切割去除所有门导致源节点131和汇聚节点132分离，例如，它们之间没有没有剩余的路径。
发现表示IC设计100的加权有向图的最小切割可以是非确定性多项式(NP)完全问题(nondeterministic polynomial complete problem)，并且可通过使用级别的概念近似。电路中级别的总数可以是从源节点至汇聚节点包含最大数量门的路径中门的数量。电路中一个门的最小级别可以是该门和源节点之间门的最小数量，并且该门的最大级别可以是该门和汇聚节点之间门的最小数量。因此，如果一个门从级别为N的门接收输入，那么该接收门的级别可以是至少级别N+1。
在图1中，发现表示示例性IC设计100的加权有向图的最小切割可涉及/包括：门101和102在级别1上，因为每个仅仅从触发器接收输入；门103和104在级别2上，因为门103从触发器(触发器124)或级别为1的门(门102)接收输入，并且门104从触发器(触发器121)或级别为1的门(门102)接收输入；和门105在级别3上，因为门105从级别为1的门(门101)或级别为2门(分别从门103和104)接收输入。因此，通过形成IC设计100的构造，其中IC设计100的任何一级别的晶体管都被石墨烯晶体管替换，IC设计100的延时和开关能量与其中所有晶体管是非石墨烯晶体管的IC设计100的构造相比，可以得到改善。此外，通过选择用石墨烯晶体管替换的级别，IC设计100中增加的泄漏能量可被最小化或降低，所述级别是“窄的”级别，例如，具有最少门的级别。在图1中，具有单个门105的级别3是这样级别的例子。
在IC设计100更复杂的实施方式中，比如当IC设计100配置为具有数百万晶体管的ULSI电路时，识别级别可能更复杂，但是是非确定性多项式(NP)完全问题。为了使得该问题以基本上线性时间可解决，有效切割可限于包括具有重叠级别的那些门。另外，在一些实施方式中，节点的权重可用于捕获每个节点在一个或多个具体性能参数(例如，电路延迟、泄漏能量和开关能量)方面的关联性。具体而言，节点的权重可与节点的负面的泄漏影响成正比或直接相关，并且与节点的正面的开关影响成反比或反向相关，其中较低权重节点是可能用石墨烯晶体管替换的候选节点。因此，被选择用于以石墨烯门替换的级别是具有最小或降低的权重的级别，如上所述。该级别可在块203中被选择。
在块203中，可确定实施石墨烯晶体管更有益的级别。在块203中，可确定在块202中确定的每个级别当用石墨烯晶体管替换时对性能的作用。因为在制造时每个门中感兴趣的性能参数，例如，电路延迟、泄漏能量和开关能量可明显受工艺变化的影响，当选择用于实施石墨烯晶体管的最有益级别时，这样的工艺变化一般会在块203中被考虑。
工艺变化可直接影响有效的沟道长度(L)和阈值电压(Vth)。在一些实施方式中，由Cline等提出的四叉树模型(“Analysis and modeling ofCD variation for statistical static timing,”IEEE/ACM ICCAD，60-66页，2006)可用于反映IC设计100中接近的门之间的空间相关性以及IC-到-IC的变化。四叉树模型将L分布成多个级别并且在每个级别上分配网格，其每一个被分配遵循正态分布的变化值，其捕获了相关性的一个源。然后，L的总值可以是在门所属的所有级别上的门工艺变化之和，ΔLij。在由方程式1描述的该模型中，ΔLij是门所属的第i个级别和第j个网格的变化，并且μi和σi是在级别i处正态分布的参数。对于与变量无关的门阈值电压Vth，可假定高斯分布。
其中
在块203中定量确定实施石墨烯晶体管的最有益的级别是具有不确定约束的设计优化/改善问题。在该情况下，不确定约束可与不同工艺变化的非常大量的组合相关，这些组合可能为了被检测的特定级别中每个门发生。为了模拟工艺变化造成的变量约束的无限空间，可以使用这些约束的取样。具体而言，对于被检测的特定的门，感兴趣的性能参数(例如，电路延迟、泄漏能量和开关能量)可在无限或非常大数量的可能组合中变化，但是该门可被分配至一个“仓(bin)”，其中分配到其中的门具有在预定范围内的性能参数数值。例如在一个实施例中，延迟、泄漏能量和开关能量相对于特定的门构造被分别分成五个分立的仓值，该构造中的任何门的可能仓的总数可以是125。因此，在适合用石墨烯晶体管替换的IC设计100级别中考虑的每个门可存在可能形式的有限分布。性能参数的每个这样的仓在本文称为“工艺变化实例(process variation instance)”。特定门的每个工艺变化实例的可能性可使用功率和延迟模型计算。在一些实施方式中，方程式2-5表示的功率和延迟模型可用于块203。
D = k t p · C L · V d d 2 · n · μ · C o x · W L · ( k T q ) 2 · k f i t [ ln ( e ( 1 + σ ) V d d - V t h 2 · n · ( k T / q ) ) + 1 ] 2 - - - ( 2 )
CL＝Cox·L·(γ·W+Wfanout) (3)
P l e a k a g e = 2 · μ · C o x · W L · ( k T q ) 2 · V d d · e σ · V d d - V t h n · ( k T / q ) - - - ( 4 )
P s w i t c h i n g = α · C L · V d d 2 · f - - - ( 5 )
其中Vdd＝电源电压，n＝亚阈值斜率，μ＝迁移率，Cox＝氧化物电容，W＝门宽度，L＝门长度，热电压σ＝DIBL因子，Vth＝阈值电压，ktp＝延迟参数，和kf＝模型拟合参数。负荷电容CL在方程式2中定义，其中γ是门的逻辑功效和Wfanout是负荷门的宽度之和。
在确定用石墨烯晶体管替换的IC设计100中最有益的级别(或改善的级别)以时，对于该级别中还不是石墨烯并且在IC设计的ε-关键网络中的每个门，在块203中考虑的每个级别的目标函数，可基于泄漏因子与该门的能量泄漏之积和开关因子与该门的开关能量之积的比率。通过使目标函数最小化或降低，可确定用石墨烯晶体管替换的IC设计200中最有益的级别(或改善的级别)。注意，适当的情况下，根据不同的目标，目标函数可被最小化/降低。例如，在一些实施方式中，目标函数可用于使对于指定的最大能量预算的延时最小化或降低，从而通过方法200可最终选择仍满足该能量预算的IC设计100的最快构造。可选地，目标函数可用于使对于指定的最大延迟约束的能量-延迟乘积最小化或降低，从而可通过方法200最终选择仍满足所述最大延迟约束的IC设计100最能量有效的构造。
在块204中，可通过在块203中用石墨烯替换的被选中的IC设计100的级别中的所有晶体管来在IC设计100中实施石墨烯晶体管。
在块205中，可计算在IC设计100的选择级别中实施石墨烯晶体管的作用。具体而言，可计算在块204中实施的IC设计100构造的延迟、泄漏能量和开关能量和/或其他参数。功率和延迟模型，比如方程式2-5表示的功率和延迟模型，可用于量化这些值。使用石墨烯晶体管实施IC设计100中门的影响，可使用表示石墨烯晶体管行为相对于非石墨烯晶体管的行为的比例因子来模拟。例如，对于延迟，可使用典型的0.05的比例因子；对于泄漏功率，可使用1000的典型的比例因子；并且对于开关功率，可使用典型的0.2的比例因子。换句话说，使用石墨烯实施门可降低与门相关的延迟约20X，增加与门相关的泄漏功率约1000X，和可降低与门相关的开关功率约5X。
一般而言，所考虑的IC设计100的构造的所有工艺变化实例计算延迟、泄漏能量和开关能量和/或其他参数可以被计算。因此，在块205中，可不产生对于延迟、泄漏能量和开关能量等的单个值。而是，基于用构造制造的IC预测的制造工艺变化，可为所考虑的IC设计100的构造产生这些参数的分布。从而，在块205中确定的分布中的一些，所有的或没有工艺变化实例可能满足特定的性能参数，比如延时或泄漏能量。
在块206中，可计算在块204中实施的IC设计100的构造的良率，其中良率可包括当制造感兴趣的构造时，预估的满足特定性能目标的IC芯片的百分数。这样的预估可以是统计上基于制造工艺变化和其对用块204中实施的IC设计100的构造制造的许多IC的性能的影响。从而，在块206中，对于感兴趣的构造的所有工艺变化实例，可计算制造的IC芯片的预测性能(例如，延迟、泄漏能量、开关能量和/或能量-延迟乘积或其他)并且与指定的速率和/或能量目标比较。
在块207中，可确定是否已经找到了最佳的或改善的IC设计100的实施，例如，指定的速率和/或泄漏能量目标已经通过块204中实施的构造的可能工艺变化实例的令人满意百分数(良率)实现。如果确定块204中实施的IC设计100的构造是最佳的或最好的可用实施，方法200继续至块208并结束。如果确定块205中实施的构造不是最佳的或最好的可用实施，方法200继续返回至块203，且重复块203-207。
在一些实施方式中，IC设计100的最佳/改善的实施可包括在块206中预测的良率大于最小期望的良率或其他阈值的IC设计100的构造。在其他实施方式中，IC设计100的最佳/改善的实施可包括符合或超过特定性能目标同时基本上使用所有指定性能参数预算的IC设计100的构造。例如，给定IC设计100指定的能量预算和基于延迟的性能目标(例如，获得可能的最大速率而不超过能量预算)，最佳/改善的实施可以是使用基本上所有指定能量预算，具有不大于最大允许的延迟，并且具有满意的良率的IC设计100的构造。因为构造使用基本上所有指定的能量预算，该IC设计100的另外级别或许不能用石墨烯晶体管替换而不超过能量预算。因此，这样的构造可以是特定情况下IC设计100的最佳的或最好可用的实施。
因此，在给定指定的IC设计和性能目标的前提下，可决定IC设计的某些门是否应是或可以是使用石墨烯晶体管的实施。根据工艺变化模型、功率模型，和延迟模型和/或其他模型(一种或多种)，可使用有限数量的工艺变化实例，以利于当IC设计包括大量门时问题的解决。此外，预测的良率，例如，IC设计预测的工艺变化实例的百分数，在延迟和功率约束下可被最大化或增加。在一些实施方式中，工艺变化实例的数量可假设为很大的数量，数百万级别，其是足够大的样品集以覆盖整个工艺变化(PV)模型。
图2B根据本公开的实施方式阐释了示例性方法220的流程图，以在集成电路(IC)设计中选择异质晶体管的组合。例如，方法220可用于选择在IC设计中最佳的或合适的石墨烯和非石墨烯晶体管的组合/元件，以便改善IC设计的性能。方法220可包括如块221、222、223、224、225和/或226的一个或多个阐释的一个或多个操作、功能或动作。尽管按顺序阐释了块，但是这些块也可平行进行，和/或以与本文所述的那些不同的顺序进行。而且，各个块基于期望的实施可组合成更少的块，分成另外的块，和/或删除。可提供表示其他操作、功能或动作的另外的块。尽管结合图1的IC设计100描述了方法220，但是与任何适当的IC设计相关的方法220的性能在本公开的范围内。
方法220可开始于块221“识别与IC设计相关的多个级别”。块221可随后是块222“选择与IC设计相关的多个级别之一”，块222可随后是块223“用包括由石墨烯形成的晶体管的组合元件替换选择级别中的组合元件，以形成第一构造”，块223可随后是块224“确定与第一构造相关的能量泄漏速率”，块224可随后是块225“比较确定的能量泄漏速率与IC设计的目标能量泄漏速率”，并且块225可随后是块226“选择与IC设计相关的多个级别的另一个用于用由石墨烯形成的晶体管替换”。
在块221中，识别与IC设计相关的多个级别，其中每个级别包括一个或多个组合元件，所述组合元件包括由非石墨烯半导体材料形成的晶体管。每个级别配置为从包括在IC设计的更低级别的至少一个组合元件、至少一个顺序元件，或二者的组合接收信号。
在块222中，选择与IC设计相关的多个级别之一。在一些实施方式中，选择的级别是具有比IC设计中的其他级别更少门的“窄”级别。
在块223中，块222中选择的级别中的组合元件用包括由石墨烯形成的晶体管的组合元件替换，以形成第一构造。
在块224中，能量泄漏速率被确定与第一构造相关速率。例如，在一些实施方式中，第一构造中用石墨烯替换的每个组合元件的能量泄漏速率可被更新，从而可确定整个第一构造的总能量泄漏速率。
在块225中，比较确定的能量泄漏速率与IC设计的目标能量泄漏速率。
在块226中，响应块225中确定的能量泄漏速率小于目标能量泄漏速率，选择与IC设计相关的多个级别的另一个，用于用包括由石墨烯形成的晶体管组合元件进行替换，以形成第二构造。
图2C根据本公开的实施方式阐释了示例性方法230的流程图，以在集成电路(IC)设计中选择异质晶体管的组合。例如，方法230可用于在IC设计中选择最佳的或合适的石墨烯和非石墨烯晶体管/元件的性能组合，以便改善IC设计的性能。方法230可包括如块231、232、233、234、235和/或236的一个或多个阐释的一个或多个操作、功能或动作。尽管按顺序阐释了块，但是这些块也可平行进行，和/或以与本文所述的那些不同的不同顺序进行。而且，各个块基于期望的实施可组合成更少的块，分成另外的块，和/或删除。可提供表示其他操作、功能或动作的另外的块。尽管结合图1中IC设计100描述了方法230，与任何适当的IC设计相关的方法230的执行也在本公开的范围内。
方法230可开始于块231“识别与IC设计相关的多个级别”。块231可随后是块232“选择与IC设计相关的多个级别之一”，块232可随后是块233“用包括由石墨烯形成的晶体管的组合元件替换选择级别中的组合元件，以形成第一构造”，块233可随后是块234“确定与第一构造相关的延时”，块234可随后是块235“比较确定的延时与IC设计的目标延时”，和块235可随后是块236“选择与IC设计相关的多个级别的另一个用于用由石墨烯形成的晶体管替换”。
在方法220中，块231-233可基本上分别与块221-223类似。
在块234中，确定与第一构造相关的延时，其中该延时可对应时钟周期的持续时间。在一些实施方式中，通过计算块232中选择的级别中每个用石墨烯替换的组合元件的延时确定块234中的延时，以形成第一构造。
在块235中，比较确定的延时与IC设计的目标延时。
在块236中，响应块235中确定的延时小于目标延时，选择与IC设计相关的多个级别的另一个，用于用包括由石墨烯形成的晶体管的组合元件进行替换，以形成第二构造。
图3是计算机程序产品300的示意性实施方式的方块图，以在IC设计中实施选择异质晶体管的组合方法。计算机程序产品300可包括信号承载介质304。信号承载介质304可包括一组或多组可执行指令302，其当被例如计算设备的处理器执行时，可提供至少上述与前面的图相关的功能。
在一些实施中，信号承载介质304可包括非瞬时计算机可读的介质308，比如但不限于硬盘驱动、磁盘(CD)、数码盘(DVD)、数字带、储存器等。在一些实施中，信号承载介质304可包括可记录介质310，比如但不限于储存器、读/写(R/W)CD、R/W DVD等。在一些实施中，信号承载介质304可包括通讯介质306，比如但不限于数字和/或类似通讯介质(例如，光纤电缆、波导、有线通讯链路、无线通讯链路等)。计算机程序产品300可记录在非瞬时计算机可读的介质308或另一类似的可记录介质310上。
图4是根据本公开的至少一些实施方式图解示例性计算设备400的方块图，所述计算设备400设置为在IC设计中选择石墨烯和非石墨烯晶体管的组合。在一些实施方式中，计算设备400的一些组件/部件它们本身可能使用如上述的石墨烯和非石墨烯元件的组合实施。在非常基础的构造402中，计算设备400通常包括一个或多个处理器404和系统储存器406。储存器总线408可用于处理器404和系统储存器406之间的通讯。
取决于期望的构造，处理器404可以是任何类型的，包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)，或其任何组合。处理器404可包括一些级别的缓冲，比如一级缓存410和二级缓存412、处理器核心414，和寄存器416。示例性处理器核心414可包括算数逻辑单元(ALU)、浮点单元(FPU)、数字信号加工核心(DSP Core)，或其任何组合。处理器404可包括可编程逻辑电路，比如但不限于场可编程门阵列(FPGAs)、可修补专用集成电路(ASIC)、复杂可编程逻辑设备(CPLD)等。示例性储存器控制器418也可与处理器404一起使用，或在一些实施中，储存器控制器418可以是处理器404的内部部件。
取决于期望的构造，系统储存器406可以是任何类型的，包括但不限于非永久性储存器(比如RAM)、永久性储存器(比如ROM、闪存等)或其任何组合。系统储存器406可包括操作系统420、一个或多个应用422和程序数据424。应用422可包括一个或多个分成块的应用，如上面结合一个或多个图(一种或多种)所叙述。程序数据424可包括可用于计算设备400操作的数据。在一些实施方式中，应用422可设置为与程序数据424一起在操作系统420上操作。这描述的基础构造402通过内部虚线中的那些组件阐释在图4中。
计算设备400可具有另外的特征或功能，和另外接口，以利于基础构造402和任何必要的设备和接口之间的通讯。例如，总线/接口控制器490可用于利于基础构造402和一个或多个数据储存设备492之间经储存接口总线494的通讯。数据储存设备492可以是可移除的储存设备496，不可移除的储存设备498，或其组合。可移除的储存设备和不可移除的储存设备的例子包括磁盘设备，比如软盘驱动和硬盘驱动(HDD)、光盘驱动比如压缩磁盘(CD)驱动或数字通用盘(DVD)驱动、固态驱动(SSD)，和带驱动等等。示例性计算机储存介质可包括在任何方法或技术中实施的非永久性和永久性、可移除的和不可移除的介质，用于储存信息，比如计算机可读的指令、数据结构、程序模块或其他数据。
系统储存器406，可移除的储存设备496和不可移除的储存设备498是计算机储存介质的例子。计算机储存介质包括但不限于RAM、ROM、EEPROM、闪存或其他储存器技术、CD-ROM、数字通用盘(DVD)或其他光储存、磁盒、磁带、磁盘储存或其他磁性储存设备，或可用于储存期望的信息并且可被计算设备400存取的任何其他介质。任何这样的计算机储存介质可以是计算设备400的一部分。
计算设备400也可包括利于从各种接口设备(例如，输出设备442、外周接口444和通讯设备446)至基础构造402经总线/接口控制器430通讯的接口总线440。示例性输出设备442包括图形加工单元448和声加工单元450，其可配置为经一个或多个A/V端口452与各种外部设备通讯，比如显示器或话筒。示例性外周接口444包括串联接口控制器454或并联接口控制器456，其可配置为与外部设备比如输入设备(例如，键盘/鼠标、笔、声音输入设备、蓝牙输入设备等)或其他外周设备(例如，打印机、扫描仪等)经一个或多个I/O端口458通讯。示例性通讯设备446包括网络控制器460，其可设置为利于经一个或多个通讯端口464与在网络通讯链路上的一个或多个其他计算设备462，比如但不限于光纤维、长期演变(LTE)、3G、WiMax通讯。
网络通讯链路可以是通讯介质的例子。通讯介质可通常具体化为计算机可读的指令、数据结构、程序模块，或调制的数据信号中的其他数据，比如载波或其他输送机制，并且可包括任何信息递送介质。“调制的数据信号”可以是具有一个或多个其特征集或在编码信号中信息时以这样的方式改变的信号。作为例子，但不限于此，通讯介质可包括有线介质比如有线网络或直接有线连接，和无线介质比如声、射频(RF)、微波、红外(IR)和其他无线介质。如本文使用的术语计算机可读的介质可包括储存介质和通讯介质。
计算设备400可实施为下述的一部分：小型形状因素便携式(或移动)电子设备比如移动电话、个人数字助理(PDA)、个人媒体播放器设备、无线网络监控、个人头戴式设备、应用专用设备，或包括任何上述功能的复合设备。计算设备400也可实施为个人计算机，包括便携式计算机和非便携式计算机构造。本公开的实施方式包括在IC设计中选择石墨烯和非石墨烯晶体管的组合的方法。因此，具体的IC设计可用策略放置石墨烯晶体管来改善，同时使与石墨烯晶体管相关的高泄漏能量的非期望的作用最小化或降低。
系统的实施方式的硬件和软件实施之间有些许区别；硬件或软件的使用通常是代表成本与效率权衡的设计选择(但不总是，因为在某些背景下，硬件和软件之间的选择可能是重要的)。存在吐个槽可实现本文所述的程序和/或系统和/或其他技术的各种媒介(例如，硬件、软件和/或固件)，并且优选的媒介随着部署的程序和/或系统和/或其他技术的背脊而改变。例如，如果实施者认为速率和准确性是首要的，那么实施者可能挑选主要的硬件和/或固件媒介；如果弹性是首要的，实施这可能挑选主要的软件实施；或，仍再次可选地，实施者可挑选硬件、软件和/或固件的一些组合。
前述详细说明书已经通过使用方块图、流程图和/或实施例阐释了设备和/或程序的各种实施方式。在包含一个或多个功能和/或操作的这样的方块图、流程图和/或实施例的程度下，本领域技术人员认识到，这样的方块图、流程图或实施例中的每个功能和/或操作可通过宽范围的硬件、软件、固件或实际上其任意组合单独和/或共同实施。在一种实施方式中，本文所述的主题的数个部分可经应用专用集成电路(ASICs)、场可编程门阵列(FPGA)、数字信号处理器(DSP)或其他整合形式实施。但是，本文公开的实施方式的一些方面，整体或部分，可在集成电路中等同实施，如在一个或多个计算机上运行的一个或多个计算机程序(例如，在一个或多个计算机系统中运行的一个或多个程序)，作为在一个或多个处理器上运行的一个或多个程序(例如，作为在一个或多个微处理器上运行的一个或多个程序)，作为固件，或作为实际上其任意组合，并且设计电路和/或为软件和或固件写入代码根据本公开在本领域技术人员的范围内。另外，本领域技术人员认识到本文所述的主题的机制能够作为程序产品以各种分发，并且本文所述的主题的示意性实施方式适合任何具体类型的用于实际进行分布的信号承载介质。信号承载介质的例子包括但不限于下述：可记录型介质比如软盘、硬盘驱动、磁盘(CD)、数码盘(DVD)、数字带、计算机储存器等；和传递型介质比如，数字和/或类似通讯介质(例如，光纤电缆、波导、有线通讯链路、无线通讯链路等)。
本领域技术人员认识到以本文阐释的方式描述设备和/或工艺，和其后使用工程化实践将这样的描述设备和/或工艺集成至数据处理系统在本领域是常见的。即，本文所述的至少一部分设备和/或工艺可经合理数量的实验集成至数据处理系统。本领域技术人员将认识到典型的数据处理系统一般包括一个或多个系统单元罩、视频显示设备、储存器，比如非永久性和永久性储存器，处理器，比如微处理器和数字信号处理器，计算实体，比如操作系统，驱动器、图形使用者接口，和应用程序，一个或多个交互设备，比如触摸板或屏幕，和/或控制系统包括反馈环和控制马达(例如，用感知位置和/或速率的反馈；用于移动和/或调整组件和/或数量的控制马达)。典型的数据处理系统可利用任何适当的商业上可得的组件实施，比如通常在数据计算/通讯和/或网络计算/通讯系统中出现的那些。
本文描述的主题有时阐释包含在不同的其他组件中的不同组件或连接不同的其他组分。应当理解，这样描述的构造仅仅是示例性的，并且事实上许多其他构造可实施实现相同的功能。在概念意义上，实现相同功能的组件的任何设置是有效“关联的”，使得实现期望的功能。因此，本文组合的实现特定功能的任何两个组件可视为彼此“关联”，使得实现期望的功能，无论构造或中间组件。同样地，如此关联的任何两个组分可也视为彼此“操作上连接”或“操作上结合”，以实现期望的功能，和能够如此结合的任何两个组件可也视为彼此“操作上耦合”，以实现期望的功能。操作上耦合的具体例子包括但不限于物理上耦合和/或物理上相互作用组件和/或无线可相互作用和/或无线相互作用组件和/或逻辑上相互作用和/或逻辑上可相关作用的组件。
就本文基本上任何复数和/或单数术语的使用，本领域技术人员可将复数形式转换成单数形式和/或从单数形式转换成复数形式，以适当适合上下文和/或应用。为了清楚，本文明确阐释了各种单数/复数设置。
本领域技术人员理解，一般而言，本文，和尤其所附的权利要求中(例如，所附的权利要求的主题)中使用的术语一般解释为“开放式”术语(例如，术语“包括(including)”应解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包括(includes)”应解释为“包括但不限于”等)。本领域技术人员进一步理解，如果期望具体数量的引用权利要求叙述，这样的期望将明确叙述在权利要求中，并且在没有这样的叙述时，不存在这样的期望。例如，作为对理解的帮助，下述所附的权利要求可包含使用引用短语“至少一个”和“一个或多个”，以引用权利要求叙述。但是，使用这样的短语不应解释为暗示通过不定冠词“一个(a)”或“一个(an)”引用权利要求叙述将包含这样引用权利要求叙述的任何具体权利要求限于仅仅包含一种这样叙述的实施方式，即使当相同的权利要求包括引用短语“一个或多个”或“至少一个”和不定冠词比如“一个(a)”或“一个(an)”(例如，“一个(a)”和/或“一个(an)”应解释为意思是“至少一个”或“一个或多个”)时；对于用于引用权利要求叙述使用的定冠词采用同样的解释。另外，即使明确叙述具体数量的引用权利要求叙述，本领域技术人员认识到这样的叙述应解释为意思是至少叙述数量的(例如，没有修饰语的无修饰叙述“两个叙述”，意思是至少两个叙述或两个或更多个叙述)。此外，在使用与“至少一个A、B和C等”的常规类似语的情况下，一般而言这样的结构旨在本领域技术人员常规理解的意思(例如，“具有至少一个A、B和C的系统”包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起，和/或A、B和C一起等的系统)。在使用与“至少一个A、B和C等”的常规类似语的情况下，一般而言这样的结构旨在本领域技术人员常规理解的意思(例如，“具有至少一个A、B或C的系统”包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起，和/或A、B和C一起等的系统)。本领域技术人员进一步理解，实际上出现在两个或更多个可选术语之间的任何反意连接词和/或短语，无论在说明书、权利要求或附图中，应理解为考虑包括一个，术语之一或两个术语的可能性。例如，短语“A或B”理解为包括“A”或“B”或“A和B”的可能性。
尽管本文已经公开了各个方面和实施方式，但是其他方面和实施方式对于本领域技术人员将是显而易见的。本文公开的各个方面和实施方式是为了阐释的目的并且不旨在是限制性的，真正的范围和精神由下述权利要求指示。

Claims (22)

1.一种在集成电路(IC)设计中选择异质晶体管组合的方法，所述方法包括：
识别与所述IC设计相关的多个级别，其中每个级别包括一个或多个组合元件，所述组合元件包括由非石墨烯半导体材料形成的晶体管并且配置为从包括在所述IC设计的紧接之前级别中的至少一个组合元件、至少一个顺序元件，或二者的组合接收信号；
选择与所述IC设计相关的所述多个级别之一；
用包括由石墨烯形成的晶体管的组合元件替换所选择的所述多个级别之一中的组合元件，以形成第一构造；
确定与所述第一构造相关的能量泄漏速率；
确定与所述第一构造相关的延时；
比较所确定的延时与所述IC设计的目标延时和所确定的能量泄漏速率与所述IC设计的目标能量泄漏速率；和
响应所确定的能量泄漏速率小于所述目标能量泄漏速率同时所述确定的延时符合所述目标延时，选择与所述IC设计相关的所述多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换所述多个级别中的所述另一个中的组合元件，以形成第二构造。
2.权利要求1所述的方法，其中确定所述能量泄漏速率包括为所述IC设计的多个工艺变化实例确定能量泄漏速率。
3.权利要求2方法，进一步包括基于为所述IC设计的多个工艺变化实例确定的所述能量泄漏速率和所述IC设计的目标能量泄漏速率，确定所述第一构造的良率。
4.权利要求3方法，其中确定所述第一构造的良率是基于所述IC设计中组合元件的有效沟道长度和阈值电压的工艺变化。
5.权利要求3方法，其中确定所述第一构造的良率是基于门-级别延迟模型、门-级别泄漏功率模型和门-级别开关功率模型的至少一个。
6.权利要求1所述的方法，其中替换所选择的所述多个级别之一中的组合元件包括用包括由石墨烯形成的晶体管的组合元件替换所选择的所述多个级别之一中的每个组合元件，以形成所述第一构造。
7.权利要求1所述的方法，其中选择与所述IC设计相关的所述多个级别之一包括加权所述IC设计中的至少一个节点，与所述节点的负面的泄漏影响成正比并且与所述节点的正面开关影响成反比。
8.权利要求1所述的方法，进一步包括，在识别所述多个级别之前，确定所述IC设计从源节点至汇聚节点的艾普西隆-关键路径，其延迟大于或等于所述IC设计的关键路径延迟与艾普西隆(ε)之积。
9.权利要求1所述的方法，其中选择与所述IC设计相关的所述多个级别之一包括相对于下述至少一个降低目标函数：与所述IC设计相关的延时成本、与所述IC设计相关的能量成本，和与所述IC设计相关的延时乘积。
10.一种在集成电路(IC)设计中选择异质晶体管组合的方法，所述方法包括：
识别与IC设计相关的多个级别，其中每个级别包括一个或多个组合元件，所述组合元件包括由非石墨烯半导体材料形成的晶体管并且配置为从包括在所述IC设计的紧接之前级别中的至少一个组合元件、至少一个顺序元件，或二者的组合接收信号；
选择与所述IC设计相关的所述多个级别之一；
用包括由石墨烯形成的晶体管的组合元件替换所选择的所述多个级别之一中的组合元件，以形成第一构造；
确定与所述第一构造相关的能量泄漏速率；
确定与所述第一构造相关的延时；
比较所确定的延时与所述IC设计的目标延时和所确定的能量泄漏速率与所述IC设计的目标能量泄漏速率；和
响应所确定的延时大于所述目标延时同时所确定的能量泄漏速率符合所述目标能量泄漏速率，选择与所述IC设计相关的所述多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换所述多个级别中的所述另一个中的组合元件，以形成第二构造。
11.权利要求10所述的方法，其中确定所述延时包括为所述IC设计的多个工艺变化实例确定延时。
12.权利要求11所述的方法，进一步包括基于为所述IC设计的多个工艺变化实例确定的延时和所述IC设计的目标延时，确定所述第一构造的良率。
13.权利要求12所述的方法，其中确定所述第一构造的良率是基于所述IC设计中组合元件的有效沟道长度和阈值电压的工艺变化。
14.权利要求12所述的方法，其中确定所述第一构造的良率是基于门-级别延迟模型、门-级别泄漏功率模型和门-级别开关功率模型的至少一个。
15.权利要求10所述的方法，其中替换所选择的所述多个级别之一中的组合元件包括用包括由石墨烯形成的晶体管的组合元件替换所选择的所述多个级别之一中的每个组合元件，以形成所述第一构造。
16.权利要求10所述的方法，其中选择与所述IC设计相关的所述多个级别之一包括加权所述IC设计中的至少一个节点，与所述节点的负面的泄漏影响成正比并且与所述节点的正面开关影响成反比。
17.权利要求10所述的方法，进一步包括，在识别所述多个级别之前，确定与IC设计相关的、具有延时大于所述目标延时的艾普西隆-关键路径。
18.权利要求10所述的方法，其中选择与所述IC设计相关的所述多个级别之一包括相对下述至少一个降低目标函数：与所述IC设计相关的延时成本、与所述IC设计相关的能量成本，和与所述IC设计相关的延时乘积。
19.一种制造品，包括：
具有计算机-可执行指令的非暂态计算机-可读介质，所述指令响应处理器的实施使得处理器执行在集成电路(IC)设计中选择异质晶体管组合的方法，方法包括：
识别与所述IC设计相关的多个级别，其中每个级别包括一个或多个组合元件；
选择与所述IC设计相关的所述多个级别之一；
用包括由石墨烯形成的晶体管的组合元件替换所选择的所述多个级别之一中的组合元件，以形成第一构造；
确定具有所述第一构造的所述IC设计的性能参数；
比较所确定的性能参数与所述IC设计的目标性能参数；和
作为比较的结果指示所述目标性能参数允许所述IC设计的所述性能参数的进一步的改变，选择与所述IC设计相关的所述多个级别的另一个并且用包括由石墨烯形成的晶体管的组合元件替换所述多个级别中的所述另一个中的组合元件，以形成第二构造。
20.权利要求19所述的制造品，其中所确定的性能参数和所述目标性能参数都涉及所述IC设计的能量泄漏速率。
21.权利要求19所述的制造品，其中所确定的性能参数和所述目标性能参数都涉及所述IC设计的延时。
22.权利要求19所述的制造品，其中替换所述组合元件以形成所述第一和所述第二构造之一或二者包括用由石墨烯形成的晶体管替换一些所述组合元件同时保留具有不用石墨烯形成的晶体管的其他组合元件。
CN201380078867.2A 2013-08-15 2013-08-15 用基于石墨烯的晶体管对处理器进行良率优化 Pending CN106030805A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/055024 WO2015023276A2 (en) 2013-08-15 2013-08-15 Yield optimization of processor with graphene-based transistors

Publications (1)

Publication Number Publication Date
CN106030805A true CN106030805A (zh) 2016-10-12

Family

ID=52468764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380078867.2A Pending CN106030805A (zh) 2013-08-15 2013-08-15 用基于石墨烯的晶体管对处理器进行良率优化

Country Status (4)

Country Link
US (1) US9411922B2 (zh)
CN (1) CN106030805A (zh)
TW (1) TWI509448B (zh)
WO (1) WO2015023276A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10129131B2 (en) * 2015-06-30 2018-11-13 Dell Products, Lp System and method for device optimization in a network of devices with embedded electronics
US11003823B2 (en) * 2018-08-09 2021-05-11 Palo Alto Research Center Incorporated Re-design of analog circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040172603A1 (en) * 2003-02-14 2004-09-02 Iwatt Multi-output power supply design system
US20050204316A1 (en) * 2005-01-27 2005-09-15 Chipvision Design Systems Ag Predictable design of low power systems by pre-implementation estimation and optimization
US20050235232A1 (en) * 2004-03-30 2005-10-20 Antonis Papanikolaou Method and apparatus for designing and manufacturing electronic circuits subject to process variations

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024695B2 (en) * 2008-02-05 2011-09-20 Nangate A/S Optimization of integrated circuit design and library
US8881157B2 (en) 2009-09-11 2014-11-04 Empire Technology Development Llc Allocating threads to cores based on threads falling behind thread completion target deadline
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8595731B2 (en) 2010-02-02 2013-11-26 International Business Machines Corporation Low overhead dynamic thermal management in many-core cluster architecture
US8450779B2 (en) 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
US8832629B2 (en) * 2010-07-23 2014-09-09 Freescale Semiconductor, Inc. Method for optimising cell variant selection within a design process for an integrated circuit device
US8785261B2 (en) 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8748871B2 (en) 2011-01-19 2014-06-10 International Business Machines Corporation Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits
US8409957B2 (en) * 2011-01-19 2013-04-02 International Business Machines Corporation Graphene devices and silicon field effect transistors in 3D hybrid integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040172603A1 (en) * 2003-02-14 2004-09-02 Iwatt Multi-output power supply design system
US20050235232A1 (en) * 2004-03-30 2005-10-20 Antonis Papanikolaou Method and apparatus for designing and manufacturing electronic circuits subject to process variations
US20050204316A1 (en) * 2005-01-27 2005-09-15 Chipvision Design Systems Ag Predictable design of low power systems by pre-implementation estimation and optimization

Also Published As

Publication number Publication date
WO2015023276A3 (en) 2016-07-07
US20150370943A1 (en) 2015-12-24
WO2015023276A2 (en) 2015-02-19
US9411922B2 (en) 2016-08-09
TW201516724A (zh) 2015-05-01
TWI509448B (zh) 2015-11-21

Similar Documents

Publication Publication Date Title
McConaghy et al. Variation-aware design of custom integrated circuits: a hands-on field guide
Benini et al. Dynamic power management: design techniques and CAD tools
Mintarno et al. Workload dependent NBTI and PBTI analysis for a sub-45nm commercial microprocessor
Agarwal et al. Statistical clock skew analysis considering intradie-process variations
Vijayan et al. Fine-grained aging-induced delay prediction based on the monitoring of run-time stress
Klemme et al. Efficient learning strategies for machine learning-based characterization of aging-aware cell libraries
CN104995841B (zh) 基于老化的泄漏能量减小方法和系统
Jin et al. Statistical lifetime reliability optimization considering joint effect of process variation and aging
CN106030805A (zh) 用基于石墨烯的晶体管对处理器进行良率优化
Bian et al. Workload-aware worst path analysis of processor-scale NBTI degradation
CN103366033A (zh) 统计电路仿真的方法和系统
Saurabh et al. Timing closure problem: Review of challenges at advanced process nodes and solutions
Srivastava et al. Low-power-design space exploration considering process variation using robust optimization
Stracquadanio et al. Semiconductor device design using the BiMADS algorithm
Vijayan et al. Machine learning-based aging analysis
Sagahyroon et al. Using SAT-based techniques in power estimation
Mohanty et al. Variability-aware architecture level optimization techniques for robust nanoscale chip design
Abbas et al. Learning-based BTI stress estimation and mitigation in multi-core processor systems
Sengupta et al. Error analysis and optimization in approximate arithmetic circuits
WO2015048437A1 (en) Mapping intermediate material properties to target properties to screen materials
Ramalingam et al. An accurate sparse-matrix based framework for statistical static timing analysis
Tu et al. Aging-aware task scheduling for mesh-based network-on-chips under aging effect
Coussy et al. Guest editors' introduction: Raising the abstraction level of hardware design
Bhattacharjee et al. On-chip supply noise in multiprocessors: impact and clock gating inspired mitigation strategies
Zhang et al. Design configuration selection for hard-error reliable processors via statistical rules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190809