CN106027222B - 一种防止差分功耗分析的智能卡加密方法及装置 - Google Patents

一种防止差分功耗分析的智能卡加密方法及装置 Download PDF

Info

Publication number
CN106027222B
CN106027222B CN201610514815.0A CN201610514815A CN106027222B CN 106027222 B CN106027222 B CN 106027222B CN 201610514815 A CN201610514815 A CN 201610514815A CN 106027222 B CN106027222 B CN 106027222B
Authority
CN
China
Prior art keywords
encryption
plaintext
round
module
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610514815.0A
Other languages
English (en)
Other versions
CN106027222A (zh
Inventor
陈立明
董旭柱
谢雄威
吴争荣
刘志文
俞小勇
罗洋
禤亮
黄晓胜
陶凯
李瑾
秦昊
黄冠琅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSG Electric Power Research Institute
CETC 7 Research Institute
Electric Power Research Institute of Guangxi Power Grid Co Ltd
Nanning Power Supply Bureau of Guangxi Power Grid Co Ltd
Original Assignee
CSG Electric Power Research Institute
CETC 7 Research Institute
Electric Power Research Institute of Guangxi Power Grid Co Ltd
Nanning Power Supply Bureau of Guangxi Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSG Electric Power Research Institute, CETC 7 Research Institute, Electric Power Research Institute of Guangxi Power Grid Co Ltd, Nanning Power Supply Bureau of Guangxi Power Grid Co Ltd filed Critical CSG Electric Power Research Institute
Priority to CN201610514815.0A priority Critical patent/CN106027222B/zh
Publication of CN106027222A publication Critical patent/CN106027222A/zh
Application granted granted Critical
Publication of CN106027222B publication Critical patent/CN106027222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明的实施例提供一种防止差分功耗分析的智能卡加密方法及装置，涉及信息安全技术领域，能够实现对差分功耗分析攻击的防御，提高智能卡密钥的安全性。该方法包括：获取64位的明文，并对该明文进行初始置换；对经过初始置换后的明文进行16轮加密运算，并在每一轮加密运算过程中的至少一种运算后添加随机延时；完成第16轮加密运算后，进行逆初始置换还原真实的密文信息，存储并输出该密文信息。本发明应用于智能卡加密。

Description

一种防止差分功耗分析的智能卡加密方法及装置
技术领域
本发明涉及信息安全技术领域，尤其涉及一种防止差分功耗分析的智能卡加密方法及装置。
背景技术
TD-LTE(英文：Time Division Long Term Evolution，中文：分时长期演进)电力无线专网以其高带宽、低延时、灵活覆盖及安全可靠等特性，在配用电通信领域得到了广泛的应用与发展。其中，TD-LTE电力无线专网无线链路的安全性取决于无线专网智能卡芯片，而智能卡芯片的安全性应取决于其所使用的密码算法、认证方式以及安全协议的复杂度。而现有的电力无线智能卡芯片通常使用DES(英文：Data Encryption Algorithm,中文：数据加密算法)加密算法来进行加解密。其中，DES加密技术是一种典型的对称加密算法。对称加密算法的含义是加密和解密使用相同的密钥，通信双方需要同时知道密钥并且确定不被泄漏。DES加密算法流程具体过程包括：64位的明文首先进行初始置换，然后分为左右两部分，通过S盒、异或、左右交换等操作进行16次轮运算，最后经过逆初始置换得到密文。
在DES加密算法提出不久，便有许多人试图使用旁路攻击(side-channel attack)密码分析技术攻击该算法，该算法无需对密钥算法进行繁琐的数学分析，而是利用加密过程中产生的物理泄露(例如，温度、声波、电磁辐射、执行时间、功率消耗等)来获取密钥等隐秘信息。其中，DPA(英文：Differential Power Analysis，中文：差分功耗分析攻击)是现今最为普遍的一种旁路攻击方法，攻击者可以通过旁路接入的方法，记录加密时的功耗情况，然后通过不断地变换明文，逐位破解分析功耗波形图，从而破译密钥。
具体的，对于DES加密算法，当攻击者猜对某一轮进入S盒的子密钥时，便可按一定规则差分处理后的相关功耗曲线将显示出一些很突出的尖峰，若差分功耗曲线出现明显的尖峰，则表示本轮密钥猜测成果。差分功耗分析技术，实质是通过对比差分功耗图来逐位破解密钥，其具体破解步骤如下：从密钥的最高位开始假设要攻击的密钥位为0，针对每一位密钥的攻击都是破解该密钥位对应的那一轮加密运算；在加密模型中对明文进行这一轮加密，查看加密结果中某一个固定位的值是0还是1；在芯片中对同一明文进行加密，获取功耗图，若加密模型中，结果的某一个固定位的值是0，就将这条功耗图放在0集合中，否则将其放入1集合中；按照上述过程把所有明文加密的功耗图分为两组，并计算每一组的平均功耗曲线；把这两个分组的平均功耗曲线相减得到差分功耗曲线，在差分曲线中所假设密钥位对应的时间点上，若出现尖峰则说明假设正确，该密钥位为0，否则说明假设错误，该密钥位为1；按照上述步骤依次破解密钥的每一位。
这样通过采集大量的能量痕迹，利用统计学原理和差分分析方法便可猜测并破解加密密钥。
发明内容
本发明的实施例提供一种防止差分功耗分析的智能卡加密方法及装置，能够实现对差分功耗分析攻击的防御，提高智能卡密钥的安全性。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种防止差分功耗分析的智能卡加密方法，包括：
获取64位的明文，并对所述明文进行初始置换；
对经过初始置换后的明文进行16轮加密运算，并在每一轮加密运算过程中的至少一种运算后添加随机延时；
完成第16轮加密运算后，进行逆初始置换还原真实的密文信息，存储并输出所述密文信息。
第二方面，提供一种防止差分功耗分析的智能卡加密装置，包括：置换模块、运算模块、延时模块以及存储器；
其中，所述置换模块连接所述存储器，用于从所述存储器中获取64位的明文，并对所述明文进行初始置换；
所述运算模块连接所述置换模块，用于对所述置换模块进行初始置换后的明文进行16轮加密运算；
所述延时模块连接所述运算模块，用于在所述运算模块对经过初始置换后的明文进行16轮加密运算的每一轮加密运算过程中的至少一种运算后添加随机延时；
所述置换模块连接所述运算模块，还用于在所述运算模块完成第16轮加密运算后，进行逆初始置换还原出真实的密文信息，并将所述密文信息写入所述存储器；
所述存储器，用于存储并输出所述密文信息。
本发明的实施例提供的防止差分功耗分析的智能卡加密方法及装置，通过在现有的DES算法的16轮加密运算的每轮加密运算中加入随机延时的过程，从而使得每次加密的运算位置随机变化，进而增大破解的难度，使得加密后的智能卡能够实现对差分功耗分析攻击的防御，提高了智能卡密钥的安全性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的DES加密算法步骤图；
图2为现有的DES加密算法中S盒变换的变换流程图；
图3为本发明实施例提供的防止差分功耗分析的智能卡加密方法的方法流程图；
图4为本发明实施例提供的随机延时添加示意图；
图5为本发明实施例提供的S盒的运算顺序随机化的方法流程图；
图6为本发明实施例提供的随机噪声的添加方法流程图；
图7为本发明实施例提供的防止差分功耗分析的智能卡加密装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明实施例提供的防止差分功耗分析的智能卡加密方法的执行主体可以为防止差分功耗分析的智能卡加密装置，或者用于执行上述防止差分功耗分析的智能卡加密方法的智能卡芯片、中央处理器(英文：Central Processing Unit，简称：CPU)或者可以为上述智能卡芯片中的控制单元或者功能模块。
参照图1所示的现有的DES加密算法步骤图可知，现有的DES加密算法包括如下步骤：1)将明文分组，每个分组输入为64位的明文；2)使用IP置换表对明文进行初始置换，初始置换过程是与密钥无关的操作；3)加密迭代过程，有16个形同的处理过程，称谓轮(round)，即整个加密过程共16轮加密运算；4)对经过16轮加密运算的明文进行逆初始置换，这一变换过程也不需要密钥，能够还原出真实的密文；5)输出64位的密文。
如图1所示，16轮加密运算中的每一的加密运算的执行过程如下：1)明文分组：对64位明文进行移位操作，将64位明文分成左半部分(L)和右半部分(R)，每部分各32位，本轮运算中的右半部分直接作为下一轮运算的左半部分，右半部分的32位进行扩展置换变为48位，其输出包括8个5位的块，每块包含4位对应的输入位，加上两个临界的块中紧邻的位；2)密钥混合：将经过扩展的48位右半部分与本轮的48位密钥进行异或运算；3)S盒变换：将2)中的结果经过S盒变换，由原来的48位变换为32位；其中，具体的转换过程如图2所示，其过程如下：首先将48位数据分为8组6位的数据，通过8个S盒分别将将数据块转换为4位的数据，最后将这些数据块合并为32位的数据；4)P置换：将3)中S盒输出的32位的数据利用固定的置换，P置换进行重组；5)异或运算：将4)中结果与左半部分进行异或，运算结果成为下一轮加密运算过程的右半部分。
针对现有的DES算法应对差分功耗分析破解技术的不足，本发明实施例提供的防止差分功耗分析的智能卡加密方法，通过在现有的DES加密算法中增加随机噪声、随机延时和随机顺序过程，干扰密钥破解者对密钥位置的定位和密钥的破解，从而实现对差分功耗分析攻击的防御。
参照图3所示，本发明实施例提供的防止差分功耗分析的智能卡加密方法具体包括如下步骤：
301、获取64位的明文。
具体的，该装置在获取到待加密明文后，会将该待加密明文进行明文分组，使得每组明文输入为64位的明文，然后按照下述步骤302-304的过程，依次将每组明文进行加密，得到每组明文的密文信息。
302、对该明文进行初始置换。
一般的，在16轮加密运算的前后首尾各有一次置换，称谓IP置换和FP置换(或称为IP-1，FP为IP的反函数)。其中，IP初始置换过程具体包括：使用IP置换表，将原始的64位明文进行明文置换。反之，在进行FP置换即IP逆初始置换时，还是按照IP置换表，将明文还原为原始明文。
303、对经过初始置换后的明文进行16轮加密运算，并在每一轮加密运算过程中的至少一种运算后添加随机延时。
示例性的，在16轮加密运算的每一轮加密运算过程中，在扩展变换与第一异或运算之间、异或运算与S盒变换之间、S盒变换与P变换之间、P变换与第二异或运算之间以及第二异或运算之后中的至少一种运算中加入一个随机延时。
具体的，参照图4所示的随机延时添加示意图可知，步骤303中在每一轮加密运算过程中的至少一种运算后添加一个随机延时，包括以下至少一个步骤：
在每一轮加密运算的扩展变换与第一异或运算之间添加一个随机延时；
在每一轮加密运算的异或运算与S盒变换之间一个添加随机延时；
在每一轮加密运算的S盒变换与P变换之间一个添加随机延时；
在每一轮加密运算的P变换与第二异或运算之间添加一个随机延时；
在每一轮加密运算的第二异或运算之后添加一个随机延时；
在每一轮加密运算的8个S盒之间添加随机延时。
需要说明的是，由于步骤303中16轮加密运算中的每一轮加密运算过程中8个S盒的任意两两相邻的S盒之间可添加一个随机时延，因此，若每次随机延时添加过程中仅加入一个随时延时，则每一轮加密运算的8个S盒之间最多可添加7个随机延时。
304、完成第16轮加密运算后，进行逆初始置换还原真实的密文信息，并输出密文信息。
本发明的实施例提供的防止差分功耗分析的智能卡加密方法及装置，通过在现有的DES算法的16轮加密运算的每轮加密运算中加入随机延时的过程，从而使得每次加密的运算位置随机变化，进而增大破解的难度，使得加密后的智能卡能够实现对差分功耗分析攻击的防御，提高了智能卡密钥的安全性。
可选的，在步骤303中经过初始置换后的明文进行16轮加密运算的每一轮加密运算的8个S盒运算过程中，还包括如下内容：
A1、将每一轮加密运算的8个S盒运算的运算顺序随机化。
参照图5所示的S盒的运算顺序随机化的方法流程图可知，S盒运算顺序随机化的具体实现步骤包括：
1)初始化数组mark[]元素全部为0。
2)生成随机数r＝rand()％8，初始化cnt(已参加运算的S盒个数，即标记S盒个数)为0。
3)判断mark[r]是否等于1，如果是，令r＝(r+1)％8，直到找到第一个mark[r]等于0的位置。
4)选择与S盒对应的输入位置和输出位置。
5)选择S盒，进行压缩运算。
6)标记S盒为已参与运算过，mark[r]＝1。
7)计算cnt++，如果cnt等于7，算法结束；否则进入2继续执行。
基于上述内容可知，S盒的随机运算策略是设计一个8个元素组成的标识数组mark[8]，初始化数组元素全部为0，当其中的S[r]盒参与运算时，标记mark[r]为1，当再次随机到r时，判断mark[r]的值，如果mark[r]为1，那么r自增1，如果r自增1后的mark[r]仍然为1，r再自增1，如此反复，直至8个S盒全部参与了运算，整个S盒运算期间，需要八次生成随机数。
这样基于上述的步骤A1以及图3对应的实施例可知，一个最优方案，即随机S盒方案可以为：在DES加密过程中，可以在S盒运算前加入一个随机延时或在8个S盒之间添加随机延时或在S盒运算后加入一个随机延时，并将8个S盒的运算执行顺序进行随机化设计，使得每次加密的预算位置随机变化，从而进一步的加大破解的难度。
可选的，在步骤303在对经过初始置换后的明文进行16轮加密运算的过程中，还包括如下内容：
A2、触发随机噪声干扰程序，进行无意义的随机运算，产生随机噪声。
示例性的，如图6所示的随机噪声涉及方案流程图，在进行DES加密算法的过程中，明文完成分组和初始置换后，对明文进行16轮加密运算，此时对随机噪声进程发出一个干扰触发指令，而随机噪声进程在接收到干扰触发指令后，会进行一次随机运算，产生随机噪声，运行完随机运算后进行一次判定，是否收到干扰结束指令，若未收到该干扰结束指令，继续运算随机噪声程序，继续产生随机噪声，若接收到该干扰结束指令，则结束随机噪声程序，干扰结束。而该干扰结束指令时在明文经过16轮加密运算之后而产生的。
这样通过加入噪声干扰，从而干扰加密运算的功耗值，使得攻击者无法难以根据差分功耗波形图破解智能卡密钥。
本发明的实施例提供一种防止差分功耗分析的智能卡加密装置，实施例中与图3-6对应实施例中相关的技术术语、概念等的说明可以参照上述的实施例，这里不再赘述。如图7所示，该装置4包括：置换模块41、运算模块42、延时模块43以及存储器44，其中：
其中，置换模块41连接存储器44，用于从存储器44中获取64位的明文，并对明文进行初始置换。
运算模块42连接置换模块41，用于对置换模块41进行初始置换后的明文进行16轮加密运算。
延时模块43连接运算模块42，用于在运算模块42对经过初始置换后的明文进行16轮加密运算的每一轮加密运算过程中的至少一种运算后添加随机延时。
置换模块41连接运算模块42，还用于在运算模块42完成第16轮加密运算后，进行逆初始置换还原真实的密文信息，并将该密文信息写入存储器44。
存储器44，用于存储并输出密文信息，以及存储明文。
可选的，延时模块43在运算模块42对经过初始置换后的明文进行16轮加密运算的每一轮加密运算过程中的至少一种运算后添加一个随机延时，用于实现以下至少一个步骤：
在每一轮加密运算的扩展变换与第一异或运算之间添加一个随机延时；
在每一轮加密运算的异或运算与S盒变换之间一个添加随机延时；
在每一轮加密运算的S盒变换与P变换之间一个添加随机延时；
在每一轮加密运算的P变换与第二异或运算之间添加一个随机延时；
在每一轮加密运算的第二异或运算之后添加一个随机延时；
在每一轮加密运算的8个S盒之间添加随机延时。
可选的，运算模块42在对经过初始置换后的明文进行16轮加密运算的每一轮加密运算的8个S盒运算过程中，还用于将每一轮加密运算的8个S盒运算的运算顺序随机化。
可选的，运算模块42在对经过初始置换后的明文进行16轮加密运算的过程中，还用于触发随机噪声干扰程序，进行无意义的随机运算，产生随机噪声。
可选的，该装置还包括分组模块45，其中：
分组模块45连接存储器44，用于对待加密的明文进行分组，并将每组明文写入存储器44中，每个分组输入的明文为64位明文。
本发明的实施例提供的防止差分功耗分析的智能卡加密装置，通过在现有的DES算法的16轮加密运算的每轮加密运算中加入随机延时、随机噪声以及S盒运算顺序随机化的过程，从而使得每次加密的运算位置随机变化，进而增大破解的难度，使得加密后的智能卡能够实现对差分功耗分析攻击的防御，提高了智能卡密钥的安全性。
需要说明的是，在具体实现过程中，上述如图3所示的方法流程中的各步骤均可以通过硬件形式的处理器执行存储器中存储的软件形式的计算机执行指令实现，为避免重复，此处不再赘述。而上述防止差分功耗分析的智能卡加密装置所执行的动作所对应的程序均可以以软件形式存储于该装置的存储器中，以便于处理器调用执行以上各个模块对应的操作。
上文中的存储器可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；也可以包括非易失性存储器(non-volatile memory)，例如只读存储器(read-only memory，ROM)，快闪存储器(flash memory)，硬盘(hard diskdrive，HDD)或固态硬盘(solid-state drive，SSD)；还可以包括上述种类的存储器的组合。
上文所提供的装置中的处理器可以是一个处理器，也可以是多个处理元件的统称。例如，处理器可以为中央处理器(central processing unit，CPU；也可以为其他通用处理器、数字信号处理器(digital signal processing，DSP)、专用集成电路(applicationspecific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gatearray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等；还可以为专用处理器，该专用处理器可以包括基带处理芯片、射频处理芯片等中的至少一个。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种防止差分功耗分析的智能卡加密方法，其特征在于，包括：
获取64位的明文，并对所述明文进行初始置换；
对经过初始置换后的明文进行16轮加密运算，并在每一轮加密运算过程中的至少一种运算后添加随机延时；
完成第16轮加密运算后，进行逆初始置换还原真实的密文信息，存储并输出所述密文信息。
2.根据权利要求1所述的方法，其特征在于，所述在每一轮加密运算过程中的至少一种运算后添加一个随机延时，包括以下至少一个步骤：
在每一轮加密运算的扩展变换与第一异或运算之间添加一个随机延时；
在每一轮加密运算的异或运算与S盒变换之间一个添加随机延时；
在每一轮加密运算的S盒变换与P变换之间一个添加随机延时；
在每一轮加密运算的P变换与第二异或运算之间添加一个随机延时；
在每一轮加密运算的第二异或运算之后添加一个随机延时；
在每一轮加密运算的8个S盒之间添加随机延时。
3.根据权利要求1或2所述的方法，其特征在于，所述对经过初始置换后的明文进行16轮加密运算的每一轮加密运算的8个S盒运算过程中，还包括：
将所述每一轮加密运算的8个S盒运算的运算顺序随机化。
4.根据权利要求1或2所述的方法，其特征在于，所述对经过初始置换后的明文进行16轮加密运算的过程中，还包括：
触发随机噪声干扰程序，进行无意义的随机运算，产生随机噪声。
5.根据权利要求1所述的方法，其特征在于，所述获取64位的明文之前，所述方法还包括：
对待加密的明文进行分组，每个分组输入的明文为64位明文。
6.一种防止差分功耗分析的智能卡加密装置，其特征在于，包括：置换模块、运算模块、延时模块以及存储器；
其中，所述置换模块连接所述存储器，用于从所述存储器中获取64位的明文，并对所述明文进行初始置换；
所述运算模块连接所述置换模块，用于对所述置换模块进行初始置换后的明文进行16轮加密运算；
所述延时模块连接所述运算模块，用于在所述运算模块对经过初始置换后的明文进行16轮加密运算的每一轮加密运算过程中的至少一种运算后添加随机延时；
所述置换模块连接所述运算模块，还用于在所述运算模块完成第16轮加密运算后，进行逆初始置换还原出真实的密文信息，并将所述密文信息写入所述存储器；
所述存储器，用于存储并输出所述密文信息。
7.根据权利要求6所述的装置，其特征在于，所述延时模块在所述运算模块对经过初始置换后的明文进行16轮加密运算的每一轮加密运算过程中的至少一种运算后添加一个随机延时，用于实现以下至少一个步骤：
在每一轮加密运算的扩展变换与第一异或运算之间添加一个随机延时；
在每一轮加密运算的异或运算与S盒变换之间一个添加随机延时；
在每一轮加密运算的S盒变换与P变换之间一个添加随机延时；
在每一轮加密运算的P变换与第二异或运算之间添加一个随机延时；
在每一轮加密运算的第二异或运算之后添加一个随机延时；
在每一轮加密运算的8个S盒之间添加随机延时。
8.根据权利要求6或7所述的装置，其特征在于，所述运算模块在对经过初始置换后的明文进行16轮加密运算的每一轮加密运算的8个S盒运算过程中，还用于将所述每一轮加密运算的8个S盒运算的运算顺序随机化。
9.根据权利要求6或7所述的装置，其特征在于，所述运算模块在对经过初始置换后的明文进行16轮加密运算的过程中，还用于触发随机噪声干扰程序，进行无意义的随机运算，产生随机噪声。
10.根据权利要求6所述的装置，其特征在于，所述装置，还包括：
分组模块连接所述存储器，用于对待加密的明文进行分组，并将每组明文写入所述存储器中，每个分组输入的明文为64位明文。
CN201610514815.0A 2016-06-30 2016-06-30 一种防止差分功耗分析的智能卡加密方法及装置 Active CN106027222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610514815.0A CN106027222B (zh) 2016-06-30 2016-06-30 一种防止差分功耗分析的智能卡加密方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610514815.0A CN106027222B (zh) 2016-06-30 2016-06-30 一种防止差分功耗分析的智能卡加密方法及装置

Publications (2)

Publication Number Publication Date
CN106027222A CN106027222A (zh) 2016-10-12
CN106027222B true CN106027222B (zh) 2022-10-28

Family

ID=57106909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610514815.0A Active CN106027222B (zh) 2016-06-30 2016-06-30 一种防止差分功耗分析的智能卡加密方法及装置

Country Status (1)

Country Link
CN (1) CN106027222B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039585A (zh) * 2018-08-03 2018-12-18 罗孚电气（厦门）有限公司 基于des算法的远程加密电力能耗数据采集系统及方法
CN110417540B (zh) * 2019-08-05 2023-01-03 中国航天科工集团六院情报信息研究中心 一种抗差分功耗分析的信息加密方法
CN111723388A (zh) * 2020-06-23 2020-09-29 湖南国科微电子股份有限公司 一种密码运算防护方法、装置、设备及介质
CN112182624A (zh) * 2020-10-13 2021-01-05 Oppo广东移动通信有限公司 加密方法、加密装置、存储介质与电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008061395A1 (fr) * 2006-11-23 2008-05-29 Tsinghua University Circuit de cryptage aes d'un flot de données exécuté lors d'un déséquencement
CN102983964A (zh) * 2012-12-28 2013-03-20 大唐微电子技术有限公司 一种抗差分功耗分析的数字加密标准改进方法及装置
CN103903043A (zh) * 2012-12-24 2014-07-02 北京握奇数据系统有限公司 一种智能卡三位一体抗侧信道攻击防护方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008061395A1 (fr) * 2006-11-23 2008-05-29 Tsinghua University Circuit de cryptage aes d'un flot de données exécuté lors d'un déséquencement
CN103903043A (zh) * 2012-12-24 2014-07-02 北京握奇数据系统有限公司 一种智能卡三位一体抗侧信道攻击防护方法和系统
CN102983964A (zh) * 2012-12-28 2013-03-20 大唐微电子技术有限公司 一种抗差分功耗分析的数字加密标准改进方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
防止功耗分析的安全DES_PA算法研究;蒋惠萍等;《微处理机》;20031230(第06期);全文 *

Also Published As

Publication number Publication date
CN106027222A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
CN105940439B (zh) 使用排列应对对密码算法的旁通道攻击的对策
JP6557727B2 (ja) メッセージを暗号化／復号化するためのブロック暗号方法及びこの方法を実施するための暗号装置
Renauld et al. Algebraic side-channel attacks on the AES: Why time also matters in DPA
US9455962B2 (en) Protecting memory interface
CN106027222B (zh) 一种防止差分功耗分析的智能卡加密方法及装置
US11258579B2 (en) Method and circuit for implementing a substitution table
Koko et al. Comparison of Various Encryption Algorithms and Techniques for improving secured data Communication
Taha et al. Side-channel countermeasure for SHA-3 at almost-zero area overhead
Bringer et al. Protecting AES against side-channel analysis using wire-tap codes
Quilala et al. Modified blowfish algorithm
Sousi et al. Aes encryption: Study & evaluation
Ariffin et al. Randomness analysis on 3D-AES block cipher
do Nascimento et al. A flexible authenticated lightweight cipher using Even-Mansour construction
Chou et al. A high performance, low energy, compact masked 128-bit AES in 22nm CMOS technology
Quist-Aphetsi et al. Node to node secure data communication for IoT devices using Diffie-Hellman, AES, and MD5 cryptographic schemes
Bulygin et al. Study of the invariant coset attack on printcipher: more weak keys with practical key recovery
Zhang et al. Old School, New Primitive: Towards Scalable PUF-based Authenticated Encryption Scheme in IoT
Windarta et al. Two new lightweight cryptographic hash functions based on saturnin and beetle for the Internet of Things
Kim Efficient methods for exploiting faults induced at AES middle rounds
Kristianti et al. Finding an efficient FPGA implementation of the DES algorithm to support the processor chip on smartcard
Li et al. Performance evaluation and analysis of lightweight symmetric encryption algorithms for internet of things
Vibar et al. ERC5a–An enhanced RC5 algorithm on bit propagation in the encryption function
Jahanbani et al. CPA on hardware implementation of COLM authenticated cipher and protect it with DOM masking scheme
Zhu et al. Symmetric key based RFID authentication protocol with a secure key-updating scheme
Nozaki et al. Statistical fault analysis for a lightweight cipher midori

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210730

Address after: 510663 3 building, 3, 4, 5 and J1 building, 11 building, No. 11, Ke Xiang Road, Luogang District Science City, Guangzhou, Guangdong.

Applicant after: ELECTRIC POWER Research Institute CHINA SOUTHERN POWER GRID

Applicant after: THE 7TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

Applicant after: ELECTRIC POWER SCIENCE & RESEARCH INSTITUTE OF GUANGXI POWER GRID Corp.

Applicant after: NANNING POWER SUPPLY BUREAU OF GUANGXI POWER GRID Co.,Ltd.

Address before: Room 505-508, 4th and 5th floor, No.6 Huasui Road, Zhujiang New Town, Tianhe District, Guangzhou, Guangdong 510623

Applicant before: POWER GRID TECHNOLOGY RESEARCH CENTER. CHINA SOUTHERN POWER GRID

Applicant before: ELECTRIC POWER Research Institute CHINA SOUTHERN POWER GRID

Applicant before: THE 7TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

Applicant before: ELECTRIC POWER SCIENCE & RESEARCH INSTITUTE OF GUANGXI POWER GRID Corp.

Applicant before: NANNING POWER SUPPLY BUREAU OF GUANGXI POWER GRID Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant