CN106021145A - 应用处理器、应用处理装置及命令执行方法 - Google Patents
应用处理器、应用处理装置及命令执行方法 Download PDFInfo
- Publication number
- CN106021145A CN106021145A CN201610353492.1A CN201610353492A CN106021145A CN 106021145 A CN106021145 A CN 106021145A CN 201610353492 A CN201610353492 A CN 201610353492A CN 106021145 A CN106021145 A CN 106021145A
- Authority
- CN
- China
- Prior art keywords
- controller
- register
- central processing
- processing unit
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000003993 interaction Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000007726 management method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 241001269238 Data Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Microcomputers (AREA)
Abstract
本发明提供应用处理器、应用处理装置及命令执行方法，通过应用处理器中的中央处理器和控制器间通过各自的寄存器来进行命令交互及执行命令后的反馈，硬件设计上节省了系统管理总线的硬件成本，只消耗非常少的寄存器资源，且中央处理器和控制器间的数据传输可通过连接应用处理器的外部存储单元例如DDR实现，无需设计更多的缓存。
Description
技术领域
本发明涉及芯片设计技术领域，特别是涉及应用处理器、应用处理装置及命令执行方法。
背景技术
随着USB type-c接口和电力传送协议(Power Delivery(PD))逐渐获得市场认可，大量的企业开始设计和生产支持type-c接口和电力传送协议的芯片。目前这些独立的芯片都需要通过各个厂家自己定义的接口和应用处理器(Application Processor)进行通讯。为了解决这种通讯方式的混乱，如图1所示，美国微芯半导体(Microchip)定义了一种传输接口来统一这种外接type-c&PD控制器101和应用处理器100之间的通讯；这种传输接口采用了系统管理总线System Management Bus(SMBus)来实现应用处理器100和type-c&PD控制器101之间的通讯。这种系统管理总线是一种两线的通讯方式。
在此基础上，如图2所示由于芯片行业节省成本的导向，越来越多的厂家会直接将type-c&PD控制器202集成到应用处理器200里面，如此一来，主CPU 201和type-c&PD控制器202之间的交互界面依然是各个厂家自定义的接口。其中一个选择是在主CPU 201和type-c&PD控制器202之间依然使用系统管理总线。如此一来，尽管type-c&PD控制器202集成到应用处理器200里面了，依然需要加入系统管理总线相关的硬件，增加的总体的设计成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供应用处理器、应用处理装置及命令执行方法，用于解决现有技术中在应用处理器中实现系统管理总线成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种应用处理器，包括：中央处理器，包括：至少一第一命令寄存器及第一中断寄存器；通信连接所述中央处理器的控制器，其包括：至少一第二命令寄存器、第二中断寄存器及通知寄存器；其中，所述第一命令寄存器用于传递中央处理器对所述控制器的命令至所述第二命令寄存器，而令所述控制器在读取第二中断寄存器时产生中断来读取所述命令；所述通知寄存器用于传递所述控制器对应所述命令执行情况的通知信息至所述中央处理器。
于本发明的一实施例中，所述控制器包括：微处理器，其通信连接所述中央处理器，其包括：所述至少一第二命令寄存器、第二中断寄存器及通知寄存器；并用于实现所述中央处理器和控制器间通信协议的协议栈。
于本发明的一实施例中，所述控制器为电力传送协议控制器。
于本发明的一实施例中，所述控制器为USB type-c接口及电力传送协议控制器。
为实现上述目的及其他相关目的，本发明提供一种处理装置，包括：应用处理器，其包括：中央处理器，包括：至少一第一命令寄存器及第一中断寄存器；通信连接所述中央处理器的控制器，用于与所述中央处理器通信，其包括：第二命令寄存器、第二中断寄存器及通知寄存器；其中，所述第一命令寄存器用于传递中央处理器对所述控制器的命令至所述第二命令寄存器，而令所述控制器在读取第二中断寄存器时产生中断来读取所述命令；所述通知寄存器用于传递所述控制器对应所述命令执行情况的通知信息至所述中央处理器；外部存储单元，连接所述应用处理器，用于所述中央处理器及控制器间交互数据的缓存；其中，所述中央处理器还包括：第一数据寄存器；所述控制器还包括第二数据寄存器；其中，所述第一数据寄存器和第二数据寄存器间传递外部存储单元的地址。
于本发明的一实施例中，所述外部存储单元包括：写缓存及读缓存；所述命令包括：用于执行写所述写缓存的块写命令、及用于执行读所述读缓存的块读命令。
于本发明的一实施例中，所述外部存储单元存储有：多个状态值；所述命令包括：用于执行读取所述状态值的读状态命令、及用于执行清理所述状态值的清理状态命令。
于本发明的一实施例中，所述外部存储单元还存储有：一一对应各状态值的多个状态覆盖值，所述清理状态命令用于执行将所述状态覆盖值覆盖对应状态值。
于本发明的一实施例中，所述外部存储单元用于存储命令执行错误的错误编码；所述命令包括用于读取所述错误编码的读取错误命令。
于本发明的一实施例中，所述读取错误命令用于执行所读取最后一个存入外部存储单元的错误编码。
于本发明的一实施例中，所述控制器包括：微处理器，其通信连接所述中央处理器，其包括：所述至少一第二命令寄存器、第二中断寄存器及通知寄存器；并用于实现所述中央处理器和控制器间通信协议的协议栈。
于本发明的一实施例中，所述控制器为电力传送协议控制器。
于本发明的一实施例中，所述控制器为USB type-c接口及电力传送协议控制器。
于本发明的一实施例中，所述外部存储单元为双倍速率同步动态随机存储器。
为实现上述目的及其他相关目的，本发明提供一种命令执行方法，应用于所述的处理装置，包括：所述中央处理器将命令写入至第一命令寄存器；将所述命令从第一命令寄存器传递至第二命令寄存器；所述控制器读取所述第二中断寄存器而产生中断，以从所述第二命令寄存器读取所述命令；所述控制器执行所述命令而对应读/写所述外部存储单元中数据；所述控制器通过其通知寄存器传递所述命令执行结果的通知信息至所述中央处理器的第一中断寄存器。
综上所述，本发明提供应用处理器、应用处理装置及命令执行方法，通过应用处理器中的中央处理器和控制器间通过各自的寄存器来进行命令交互及执行命令后的反馈，硬件设计上节省了系统管理总线的硬件成本，只消耗非常少的寄存器资源，且中央处理器和控制器间的数据传输可通过连接应用处理器的外部存储单元例如DDR实现，无需设计更多的缓存。
附图说明
图1显示为现有的系统管理总线System Management Bus(SMBus)的模块示意图。
图2显示为现有的的应用处理器的模块示意图。
图3显示为本发明于一实施例中的应用处理装置的模块示意图。
图4显示为本发明于一实施例中的命令执行方法的流程示意图。
元件标号说明
100 应用处理器
101 USB type-c及PD控制器
200 应用处理器
201 主CPU
202 USB type-c及PD控制器
300 应用处理器
301 中央处理器
302 第一命令寄存器
303 第一中断寄存器
304 第一数据寄存器
305 控制器
306 第二命令寄存器
307 第二中断寄存器
308 通知寄存器
309 第二数据寄存器
310 外部存储单元
S401～S405 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明在图2实施例的基础上对系统管理总线进行改进，利用芯片具有的寄存器来实现改进后的系统管理总线的命令发送和命令执行情况的通知信息反馈。
如图3所示，本发明提供一种处理装置的实施例以进一步说明所述命令的具体执行内容，所述处理装置包括：所述应用处理器300、及外部存储单元310。
所述应用处理器300包括中央处理器301及控制器305；所述控制器305例如为电力传送协议控制器305，而令所述应用处理器300可用于电子设备充电装置；于一实施例中，所述中央处理器301是整个芯片中的主控核心，亦可称之为中央处理器301；所述控制器305为USB type-c接口及电力传送协议控制器305，而可用于例如手机、平板电脑等移动终端的充电装置。
所述中央处理器301，包括：至少一第一命令寄存器302及第一中断寄存器303；通信连接所述中央处理器301的控制器305，其包括：至少一第二命令寄存器306、第二中断寄存器307及通知寄存器308；其中，所述第一命令寄存器302用于传递中央处理器301对所述控制器305的命令至所述第二命令寄存器306，而令所述控制器305在读取第二中断寄存器307时产生中断来读取所述命令；所述通知寄存器308用于传递所述控制器305对应所述命令执行情况的通知信息至所述中央处理器301。
于本发明的一实施例中，所述控制器305包括：微处理器，其通信连接所述中央处理器301，其包括：所述至少一第二命令寄存器306、第二中断寄存器307及通知寄存器308；并用于实现所述中央处理器301和控制器305间通信协议的协议栈，该通信协议可为电力传送协议，而该微处理器实现电力传送协议的协议栈，需说明的是，上述中央处理器301和控制器305之间的命令交互实际上可以通过所述中央处理器301和微处理器间的交互来实现，即所述微处理器用于控制所述控制器305执行对应命令，并反馈消息给中央处理器301；于一实施例中，所述微处理器可以通过单片机芯片实现；当然，此仅为一优选实施例，该控制器305本身亦可采用其它方式实现该些功能即可，例如通过FPGA等方式，并非以此为限。
优选的，于本发明的一实施例中，所述中央处理器301还包括：第一数据寄存器304；所述控制器305还包括第二数据寄存器309，所述第一数据寄存器304和第二数据寄存器309间传递外部存储单元的地址，以实现利用外部存储单元310进行数据传输来完成命令执行。
所述外部存储单元310，连接所述应用处理器300，用于所述中央处理器301及控制器305间交互数据的缓存；其中，所述中央处理器301还包括：第一数据寄存器304；所述控制器305还包括第二数据寄存器309；其中，所述第一数据寄存器304和第二数据寄存器309间传递外部存储单元310的地址。于本发明的一实施例中，所述外部存储单元310为双倍速率同步动态随机存储器(DDR)。
以下提供实施例来介绍图3实施例的具体实现：
所述中央处理器301的各个寄存器的实现：
所述第一命令寄存器302属性可为“只写”，大小可例如为8比特，可不设置默认值，其用于写入现有的系统管理总线命令。
所述第一中断寄存器303可以由中央处理器301中的中断控制器305实现，其大小可仅1比特，为一普通的中断位，用于通知中央处理器301有信息反馈。
所述第一数据寄存器304属性可为“可读可写”，其大小为32比特或64比特，取决于系统管理总线的要求，中央处理器301在所述外部存储单元310中申请一块内存区域，并将该内存区域的首地址写入至该第一数据寄存器304，而用于中央处理器301对外部存储单元310的读/写。
所述控制器305(亦可为微处理器)中的各寄存器实现：
所述第二命令寄存器306属性可为“只读”，大小例如为对应第一命令寄存器302的8比特，其用于接收第一命令寄存器302传递来的命令，没有命令时，其默认读出值可为0x0。
所述第二中断寄存器307亦可通过控制器305(亦可为微处理器)中的中断控制器305实现，其大小亦可为1比特，用于表示“命令接收”，即有接收到例如中央处理器301对控制器305的命令。
所述通知寄存器308属性可为“只写”，其大小可为例如8比特，0比特位用于向中央处理传递通知信息时触发中央处理器301产生中断，其1～7比特位可用于其它用途，写入后即会触发所述0比特位的作用。
所述第二数据寄存器309属性可为“只读”，其大小对应第一数据寄存器304为32位或64位，其可读取到第一数据寄存器304中的地址。
另外，结合外部存储单元310的数据结构来说明该些命令的具体内容：
于本发明的一实施例中，所述外部存储单元310可包括：写缓存及读缓存，所述写缓存及读缓存均可例如分配N大小，例如64字节，则写缓存的地址范围例如为0～N-1；所述读缓存的地址例如为N～2N-1，当然此仅为例举，在其它实施例中，两种缓存的位置亦可互换等，并非以本实施例为限；对应的，所述命令包括：用于执行将数据写入所述写缓存的块写命令、及用于执行读所述读缓存中数据的块读命令。
于本发明的一实施例中，所述外部存储单元310存储有：多个状态值，其可例如为所述控制器305(或微处理器)或其它器件的状态等，例如有M个，Status0～Status(M-1)，每一个占用1比特位，则需要M个比特且还需要1个比特来保持数据对齐，承接上述，其地址可例如为2N～2N+M；对应的，；所述命令包括：用于执行读取所述状态值的读状态命令、及用于执行清理所述状态值的清理状态命令。
于本发明的一实施例中，所述外部存储单元310还存储有：一一对应各状态值的多个状态覆盖值，则亦有M个比特(例如Status Mask0～Status Mask(M-1))及1比特数据对齐位，其地址可例如为2N+M～2N+2M，则所述清理状态命令是要执行将所述状态覆盖值覆盖对应状态值。
于本发明的一实施例中，所述外部存储单元310用于存储命令执行错误的错误编码，例如存入所述读缓存中；所述命令包括用于读取所述错误编码的读取错误命令，优选的，所述读取错误命令用于执行所读取最后一个存入外部存储单元310的错误编码，即获知最后一个(或称最新发生)的错误。
再如图4所示，本发明提供一种命令执行方法，应用于所述的处理装置，包括：
步骤S401：所述中央处理器301将命令写入至第一命令寄存器302；
步骤S402：将所述命令从第一命令寄存器302传递至第二命令寄存器306；
步骤S403：所述控制器305读取所述第二中断寄存器307而产生中断，以从所述第二命令寄存器306读取所述命令；
步骤S404：所述控制器305执行所述命令而对应读/写所述外部存储单元310中数据；
步骤S405：所述控制器305通过其通知寄存器308传递所述命令执行结果的通知信息至所述中央处理器301的第一中断寄存器303。
具体的，以下提供关于前述各种命令执行的具体实现流程：
关于块写命令的执行：
A)中央处理器301的系统软件将需要写入的数据放到外部存储单元310中的写缓存中，写缓存中的第一个字节表达要传输数据的大小。随后，系统软件将写命令0x1(WRITE_DATA)写入到第一命令寄存器302；
B)控制器305(或微处理器)中会产生一个命令接收的中断；
C)控制器305中的固件从第二寄存器中读出这个命令，并解析出他是一个写命令。于是控制器305中的固件从外部存储单元310的写缓存中读取出中央处理器301写入的数据；
D)所述控制器305将DATA_IN_BUF_STATE写为1；其中，DATA_IN_BUF_STATE，可以是状态值Status0～Status(M-1)中的一个比特，供中央处理器查看以确定命令执行是否成功；
E)所述控制器305写通知寄存器308来触发中央处理器301的中断，中央处理器301获知写命令已经完成。
关于块读命令的执行：
A)中央处理器301的系统软件将读命令0x2(READ_DATA)写入到第一命令寄存器302；
B)控制器305(或微处理器)中会产生一个命令接收的中断；
C)控制器305中的固件从第二命令寄存器306中读出这个命令，并解析出它是一个读命令；于是将中央处理器301需要的数据写入到外部存储单元310的读缓存；
D)控制器305将DATA_OUT_BUF_STATE设置为1；
E)控制器305写通知寄存器308触发中央处理器301的中断，中央处理器301获知读命令已经完成，并从所述读缓存中获得需要的数据。
关于读状态命令的执行：
A)中央处理器301中的系统软件将读状态命令0x5(Read Status Command)写入到第一命令寄存器302；
B)控制器305(或微处理器)中会产生一个命令接收的中断。
C)控制器305中的固件从第二命令寄存器306中读出这个命令，并解析出他是一个读状态命令；于是更新外部存储单元310中的各状态值。
D)控制器305写通知寄存器308来触发中央处理器301的中断，中央处理器301获知读状态命令已经完成，读取更新完毕的各状态值。
关于清理状态命令的执行：
A)中央处理器301中的系统软件将读状态命令0x6(CLEAR_STATUS)写入到第一命令寄存器302；
B)控制器305(或微处理器)中会产生一个命令接收的中断；
C)控制器305中的固件从第二命令寄存器306中读出这个命令，并解析出他是一个清理状态命令，于是根据状态覆盖值的值来清理各状态值；
D)控制器305写通知寄存器308触发中央处理器301的中断，中央处理器301获知清理状态命令已经完成。
关于读取错误命令的执行：
A)中央处理器301中的系统软件将读状态命令0x7(GET_LAST_ERROR)写入到第一命令寄存器302；
B)控制器305(或微处理器)中会产生一个命令接收的中断；
C)控制器305中的固件从第二命令寄存器306中读出这个命令，并解析出它是一个读取错误命令，于是根据将错误编码(可以是最后一个错误的错误编码)写入到读缓存；
D)所述控制器305将DATA_OUT_BUF_STATE设置成1；
E)所述控制器305写通知寄存器308触发中央处理器301的中断，中央处理器301获知读取错误命令已经完成；
F)中央处理器301中的系统软件可以从读缓存中读取错误编码(可以是最后一个错误的错误编码)以得知错误类型。
综上所述，本发明提供应用处理器、应用处理装置及命令执行方法，通过应用处理器中的中央处理器和控制器间通过各自的寄存器来进行命令交互及执行命令后的反馈，硬件设计上节省了系统管理总线的硬件成本，只消耗非常少的寄存器资源，且中央处理器和控制器间的数据传输可通过连接应用处理器的外部存储单元例如外部存储单元实现，无需设计更多的缓存。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (16)
1.一种应用处理器，其特征在于，包括：
中央处理器，包括：至少一第一命令寄存器及第一中断寄存器；
通信连接所述中央处理器的控制器，其包括：至少一第二命令寄存器、第二中断寄存器及通知寄存器；
其中，所述第一命令寄存器用于传递中央处理器对所述控制器的命令至所述第二命令寄存器，而令所述控制器在读取第二中断寄存器时产生中断来读取所述命令；所述通知寄存器用于传递所述控制器对应所述命令执行情况的通知信息至所述中央处理器。
2.根据权利要求1所述的应用处理器，其特征在于，所述中央处理器还包括：第一数据寄存器；所述控制器还包括第二数据寄存器；其中，所述第一数据寄存器和第二数据寄存器间传递外部存储单元的地址。
3.根据权利要求1所述的应用处理器，其特征在于，所述控制器包括：微处理器，其通信连接所述中央处理器，其包括：所述至少一第二命令寄存器、第二中断寄存器及通知寄存器；并用于实现所述中央处理器和控制器间通信协议的协议栈。
4.根据权利要求1或3所述的应用处理器，其特征在于，所述控制器为电力传送协议控制器。
5.根据权利要求4所述的应用处理器，其特征在于，所述控制器为USB type-c接口及电力传送协议控制器。
6.一种处理装置，其特征在于，包括：
应用处理器，其包括：中央处理器，包括：至少一第一命令寄存器及第一中断寄存器；通信连接所述中央处理器的控制器，用于与所述中央处理器通信，其包括：第二命令寄存器、第二中断寄存器及通知寄存器；其中，所述第一命令寄存器用于传递中央处理器对所述控制器的命令至所述第二命令寄存器，而令所述控制器在读取第二中断寄存器时产生中断来读取所述命令；所述通知寄存器用于传递所述控制器对应所述命令执行情况的通知信息至所述中央处理器；
外部存储单元，连接所述应用处理器，用于所述中央处理器及控制器间交互数据的缓存；
其中，所述中央处理器还包括：第一数据寄存器；所述控制器还包括第二数据寄存器；其中，所述第一数据寄存器和第二数据寄存器间传递外部存储单元的地址。
7.根据权利要求6所述的处理装置，其特征在于，所述外部存储单元包括：写缓存及读缓存；所述命令包括：用于执行写所述写缓存的块写命令、及用于执行读所述读缓存的块读命令。
8.根据权利要求6所述的处理装置，其特征在于，所述外部存储单元存储有：多个状态值； 所述命令包括：用于执行读取所述状态值的读状态命令、及用于执行清理所述状态值的清理状态命令。
9.根据权利要求8所述的处理装置，其特征在于，所述外部存储单元还存储有：一一对应各状态值的多个状态覆盖值，所述清理状态命令用于执行将所述状态覆盖值覆盖对应状态值。
10.根据权利要求6所述的处理装置，其特征在于，所述外部存储单元用于存储命令执行错误的错误编码；所述命令包括用于读取所述错误编码的读取错误命令。
11.根据权利要求10所述的处理装置，其特征在于，所述读取错误命令用于执行所读取最后一个存入外部存储单元的错误编码。
12.根据权利要求6所述的处理装置，其特征在于，所述控制器包括：微处理器，其通信连接所述中央处理器，其包括：所述至少一第二命令寄存器、第二中断寄存器及通知寄存器；并用于实现所述中央处理器和控制器间通信协议的协议栈。
13.根据权利要求6或12所述的处理装置，其特征在于，所述控制器为电力传送协议控制器。
14.根据权利要求13所述的处理装置，其特征在于，所述控制器为USB type-c接口及电力传送协议控制器。
15.根据权利要求6所述的处理装置，其特征在于，所述外部存储单元为双倍速率同步动态随机存储器。
16.一种命令执行方法，其特征在于，应用于如权利要求6至15中任一项所述的处理装置，
其特征在于，包括：
所述中央处理器将命令写入至第一命令寄存器；
将所述命令从第一命令寄存器传递至第二命令寄存器；
所述控制器读取所述第二中断寄存器而产生中断，以从所述第二命令寄存器读取所述命令；
所述控制器执行所述命令而对应读/写所述外部存储单元中数据；
所述控制器通过其通知寄存器传递所述命令执行结果的通知信息至所述中央处理器的第一中断寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610353492.1A CN106021145B (zh) | 2016-05-25 | 2016-05-25 | 应用处理器、应用处理装置及命令执行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610353492.1A CN106021145B (zh) | 2016-05-25 | 2016-05-25 | 应用处理器、应用处理装置及命令执行方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106021145A true CN106021145A (zh) | 2016-10-12 |
| CN106021145B CN106021145B (zh) | 2019-06-14 |
Family
ID=57093692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610353492.1A Active CN106021145B (zh) | 2016-05-25 | 2016-05-25 | 应用处理器、应用处理装置及命令执行方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106021145B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1359508A1 (en) * | 2001-02-07 | 2003-11-05 | Sony Corporation | Information processor for setting time limit on check out of content |
| CN1947107A (zh) * | 2004-01-30 | 2007-04-11 | 英飞凌科技股份公司 | 用于在存储器间传输数据的装置 |
| CN101983373A (zh) * | 2008-01-31 | 2011-03-02 | 富士施乐株式会社 | 可重构装置 |
| CN103309828A (zh) * | 2013-05-31 | 2013-09-18 | 杭州晟元芯片技术有限公司 | 一种sd卡从控制器及控制方法 |
| CN104570846A (zh) * | 2014-12-04 | 2015-04-29 | 中国航空工业集团公司第六三一研究所 | Fpga重配置控制器及其控制方法 |
| WO2016066371A1 (en) * | 2014-10-28 | 2016-05-06 | Philips Lighting Holding B.V. | Apparatus, method and system for controlling a load device via a power line by using a power negotiation protocol |
-
2016
- 2016-05-25 CN CN201610353492.1A patent/CN106021145B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1359508A1 (en) * | 2001-02-07 | 2003-11-05 | Sony Corporation | Information processor for setting time limit on check out of content |
| CN1947107A (zh) * | 2004-01-30 | 2007-04-11 | 英飞凌科技股份公司 | 用于在存储器间传输数据的装置 |
| CN101983373A (zh) * | 2008-01-31 | 2011-03-02 | 富士施乐株式会社 | 可重构装置 |
| CN103309828A (zh) * | 2013-05-31 | 2013-09-18 | 杭州晟元芯片技术有限公司 | 一种sd卡从控制器及控制方法 |
| WO2016066371A1 (en) * | 2014-10-28 | 2016-05-06 | Philips Lighting Holding B.V. | Apparatus, method and system for controlling a load device via a power line by using a power negotiation protocol |
| CN104570846A (zh) * | 2014-12-04 | 2015-04-29 | 中国航空工业集团公司第六三一研究所 | Fpga重配置控制器及其控制方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李婷: "《中国优秀硕士学位论文全文数据库》", 30 November 2008, 《中国学术期刊（光盘版）》电子杂志社有限公司 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106021145B (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230185759A1 (en) | Techniques for command validation for access to a storage device by a remote client | |
| CN101727414B (zh) | 用于在计算机系统中传递中断的技术 | |
| CN102811112B (zh) | 光纤信道输入/输出数据路由系统和方法 | |
| CN106155960A (zh) | 基于gpio握手和edma的uart串口通信方法 | |
| US11669487B2 (en) | Secondary device detection using a synchronous interface | |
| CN114201268B (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
| US8352667B2 (en) | I/O connection system and I/O connection method | |
| US7747808B2 (en) | USB host controller with memory for transfer descriptors | |
| WO2022086789A1 (en) | Method of executing programmable atomic unit resources within a multi-process system | |
| WO2022086791A1 (en) | Detecting infinite loops in a programmable atomic transaction | |
| US7613850B1 (en) | System and method utilizing programmable ordering relation for direct memory access | |
| US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
| CN104572571A (zh) | 用于处理消息的装置和方法 | |
| CN106021145A (zh) | 应用处理器、应用处理装置及命令执行方法 | |
| CN116486868A (zh) | 计算高速链路(CXL)上的高速非易失性存储器(NVMe) | |
| US11392448B2 (en) | Payload parity protection for a synchronous interface | |
| CN108319428A (zh) | 一种数据读取的方法及装置 | |
| US20220121612A1 (en) | Static identifiers for a synchronous interface | |
| CN106325377A (zh) | 外部设备扩展卡及输入输出外部设备的数据处理方法 | |
| CN114490106A (zh) | 信息交换系统与方法 | |
| CN114326526B (zh) | 自动售货机、指令解析方法、存储介质及其从设备 | |
| CN105022707A (zh) | 接口单元 | |
| CN103995786A (zh) | 高速缓存一致性消息的传输方法和装置 | |
| CN104714911A (zh) | 至少部分地提供数据的至少一部分可供处理的至少一个指示 | |
| CN110399322B (zh) | 一种数据传输方法及乒乓dma架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Application processor, application processing device, and command execution method Granted publication date: 20190614 Pledgee: Ningbo Yinsheng Investment Co.,Ltd. Pledgor: XINQIYUAN (SHANGHAI) SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: Y2024980014581 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |