CN105978820A - 一种基于Crossbar可动态重构的路由交换矩阵电路及方法 - Google Patents
一种基于Crossbar可动态重构的路由交换矩阵电路及方法 Download PDFInfo
- Publication number
- CN105978820A CN105978820A CN201610551592.5A CN201610551592A CN105978820A CN 105978820 A CN105978820 A CN 105978820A CN 201610551592 A CN201610551592 A CN 201610551592A CN 105978820 A CN105978820 A CN 105978820A
- Authority
- CN
- China
- Prior art keywords
- route
- passage
- matrix circuit
- packet
- crossbar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1507—Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
Abstract
本发明公开了一种基于Crossbar可动态重构的路由交换矩阵电路及方法,通过包头解析模块对接收的数据包进行解析,并构建路由通路,基于Crossbar的路由矩阵电路将分配数据包的输出端口,实现无阻塞交换功能,开关逻辑电路将数据包传送至各个接口,本发明大幅减少路由器中的存储电路开销,有效提高路由的交换延迟,本发明的包头解析模块能够根据外部连接状态实时动态重构路由矩阵。
Description
技术领域
本发明属于路由交换矩阵电路领域,具体涉及一种基于Crossbar可动态重构的路由交换矩阵电路及方法。
背景技术
一般的路由器是基于存储转发的,需要在电路内部集成大量缓存,增大电路面积及功耗,用于多通道的路由交换电路其存储器的开销会成倍增加。
发明内容
本发明的目的在于克服上述不足,提供一种基于Crossbar可动态重构的路由交换矩阵电路及方法,能够解决路由器中路由的路由交换效率问题,实现组适应路由中的快速动态重构及链路忙等待等功能。
为了达到上述目的,一种基于Crossbar可动态重构的路由交换矩阵电路,包括接收数据包的包头解析模块,包头解析模块连接基于Crossbar的路由矩阵电路,路由矩阵电路连接各个路由的开关逻辑电路,开关逻辑电路连接各个接口;
所述包头解析模块用于接收数据包,并对每一个路由的数据包头进行解析,根据解析结果构建路由通路,并将解析结果发送至路由矩阵电路;
所述基于Crossbar的路由矩阵电路为用于接收包头解析模块的解析结果,并分配数据包实现无阻塞交换功能,并将分配结果发送至各个路由中的开关逻辑电路;
所述开关逻辑电路数据包传送至各个接口。
所述包头解析模块接收到数据包时,通过检查包头中的目标地址,决定把该数据包转发到某个输出端口;如果目标输出端口是空闲的,包头解析模块就建立一条从输入端口到输出端口的链接,数据包沿该链接从输入端口转发到输出端口,并且这个输出端口被置为忙状态;如果目标端口为忙状态,包头解析模块接收到数据包的端口将停止接收数据包,直到所请求的输出端口变为空闲状态并且为其提供服务。
所述包头解析模块具有组适应功能,启动组适应功能后,在一个转发端口被占用的情况下,包头解析模块通过其它组适应端口进行转发。
所述开关逻辑电路包括若干路接入对应开关的控制使能信号,路由矩阵电路的分配结果数据连接所有开关。
一种基于Crossbar可动态重构的路由交换矩阵电路的工作方法,包括以下步骤:
步骤一,在无路由通路选通时,C(i,j)=0,(n≥i≥1,n≥j≥1);当有i路输入请求输出到j通道的时候,该矩阵的C(i,j)=1,(n≥i≥1,n≥j≥1);
步骤二,当同时有n路(n≥2)输入要请求输出的j通道时,此时发生j通道阻塞,根据优先级加轮询的方法进行仲裁,依次通过j通道输出;
步骤三,当输入通路的组适应功能开启时,根据输出n个通道及组适应开关的忙闲状态确定;如果同时都忙时,则被阻塞在第一个组适应的通道。
所述步骤三中,同一个通道需要输出多个数据包时,先通过的是输入端口号小的数据包。
与现有技术相比,本发明通过包头解析模块对接收的数据包进行解析,并构建路由通路,基于Crossbar的路由矩阵电路将分配数据包的输出端口,实现无阻塞交换功能,开关逻辑电路将数据包传送至各个接口,本发明大幅减少路由器中的存储电路开销,有效提高路由的交换延迟,本发明的包头解析模块能够根据外部连接状态实时动态重构路由矩阵。
附图说明
图1为本发明10×10路由交叉开关示意图;
图2为本发明开关逻辑电路的示意图。
具体实施方式
下面结合附图对本发明做进一步说明。
一种基于Crossbar可动态重构的路由交换矩阵电路,包括接收数据包的包头解析模块,包头解析模块连接基于Crossbar的路由矩阵电路,路由矩阵电路连接各个路由的开关逻辑电路,开关逻辑电路连接各个接口;
包头解析模块用于接收数据包,并对每一个路由的数据包头进行解析,根据解析结果构建路由通路,并将解析结果发送至路由矩阵电路;
基于Crossbar的路由矩阵电路为用于接收包头解析模块的解析结果,并分配数据包实现无阻塞交换功能,并将分配结果发送至各个路由中的开关逻辑电路;
开关逻辑电路数据包传送至各个接口。
包头解析模块接收到数据包时,通过检查包头中的目标地址,决定把该数据包转发到某个输出端口;如果目标输出端口是空闲的,包头解析模块就建立一条从输入端口到输出端口的链接,数据包沿该链接从输入端口转发到输出端口,并且这个输出端口被置为忙状态;如果目标端口为忙状态,包头解析模块接收到数据包的端口将停止接收数据包,直到所请求的输出端口变为空闲状态并且为其提供服务。
包头解析模块具有组适应功能,启动组适应功能后,在一个转发端口被占用的情况下,包头解析模块通过其它组适应端口进行转发。
参见图2,开关逻辑电路包括若干路接入对应开关的控制使能信号,路由矩阵电路的分配结果数据连接所有开关。
无阻塞的基于Crossbar的路由矩阵电路实现了路由仲裁及控制功能。其中包括路由的请求自启动信号生成逻辑,优先级判断,组适应路由及空闲自适应等功能。无阻塞的基于Crossbar的路由矩阵电路包括N个通道的输入与N个通道的输出可以任意连接的交叉开关。根据路由包的头地址判断开关通道。
基于Crossbar的路由矩阵电路用一个n×n的矩阵表示为
1、在无路由通路选通时,C(i,j)=0,(n≥i≥1,n≥j≥1);当有i路输入请求输出到j通道的时候,该矩阵的C(i,j)=1,(n≥i≥1,n≥j≥1);
2、当同时有n路(n≥2)输入要请求输出的j通道时,此时发生j通道阻塞。此时根据优先级加轮询的方法进行仲裁,依次通过j通道输出;
3、当输入通路的组适应功能开启时,根据输出10个通道及组适应开关的忙闲状态确定。如果同时都忙时,则被阻塞在第一个组适应的通道。比如1通道的组适应通道为3、5、6、8(0010110100)。如果通道3未阻塞C(i,3)=0(n≥i≥1),则C(1,3)=1;如果通道3阻塞C(1,3)OR C(2,3)OR C(3,3)OR……OR C(n,3)=1,通道5未阻塞C(i,5)=0(10≥i≥1),则C(1,5)=1;依次类推,选择未阻塞的通道。如果3、5、6、8同时都阻塞,则C(1,3)=1,阻塞通道1的接收。此后如果5通道、6通道、8通道的占有权被释放,则动态重构C(1,j)=0(n≥j≥1),根据5、6、8的释放的先后顺序重构。
n个通道同时发起路由请求,其包头信息如下表所示。其最后的路由仲裁结果如开关矩阵所示。矩阵同一列如果有超过1个1,则按照顺序执行,先通过的是输入端口号小的路由包。
参见图1,例如在一个10×10的路由矩阵中同时请求的10个通道响应的头地址如下所示:
经过第一步对只有一个输出通道的进行处理,处理后结果如下:
10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 备注 | |
10 | 1 | 逻辑地址 | |||||||||
9 | 1 | 路径地址 | |||||||||
8 | 1 | 路径地址 | |||||||||
7 | 1 | 1 | 逻辑地址,组适应 | ||||||||
6 | X | 1 | X | 逻辑地址,组适应 | |||||||
5 | X | X | 逻辑地址,组适应 | ||||||||
4 | X | 1 | 逻辑地址,组适应 | ||||||||
3 | 1 | 路径地址 | |||||||||
2 | 1 | X | 逻辑地址,组适应 | ||||||||
1 | X | X | 1 | 逻辑地址,组适应 |
经过第二步对从输入第一个组适应地址的路径进行处理(顺序为1,2,3……),处理后结果如下:
10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 备注 | |
10 | 1 | 通道10完成 | |||||||||
9 | 1 | 通道9完成 | |||||||||
8 | 1 | 通道8完成 | |||||||||
7 | 1 | 1 | 逻辑地址,组适应 | ||||||||
6 | X | 1 | X | 逻辑地址,组适应 | |||||||
5 | X | X | 逻辑地址,组适应 | ||||||||
4 | X | X | 逻辑地址,组适应 | ||||||||
3 | 1 | 通道3完成 | |||||||||
2 | 1 | X | 逻辑地址,组适应 | ||||||||
1 | X | X | 1 | 通道1完成 |
经过第三步对从输入第二个组适应地址的路径进行处理(顺序为2,3,4……),处理后结果如下:
10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 备注 | |
10 | 1 | 通道10完成 | |||||||||
9 | 1 | 通道9完成 | |||||||||
8 | 1 | 通道8完成 | |||||||||
7 | 1 | 1 | 逻辑地址,组适应 | ||||||||
6 | X | X | X | 逻辑地址,组适应 | |||||||
5 | X | X | 逻辑地址,组适应 | ||||||||
4 | X | X | 逻辑地址,组适应 | ||||||||
3 | 1 | 通道3完成 | |||||||||
2 | 1 | X | 通道2完成 | ||||||||
1 | X | X | 1 | 通道1完成 |
经过第四步对从输入第三个组适应地址的路径进行处理(顺序为3,4……),处理后结果如下:
10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 备注 | |
10 | 1 | 通道10完成 | |||||||||
9 | 1 | 通道9完成 | |||||||||
8 | 1 | 通道8完成 | |||||||||
7 | 1 | 1 | 逻辑地址,组适应 | ||||||||
6 | X | X | X | 逻辑地址,组适应 | |||||||
5 | X | 1 | 通道5完成 | ||||||||
4 | X | 1 | 通道4完成 | ||||||||
3 | 1 | 通道3完成 | |||||||||
2 | 1 | X | 通道2完成 | ||||||||
1 | X | X | 1 | 通道1完成 |
经过第五步对从输入第四个组适应地址的路径进行处理(顺序为3,4……),处理后结果如下:
经过第六步对从输入第五个组适应地址的路径进行处理(顺序为3,4……),处理后结果如下:
10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 备注 | |
10 | 1 | 通道10完成 | |||||||||
9 | 1 | 通道9完成 | |||||||||
8 | 1 | 通道8完成 | |||||||||
7 | X | 1 | 通道7完成 | ||||||||
6 | X | X | X | 通道6完成 | |||||||
5 | X | 1 | 通道5完成 | ||||||||
4 | X | 1 | 通道4完成 | ||||||||
3 | 1 | 通道3完成 | |||||||||
2 | 1 | X | 通道2完成 | ||||||||
1 | X | X | 1 | 通道1完成 |
最后得到的开关矩阵为:
采用轮询的方法进行优先级仲裁:
1、通道5和通道9同时要求从通道4输出,通道9为路径地址所以优先级高,通道5等待,如果通道5在等通道9的同时通道7释放通道7的使用权,则进行动态组适应矩阵重构,通道5从通道7输出。
2、通道1和通道4同时要求从通道2输出,优先级相同,采用轮询,通道1优先进行路由,通道4等待,如果通道4在等通道2空闲的期间通道4变为空闲,则进行动态组适应矩阵重构,通道4从通道4输出。
路由器中的路由开关是由组合逻辑实现的,n个通道中每个通道的输入可以与n个输出通道任意连接,连接的控制使能是无阻塞的路由交叉开关决定的,如图2所示。如果通道1到通道2的路由开关使能,则将通道1的输入与通道2的输出连接,实现通道1到通道2的路由。
Claims (6)
1.一种基于Crossbar可动态重构的路由交换矩阵电路,其特征在于,包括接收数据包的包头解析模块,包头解析模块连接基于Crossbar的路由矩阵电路,路由矩阵电路连接各个路由的开关逻辑电路,开关逻辑电路连接各个接口;
所述包头解析模块用于接收数据包,并对每一个路由的数据包头进行解析,根据解析结果构建路由通路,并将解析结果发送至路由矩阵电路;
所述基于Crossbar的路由矩阵电路为用于接收包头解析模块的解析结果,并分配数据包实现无阻塞交换功能,并将分配结果发送至各个路由中的开关逻辑电路;
所述开关逻辑电路数据包传送至各个接口。
2.根据权利要求1所述的一种基于Crossbar可动态重构的路由交换矩阵电路,其特征在于,所述包头解析模块接收到数据包时,通过检查包头中的目标地址,决定把该数据包转发到某个输出端口;如果目标输出端口是空闲的,包头解析模块就建立一条从输入端口到输出端口的链接,数据包沿该链接从输入端口转发到输出端口,并且这个输出端口被置为忙状态;如果目标端口为忙状态,包头解析模块接收到数据包的端口将停止接收数据包,直到所请求的输出端口变为空闲状态并且为其提供服务。
3.根据权利要求1所述的一种基于Crossbar可动态重构的路由交换矩阵电路,其特征在于,所述包头解析模块具有组适应功能,启动组适应功能后,在一个转发端口被占用的情况下,包头解析模块通过其它组适应端口进行转发。
4.根据权利要求1所述的一种基于Crossbar可动态重构的路由交换矩阵电路,其特征在于,所述开关逻辑电路包括若干路接入对应开关的控制使能信号,路由矩阵电路的分配结果数据连接所有开关。
5.权利要求1所述的一种基于Crossbar可动态重构的路由交换矩阵电路的工作方法,其特征在于,包括以下步骤:
步骤一,在无路由通路选通时,C(i,j)=0,(n≥i≥1,n≥j≥1);当有i路输入请求输出到j通道的时候,该矩阵的C(i,j)=1,(n≥i≥1,n≥j≥1);
步骤二,当同时有n路(n≥2)输入要请求输出的j通道时,此时发生j通道阻塞,根据优先级加轮询的方法进行仲裁,依次通过j通道输出;
步骤三,当输入通路的组适应功能开启时,根据输出n个通道及组适应开关的忙闲状态确定;如果同时都忙时,则被阻塞在第一个组适应的通道。
6.根据权利要求5所述的一种基于Crossbar可动态重构的路由交换矩阵电路的工作方法,其特征在于,所述步骤三中,同一个通道需要输出多个数据包时,先通过的是输入端口号小的数据包。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610551592.5A CN105978820A (zh) | 2016-07-13 | 2016-07-13 | 一种基于Crossbar可动态重构的路由交换矩阵电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610551592.5A CN105978820A (zh) | 2016-07-13 | 2016-07-13 | 一种基于Crossbar可动态重构的路由交换矩阵电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105978820A true CN105978820A (zh) | 2016-09-28 |
Family
ID=56952371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610551592.5A Pending CN105978820A (zh) | 2016-07-13 | 2016-07-13 | 一种基于Crossbar可动态重构的路由交换矩阵电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105978820A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106970842A (zh) * | 2017-03-27 | 2017-07-21 | 南京大学 | 一种动态可重构实时信号处理负载平衡系统 |
CN107356856A (zh) * | 2017-06-26 | 2017-11-17 | 中国空间技术研究院 | 一种三通道电压反馈式vdmos器件单粒子效应高精度检测装置 |
CN110361962A (zh) * | 2019-07-22 | 2019-10-22 | 北京航天发射技术研究所 | 一种现场可重构配置的柔性连接方法及装置 |
CN111404791A (zh) * | 2020-03-09 | 2020-07-10 | 西安微电子技术研究所 | 一种无阻塞可重构SpaceFibre总线交叉开关及控制方法 |
CN112558515A (zh) * | 2020-11-27 | 2021-03-26 | 成都中科合迅科技有限公司 | 一种功能可动态重组的模拟电子系统 |
CN113655290A (zh) * | 2021-08-19 | 2021-11-16 | 北京他山科技有限公司 | 模拟信号路由器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103257946A (zh) * | 2013-05-24 | 2013-08-21 | 浪潮电子信息产业股份有限公司 | 一种紧耦合多控存储系统控制器之间的高速互联方法 |
-
2016
- 2016-07-13 CN CN201610551592.5A patent/CN105978820A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103257946A (zh) * | 2013-05-24 | 2013-08-21 | 浪潮电子信息产业股份有限公司 | 一种紧耦合多控存储系统控制器之间的高速互联方法 |
Non-Patent Citations (1)
Title |
---|
李硕佳, 王剑峰, 王竹平: "SpaceWire 路由器动态加权轮询仲裁器的设计与实现", 《微电子学与计算机》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106970842A (zh) * | 2017-03-27 | 2017-07-21 | 南京大学 | 一种动态可重构实时信号处理负载平衡系统 |
CN107356856A (zh) * | 2017-06-26 | 2017-11-17 | 中国空间技术研究院 | 一种三通道电压反馈式vdmos器件单粒子效应高精度检测装置 |
CN110361962A (zh) * | 2019-07-22 | 2019-10-22 | 北京航天发射技术研究所 | 一种现场可重构配置的柔性连接方法及装置 |
CN111404791A (zh) * | 2020-03-09 | 2020-07-10 | 西安微电子技术研究所 | 一种无阻塞可重构SpaceFibre总线交叉开关及控制方法 |
CN112558515A (zh) * | 2020-11-27 | 2021-03-26 | 成都中科合迅科技有限公司 | 一种功能可动态重组的模拟电子系统 |
CN112558515B (zh) * | 2020-11-27 | 2023-11-17 | 成都中科合迅科技有限公司 | 一种功能可动态重组的模拟电子系统 |
CN113655290A (zh) * | 2021-08-19 | 2021-11-16 | 北京他山科技有限公司 | 模拟信号路由器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105978820A (zh) | 一种基于Crossbar可动态重构的路由交换矩阵电路及方法 | |
US8320369B1 (en) | Systems and methods for implementing virtual switch planes in a physical switch fabric | |
US7023841B2 (en) | Three-stage switch fabric with buffered crossbar devices | |
US7161906B2 (en) | Three-stage switch fabric with input device features | |
CN1201532C (zh) | 具有中心调度程序的atm交换机及其调度方法 | |
CN104954254B (zh) | 互连多个处理引擎的芯片上路由器的矩阵及使用其进行路由的方法 | |
CN110995598B (zh) | 一种变长报文数据处理方法和调度装置 | |
CN101304374B (zh) | 一种基于Clos网络交换结构的贯序匹配调度算法 | |
US8006025B2 (en) | Architecture for an output buffered switch with input groups | |
CN101142792A (zh) | 输入缓冲交换机 | |
CN102281192A (zh) | 交换网络芯片的信元处理方法及装置 | |
García et al. | Dynamic evolution of congestion trees: Analysis and impact on switch architecture | |
Hu et al. | DMesh: a diagonally-linked mesh network-on-chip architecture | |
CN106168940A (zh) | 高密度片上网络的路网实现方法及装置 | |
Escudero-Sahuquillo et al. | OBQA: Smart and cost-efficient queue scheme for Head-of-Line blocking elimination in fat-trees | |
Nousias et al. | Wormhole routing with virtual channels using adaptive rate control for network-on-chip (NoC) | |
JP2009130481A (ja) | 分散型スイッチファブリック | |
Basak et al. | Alleviating consumption channel bottleneck in wormhole routed k-ary n-cube systems | |
CN105871761A (zh) | 一种高阶矩阵开关、片上网络及通信方法 | |
Lusala et al. | A hybrid router combining sdm-based circuit swictching with packet switching for on-chip networks | |
Najaf-abadi et al. | The effect of adaptivity on the performance of the OTIS-hypercube under different traffic patterns | |
CN110430146A (zh) | 基于CrossBar交换的信元重组方法及交换结构 | |
Maidee et al. | Improving FPGA NoC performance using virtual cut-through switching technique | |
WO2008031851A1 (en) | Methods for hardware reduction and overall performance improvement in communication system | |
Bahn et al. | Efficient parallel buffer structure and its management scheme for a robust network-on-chip (noc) architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160928 |
|
WD01 | Invention patent application deemed withdrawn after publication |