CN105940376A - 中央处理单元控制方法、电子系统控制方法及电子系统 - Google Patents

中央处理单元控制方法、电子系统控制方法及电子系统 Download PDF

Info

Publication number
CN105940376A
CN105940376A CN201580002328.XA CN201580002328A CN105940376A CN 105940376 A CN105940376 A CN 105940376A CN 201580002328 A CN201580002328 A CN 201580002328A CN 105940376 A CN105940376 A CN 105940376A
Authority
CN
China
Prior art keywords
cpu
code
code character
generation code
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580002328.XA
Other languages
English (en)
Inventor
魏淳航
周宏霖
尼古拉斯·秦辉·郑
陈家明
张雅婷
廖凡磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105940376A publication Critical patent/CN105940376A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5055—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering software capabilities, i.e. software resources associated or available to the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)
  • Stored Programmes (AREA)

Abstract

用于控制第一CPU及第二CPU的CPU控制方法。该方法包含：(a)如果第一CPU运行以执行第一功能，使用第一CPU执行第一代码组，第一代码组包含至少一个代码；以及(b)如果第二CPU运行以执行第一功能，使用第二CPU执行第二代码组，第二代码组包含至少一个代码。第一代码组被优化以用于第一CPU，第二代码组被优化以用于第二CPU，以及第一代码组包含不同于第二代码组的代码的至少一个代码。

Description

中央处理单元控制方法、电子系统控制方法及电子系统
相关申请的交叉引用
本申请要求美国临时申请号为61/983,601、申请日为2014年4月24日，以及美国临时申请号为61/984,959、申请日为2014年4月28日的优先权，其全部内容被合并引用到该申请中。
技术领域
本发明涉及中央处理单元控制方法、电子系统(electronic system)控制方法及包含使用该方法的电子系统，以及更具体地，涉及一种中央处理单元(Central Processing Unit，CPU)控制方法、电子系统控制方法及可以优化不同CPU的电子系统。
背景技术
一些电子系统可包含多个CPU，以满足不同的需求。例如，一个CPU运行时提供更多功能，以及另一CPU运行时节省更多能源。对于那些电子系统，在执行相同功能时，CPU执行相同的代码。
然而，在执行一些特定的代码组合时，CPU可以有更好的性能。如果在执行相同功能时，所有CPU执行相同的代码，CPU可能没有优化的性能。
发明内容
本发明的一个目的是提供一种CPU控制方法，以控制两个CPU执行不同的代码，尽管这两个CPU执行相同的功能。
本发明的一个目的是提供一种电子系统控制方法，以控制两个CPU执行不同的代码，尽管这两个CPU执行相同的子功能。
本发明的一个目的是提供一种电子系统，该电子系统包含能够执行不同的代码的两个CPU，尽管这两个CPU执行相同的功能。
本发明的一个实施例公开了一种CPU控制方法，以控制第一CPU及第二CPU。该方法包含：(a)如果第一CPU运行以执行第一功能，使用第一CPU执行第一代码组，第一代码组包含至少一个代码；以及(b)如果第二CPU运行以执行第一功能，使用第二CPU执行第二代码组，第二代码组包含至少一个代码。第一代码组被优化以用于第一CPU，第二代码组被优化以用于第二CPU，以及第一代码组包含不同于第二代码组的代码的至少一个代码。
本发明的另一实施例公开了一种电子系统控制方法，用于控制包含第一CPU及第二CPU的电子系统。电子系统控制方法包含：(a)控制电子系统执行主功能，主功能包含至少一个子功能；以及(b)当电子系统执行子功能时，执行以下步骤：(b1)确定第一CPU与第二CPU中的哪个CPU正在运行；(b2)如果步骤(b1)确定第一CPU运行以执行子功能，使用第一CPU执行第一代码组，第一代码组包含至少一个代码；(b3)如果步骤(b1)确定第二CPU运行以执行子功能，使用第二CPU执行第二代码组，第二代码组包含至少一个代码。第一代码组被优化以用于第一CPU，第二代码组被优化以用于第二CPU，以及第一代码组包含不同于第二代码组的代码的至少一个代码。
本发明的又一实施例公开了一种电子系统，其包含：第一CPU；第二CPU。如果第一CPU运行以执行第一功能，第一CPU执行第一代码组。如果第二CPU运行以执行第一功能，第二CPU执行第二代码组。
本发明的另一实施例公开了一种电子系统，用于执行包含至少一个子功能的主功能。该电子系统包含：第一CPU，用于如果第一CPU运行以执行包含在主功能中的第一子功能，执行第一代码组，第一代码组包含至少一个代码；以及第二CPU，用于如果第二CPU运行以执行第一子功能，执行第二代码组，第二代码组包含至少一个代码。第一代码组包含不同于第二代码组的代码的至少一个代码。
鉴于上述实施例，尽管CPU执行相同的功能或相同的子功能，不同的CPU可以执行不同的代码，因而可以优化CPU的性能。
在阅读下面的显示在不同附图中的优选实现方式的详细描述后，对于本领域普通技术人员来说，本发明的这些和其它目的将变得显而易见。
附图说明
图1是根据本发明一个实施例的CPU控制方法的流程示意图。
图2是获取CPU信息的一个例子的概要示意图。
图3是根据本发明另一实施例的第一CPU或第二CPU如何执行不同代码的概要示意图。
图4及图5是根据本发明另一实施例的，控制电子系统中的第一CPU及第二CPU执行不同代码的方法的流程示意图。
图6是根据本发明一个实施例的电子系统控制方法的流程示意图。
图7是根据本发明一个实施例的电子系统的方块示意图。
具体实施方式
提供了许多实施例，以作为例子解释本发明的概念。请注意，下面的实施例应用于两个CPU(第一CPU及第二CPU)。然而，本发明可以应用于多于两个CPU。
图1是根据本发明一个实施例的CPU控制方法的流程示意图。图1包含以下步骤：
步骤101
如果第一CPU运行以执行第一功能，转到步骤103。以及，如果第二CPU运行以执行第一功能，转到步骤105。
请注意，这里第一功能表示步骤103及步骤105执行相同的功能，以及并不表示步骤103及步骤105仅用于执行一些特定的功能。
在一个实施例中，确定第一CPU及第二CPU中哪个CPU正在运行的步骤，在步骤101之前执行。
步骤103
如果步骤101确定第一CPU正在运行，使用第一CPU执行第一代码组，第一代码组包含至少一个代码。
步骤105
如果步骤101确定第二CPU正在运行，使用第二CPU执行第二代码组，第二代码组包含至少一个代码。
第一代码组包含不同于第二代码组的代码的至少一个代码。
可以使用许多方法来决定执行图1所示方法的时机。例如，可在程序中设置至少一个检验点，以及图1所示的方法可以在该检验点执行。
第一CPU及第二CPU可以为不同的组合。例如，第一CPU及第二CPU可使用big.LITTLETM架构。在这个例子中，第一CPU是一个大核CPU，如CA57或CA17，以及第二CPU是一个小核CPU，如CA53或CA7。在一个实施例中，第一CPU与第二CPU有不同的功率损耗。在另一实施例中，第一CPU及第二CPU运行在不同的工作频率。在又一实施例中，第一CPU可以执行比第二CPU更多的功能(即，第一CPU比第二CPU功率更高)。
可以使用许多方法确定第一CPU与第二CPU中哪个CPU正在运行。在一个实施例中，第一CPU及第二CPU使用上述big.LITTLETM架构，可以通过读取寄存器(register)来获取第一CPU与第二CPU中哪个CPU正在运行的信息(即，CPU信息)。
图2是获取CPU信息的一个例子的概要示意图。如图2所示，在图1的步骤101之前，CPU信息CPI原始地存储在第二寄存器RE2。可以在内核空间(kernel space)读取第二寄存器RE2，但是不能在用户空间(user space)读取第二寄存器RE2。在内核空间，CPU信息CPI可以从第二寄存器RE2中读取，以及可以在图1的步骤101之前，将CPU信息CPI存储于第一寄存器RE1。可以在内核空间读取第一寄存器RE1，也可以在用户空间读取第一寄存器RE1。之后，在用户空间，图1的步骤101从第一寄存器RE1读取CPU信息CPI，以及基于CPU信息CPI确定哪个CPU正在运行。请注意，图2所示的步骤并不限于应用于使用前述big.LITTLETM架构的CPU。
图3是根据本发明另一实施例的第一CPU或第二CPU如何执行不同代码的概要示意图。如图3所示，如果该程序是从第一CPU CP1迁移到第二CPU CP2，第二CPU CP2接收指针PT，该指针指向第二功能表FT2。指针PT可以视为代码指示信息。第二功能表FT2可包含第二代码组。通过这个方式，第二CPU CP2可以从第二功能表FT2中读取第二代码组。相反地，如果该程序是从第二CPUCP2迁移到第一CPU CP1，第一CPU CP1接收指向第一功能表FT1的指针PT。第一功能表FT1可包含第一代码组。通过这个方式，第一CPU CP1可以从第一功能表FT1中读取第一代码组。在一个实施例中，第一功能表FT1以及第二功能表FT2都包含分别对应于不同功能的多个代码组。
图4及图5是根据本发明另一实施例的，控制电子系统中的第一CPU及第二CPU执行不同代码的方法的流程示意图。在这些实施例中，CPU被优化以用于至少一个子功能而非全部功能。
图4的实施例包含以下步骤：
步骤401
电子系统开始执行主功能。主功能可包含多个子功能。例如，主功能“显示电影”可包含子功能“显示音频数据”及“播放语音数据”。换句话说，主功能对应的主程序可包含对应于至少一个子功能的至少一个子程序。在该实施例中，主功能包含三个子功能“子功能A”、“子功能B”及“子功能C”。
步骤403
执行共同的代码。也就是说，在这个步骤中，第一CPU或第二CPU在运行时执行相同的代码。
步骤405
执行子功能A。
步骤407
执行共同的代码。
步骤409
执行子功能B。
步骤411
执行子功能C。
在一个实施例中，当子功能A、子功能B及子功能C开始，执行图1所示的方法。如图5所示，步骤405、409及411都包含图1所示的步骤101、103及105。
请注意，在图4及图5所示的实施例中，子功能的数量不限于3，以及可以忽略执行共同的代码的步骤。因此，图4及图5所示的实施例可以概括为图6所示的电子控制系统控制方法，其包含步骤：
步骤601
控制电子系统执行主功能，主功能包含至少一个子功能。
步骤603
在电子系统执行子功能时，执行图1所示的步骤101、103及105。
图7是根据本发明一个实施例的电子系统的方块示意图。如图7所示，电子系统700包含第一CPU CP1及第二CPU CP2。可以执行确定程序，以确定哪个CPU正在运行。确定程序可以由第一CPU CP1或第二CPU CP2执行，或由独立于第一CPU CP1及第二CPU CP2的电路执行。这样的情况下，第一CPU、第二CPU或独立于第一CPU CP1及第二CPU CP2的电路，可以视为一个“确定装置”。这样的确定装置也可执行图1中的步骤101及103。
电子系统700的其它详细操作已经在前述实施例中描述，因而这里不再描述。
鉴于上述实施例，不同的CPU可以执行不同的代码，因此CPU的性能可以得到优化。
本领域技术人员将容易地看到，可在保留本发明教导的同时，做出装置和方法的许多修改和替换。因此，上述公开内容应理解为仅由所附权利要求书的界限和范围限制。

Claims (20)

1.一种CPU控制方法，用于控制包括第一CPU及第二CPU的多个不同CPU，其特征在于，包含：
(a)如果所述第一CPU运行以执行第一功能，使用所述第一CPU执行第一代码组，所述第一代码组包含至少一个代码；以及
(b)如果所述第二CPU运行以执行所述第一功能，使用所述第二CPU执行第二代码组，所述第二代码组包含至少一个代码；
其中，所述第一代码组被优化以用于所述第一CPU，所述第二代码组被优化以用于所述第二CPU，以及所述第一代码组包含不同于所述第二代码组的代码的至少一个代码。
2.如权利要求1所述的CPU控制方法，其特征在于，还包含：
(c)在步骤(a)之前，根据存储在第一寄存器中的CPU信息，确定所述第一CPU与所述第二CPU中哪个CPU正在运行。
3.如权利要求2所述的CPU控制方法，其特征在于，还包含：
在步骤(c)之前，在内核空间，从第二寄存器获取所述CPU信息，以及将所述CPU信息存储于所述第一寄存器；
其中，步骤(c)还包含：
在用户空间，从所述第一寄存器读取所述CPU信息。
4.如权利要求1所述的CPU控制方法，其特征在于，还包含：
检测CPU之间的迁移；
当检测到CPU迁移时，改变代码指示信息；以及
根据所述代码指示信息，读取特定的代码组。
5.如权利要求1所述的CPU控制方法，其特征在于，还包含：
设置至少一个检验点；以及
在所述检验点确定所述第一CPU与所述第二CPU中的哪个CPU正在运行。
6.一种电子系统控制方法，用于控制包含第一CPU及第二CPU的电子系统，其特征在于，包含：
(a)控制所述电子系统执行主功能，所述主功能包含至少一个子功能；以及
(b)当所述电子系统执行所述子功能时，执行以下步骤：
(b1)确定所述第一CPU与所述第二CPU中的哪个CPU正在运行；
(b2)如果步骤(b1)确定所述第一CPU运行以执行所述子功能，使用所述第一CPU执行第一代码组，所述第一代码组包含至少一个代码；
(b3)如果步骤(b1)确定所述第二CPU运行以执行所述子功能，使用所述第二CPU执行第二代码组，所述第二代码组包含至少一个代码；
其中，所述第一代码组被优化以用于所述第一CPU，所述第二代码组被优化以用于所述第二CPU，以及所述第一代码组包含不同于所述第二代码组的代码的至少一个代码。
7.如权利要求6所述的电子系统控制方法，其特征在于，还包含：
(c)在步骤(b1)之前，根据存储在第一寄存器中的CPU信息，确定所述第一CPU与所述第二CPU中哪个CPU正在运行。
8.如权利要求7所述的电子系统控制方法，其特征在于，还包含：
在步骤(c)之前，在内核空间，从第二寄存器获取所述CPU信息，以及将所述CPU信息存储于所述第一寄存器；
其中，所述步骤(c)还包含：
在用户空间，从所述第一寄存器读取所述CPU信息。
9.如权利要求6所述的电子系统控制方法，其特征在于，还包含：
检测CPU之间的迁移；
当检测到CPU迁移时，改变代码指示信息；以及
根据所述代码指示信息，读取特定的代码组。
10.如权利要求6所述的电子系统控制方法，其特征在于，还包含：
设置至少一个检验点；以及
在所述检验点确定所述第一CPU与所述第二CPU中的哪个CPU正在运行。
11.一种电子系统，其特征在于，包含：
第一CPU；以及
第二CPU；
如果所述第一CPU运行以执行第一功能，所述第一CPU执行第一代码组；
如果所述第二CPU运行以执行所述第一功能，所述第二CPU执行第二代码组；
其中，所述第一代码组被优化以用于所述第一CPU，所述第二代码组被优化以用于所述第二CPU，以及所述第一代码组包含不同于所述第二代码组的代码的至少一个代码。
12.如权利要求11所述的电子系统，其特征在于，还包含：
确定装置，用于执行确定程序，以根据存储在第一寄存器中的CPU信息，确定所述第一CPU与所述第二CPU中的哪个CPU正在运行。
13.如权利要求12所述的电子系统，其特征在于，所述确定装置在内核空间从第二寄存器获取所述CPU信息，以及将所述CPU信息存储于所述第一寄存器；之后，所述确定装置在用户空间，从所述第一寄存器读取所述CPU信息。
14.如权利要求11所述的电子系统，其特征在于，如果存在所述第一CPU与所述第二CPU之间迁移的程序，根据指向至少一个功能表的代码指示信息，所述第一CPU读取所述第一代码组，所述第二CPU读取所述第二代码组。
15.如权利要求11所述的电子系统，其特征在于，还包含：
确定装置，用于执行确定程序，以确定所述第一CPU与所述第二CPU中的哪个CPU正在运行；
所述确定装置设置至少一个检验点，以及在所述检验点执行所述确定程序，以确定所述第一CPU与所述第二CPU中的哪个CPU在运行。
16.一种电子系统，用于执行包含至少一个子功能的主功能，其特征在于，包含：
第一CPU，如果所述第一CPU运行以执行包含在主功能中的第一子功能，用于执行第一代码组，所述第一代码组包含至少一个代码；以及
第二CPU，如果所述第二CPU运行以执行所述第一子功能，用于执行第二代码组，所述第二代码组包含至少一个代码；
其中，所述第一代码组包含不同于所述第二代码组的代码的至少一个代码。
17.如权利要求16所述的电子系统，其特征在于，还包含确定装置，所述确定装置用于根据存储在第一寄存器中的CPU信息，确定所述第一CPU与所述第二CPU中的哪个CPU正在运行。
18.如权利要求17所述的电子系统，其特征在于，还包含：
其中，在确定所述第一CPU与所述第二CPU中的哪个CPU正在运行之前，在内核空间，所述确定装置从第二寄存器获取CPU信息，以及将所述CPU信息存储于所述第一寄存器。
19.如权利要求16所述的电子系统，其特征在于，如果存在所述第一CPU与所述第二CPU之间迁移的程序，根据指向至少一个功能表的代码指示信息，所述第一CPU读取所述第一代码组，以及所述第二CPU读取所述第二代码组。
20.如权利要求16所述的电子系统，其特征在于，还包含：
确定装置，用于设置至少一个检验点，以及用于在所述检验点确定所述第一CPU与所述第二CPU中的哪个CPU正在运行。
CN201580002328.XA 2014-04-24 2015-04-24 中央处理单元控制方法、电子系统控制方法及电子系统 Pending CN105940376A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461983601P 2014-04-24 2014-04-24
US61/983,601 2014-04-24
US201461984959P 2014-04-28 2014-04-28
US61/984,959 2014-04-28
PCT/CN2015/077380 WO2015161826A1 (en) 2014-04-24 2015-04-24 Cpu control method, electronic system control method and electronic system

Publications (1)

Publication Number Publication Date
CN105940376A true CN105940376A (zh) 2016-09-14

Family

ID=54331774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002328.XA Pending CN105940376A (zh) 2014-04-24 2015-04-24 中央处理单元控制方法、电子系统控制方法及电子系统

Country Status (3)

Country Link
US (1) US9740660B2 (zh)
CN (1) CN105940376A (zh)
WO (1) WO2015161826A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845094A (en) * 1996-06-11 1998-12-01 Data General Corporation Device access controller and remote support facility for installation of cabling in a multiprocessor system
CN101436121A (zh) * 2007-11-15 2009-05-20 辉达公司 用于使用并行处理器架构执行扫描操作的方法及设备
CN101556534A (zh) * 2009-04-21 2009-10-14 浪潮电子信息产业股份有限公司 一种众核结构的大规模数据并行计算方法
CN101630273A (zh) * 2009-08-06 2010-01-20 中国电力科学研究院 一种电力系统小干扰稳定仿真方法
US20100077472A1 (en) * 2008-09-23 2010-03-25 Atmel Corporation Secure Communication Interface for Secure Multi-Processor System
US20120254877A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Transferring architected state between cores
WO2013177765A1 (en) * 2012-05-30 2013-12-05 Intel Corporation Runtime dispatching among heterogeneous group of processors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781803B (zh) * 2012-12-26 2018-06-15 英特尔公司 用于架构不同核的线程迁移支持
US9842040B2 (en) * 2013-06-18 2017-12-12 Empire Technology Development Llc Tracking core-level instruction set capabilities in a chip multiprocessor
US9639363B2 (en) * 2013-10-30 2017-05-02 The Regents Of The University Of Michigan Heterogeneity within a processor core

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845094A (en) * 1996-06-11 1998-12-01 Data General Corporation Device access controller and remote support facility for installation of cabling in a multiprocessor system
CN101436121A (zh) * 2007-11-15 2009-05-20 辉达公司 用于使用并行处理器架构执行扫描操作的方法及设备
US20100077472A1 (en) * 2008-09-23 2010-03-25 Atmel Corporation Secure Communication Interface for Secure Multi-Processor System
CN101556534A (zh) * 2009-04-21 2009-10-14 浪潮电子信息产业股份有限公司 一种众核结构的大规模数据并行计算方法
CN101630273A (zh) * 2009-08-06 2010-01-20 中国电力科学研究院 一种电力系统小干扰稳定仿真方法
US20120254877A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Transferring architected state between cores
WO2013177765A1 (en) * 2012-05-30 2013-12-05 Intel Corporation Runtime dispatching among heterogeneous group of processors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ARM: "Core registers", 《CORTEX-M4 DEVICES GENERIC USER GUIDE》 *

Also Published As

Publication number Publication date
US20160179747A1 (en) 2016-06-23
WO2015161826A1 (en) 2015-10-29
US9740660B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
AU2015271054B2 (en) Integrated vapor chamber for thermal management of computing devices
US20170201566A1 (en) File downloading method, apparatus, and terminal device
CN102707966A (zh) 加速操作系统启动的方法及装置、预取信息生成方法及装置和终端
US10620803B2 (en) Selecting at least one graphical user interface item
US20170068374A1 (en) Changing an interaction layer on a graphical user interface
US9070120B2 (en) Identifying and displaying a set of high priority contacts on a display device
CN104281396A (zh) 一种信息操作方法,信息选择方法及电子设备
EP2821931A3 (en) Verification application, method, electronic device and computer program
CN103440111A (zh) 虚拟机磁盘空间的扩展方法、宿主机和平台
US10254959B2 (en) Method of inputting a character into a text string using a sliding touch gesture, and electronic device therefor
US20140250251A1 (en) Automatically and transparently preserving testing state across sessions
CN104142965A (zh) 一种基于社交应用的网页浏览方法及装置、终端设备
US9519527B1 (en) System and method for performing internal system interface-based communications in management controller
CN105940376A (zh) 中央处理单元控制方法、电子系统控制方法及电子系统
CN106250992A (zh) 一种移动电子设备中的任务处理方法及装置
CN111444117A (zh) 存储空间碎片化实现方法、装置、存储介质及电子设备
US20150277694A1 (en) Management system for icon and method for electronic device
US20130271383A1 (en) Korean character input apparatus and method using touch screen
US20170068413A1 (en) Providing an information set relating to a graphical user interface element on a graphical user interface
CN106294209A (zh) 一种信息处理方法及电子设备
CN108541311B (zh) 显示字符串的方法以及终端设备
US10572220B2 (en) Method for controlling controller and host computer with voice
US10789214B2 (en) Providing access to resources
CN105549832B (zh) 一种歌曲位置调整方法及移动终端
CN104866329A (zh) 一种启动方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160914