CN105847820A - 视频译码器、视频编码器以及共享储存装置 - Google Patents

视频译码器、视频编码器以及共享储存装置 Download PDF

Info

Publication number
CN105847820A
CN105847820A CN201610064599.4A CN201610064599A CN105847820A CN 105847820 A CN105847820 A CN 105847820A CN 201610064599 A CN201610064599 A CN 201610064599A CN 105847820 A CN105847820 A CN 105847820A
Authority
CN
China
Prior art keywords
hevc
order
avs
circuit
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610064599.4A
Other languages
English (en)
Other versions
CN105847820B (zh
Inventor
邱銘豪
張永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105847820A publication Critical patent/CN105847820A/zh
Application granted granted Critical
Publication of CN105847820B publication Critical patent/CN105847820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

视频译码器包含有第一处理电路以及第二处理电路。共享储存装置可由该第一处理电路以及该第二处理电路来进行存取。该第一处理电路用以依据该共享储存装置的数据存取来执行第一译码操作。该第二处理电路用以依据该共享储存装置的数据存取来执行第二译码操作。该第一译码操作为符合第一视频编码标准的第一译码功能的至少一部份，该第二译码操作为符合第二视频编码标准的第二译码功能的至少一部份，且该第一视频编码标准不同于该第二视频编码标准。

Description

视频译码器、视频编码器以及共享储存装置
【技术领域】
本发明有关于视频译码器设计以及视频编码器设计，尤指具有一共享储存装置以供不同视频编码标准的译码功能进行存取的视频译码器、具有一共享储存装置以供不同视频编码标准的编码功能进行存取的视频编码器以及相关的共享储存装置。
【背景技术】
传统的视频编码标准一般会采用基于区块(block based)的编码技术来利用空间上与时间上的冗余信息(redundancy)，举例来说，基本的操作会将一整张的来源图框(source frame)划分为多个区块，针对每一区块执行预测(prediction)，对每一区块的残值(residue)进行转换(transform)，接着执行量化(quantization)、扫描(scan)以及熵编码(entropy encoding)。此外，重建图框(reconstructed frame)会于一编码回路(coding loop)中产生，用以提供参考像素数据来对后续区块进行编码，举例来说，反扫描(inverse scan)、反量化(inverse quantization)以及反转换(inverse transform)可包含于此编码回路中以回复每一区块的残值，而每一区块的残值会进一步加上每一区块的预测像素取样值，据此产生重建图框。反扫描操作、反量化操作以及反转换操作亦会于一视频译码器中执行，以回复每一区块的残值并产生重建图框。
对于扫描操作与反扫描操作中的每一者而言，都会需要一内存来根据一次序以写入转换系数(transform coefficient)并根据不同的另一次序以读出转换系数。对于量化操作与反量化操作中的每一者而言，都会需要一内存来储存一对照表(table)，该对照表会被参考来提供量化相关参数。当一视频编码器/译码器被设计来支持不同的视频编码标准时，一般而言会采用多个内存以供不同视频编码标准的扫描/反扫描之用，且一般而言会采用多个内存以供不同视频编码标准的量化/反量化之用，然而，这样的视频编码器/译码器设计并非具有成本效益的。
【发明内容】
因此，本发明提供具有一共享储存装置以供不同视频编码标准的译码功能进行存取的视频译码器、具有一共享储存装置以供不同视频编码标准的编码功能进行存取的视频编码器以及相关的共享储存装置。
依据本发明的第一层面，揭露了一种示范性的视频译码器，其包含有一第一处理电路与一第二处理电路。一共享储存装置可被该第一处理电路与该第二处理电路所存取。该第一处理电路用以依据该共享储存装置的数据存取来执行一第一译码操作。该第二处理电路用以依据该共享储存装置的数据存取来执行一第二译码操作。该第一译码操作为符合一第一视频编码标准的一第一译码功能的至少一部份，该第二译码操作为符合一第二视频编码标准的一第二译码功能的至少一部份，且该第一视频编码标准不同于该第二视频编码标准。
依据本发明的第二层面，揭露了一种示范性的视频编码器，其包含有一第一处理电路与一第二处理电路。一共享储存装置可被该第一处理电路与该第二处理电路所存取。该第一处理电路用以依据该共享储存装置的数据存取来执行一第一编码操作。该第二处理电路用以依据该共享储存装置的数据存取来执行一第二编码操作。该第一编码操作为符合一第一视频编码标准的一第一编码功能的至少一部份，该第二编码操作为符合一第二视频编码标准的一第二编码功能的至少一部份，且该第一视频编码标准不同于该第二视频编码标准。
依据本发明的第三层面，揭露了一种示范性的共享储存装置，其包含有至少一储存区块。该至少一储存区块由符合一第一视频编码标准的一第一操作以及符合一第二视频编码标准的一第二操作所共享，且该第一视频编码标准不同于该第二视频编码标准。该至少一储存区块由该第一操作依据设定予该第一操作的储存地址来加以存取，并另由该第二操作依据设定予该第二操作的储存地址来加以存取。
【附图说明】
图1为依据本发明的一实施例的一巨区块层级(或最大编码单元/编码单元层级)的来源切换程序的示意图。
图2为依据本发明的一实施例的一画面片段层级的来源切换程序的示意图。
图3为依据本发明的一实施例的一画面层级的来源切换程序的示意图。
图4为依据本发明的一实施例而采用所提出之储存器共享技术的视频译码器的示意图。
图5为依据本发明的一实施例而具有多标准空间-重映像程序的第一种架构的视频译码器的示意图。
图6为依据本发明的一实施例而具有多标准空间-重映像程序的第二种架构的视频译码器的示意图。
图7为依据本发明的一实施例而应用于一来源切换程序的空间-重映像解码方法的流程图。
图8为依据本发明的一实施例而具有多标准频带-重映像程序的第一种架构的视频译码器的示意图。
图9为依据本发明的一实施例来初始化一AVS反量化表的方法的流程图。
图10为依据本发明的一实施例来初始化一HEVC反量化表的方法的流程图。
图11为依据本发明的一实施例而具有多标准频带-重映像程序的第二种架构的视频译码器的示意图。
图12为依据本发明的一实施例而应用于一来源切换程序的频带-重映像解码方法的流程图。
图13为依据本发明的一实施例而采用所提出之储存器共享技术的视频编码器的示意图。
图14为依据本发明的一实施例而具有多标准空间-重映像程序的第一种架构的视频编码器的示意图。
图15为依据本发明的一实施例而具有多标准空间-重映像程序的第二种架构的视频编码器的示意图。
图16为依据本发明的一实施例而应用于一来源切换程序的空间-重映像编码方法的流程图。
图17为依据本发明的一实施例而具有多标准频带-重映像程序的第一种架构的视频编码器的示意图。
图18为依据本发明的一实施例而具有多标准频带-重映像程序的第二种架构的视频编码器的示意图。
图19为依据本发明的一实施例而应用于一来源切换程序的频带-重映像编码方法的流程图。
图20为依据本发明的实施例而采用具有成本效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。
图21为依据本发明的实施例而采用具有电源效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。
图22为依据本发明的实施例而采用具有高吞吐量及成本效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。
图23为依据本发明的实施例而采用具有高吞吐量及电源效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。
图24为依据本发明的实施例而采用具有成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。
图25为依据本发明的实施例而采用具有高吞吐量及成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。
图26为依据本发明的实施例而采用具有高吞吐量、电源效益及成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。
图27为依据本发明的实施例而设置于一共存模式的一反量化程序内存/量化程序内存的示意图。
图28为依据本发明的实施例而于一共存模式中采用具有高吞吐量及电源效益的配置所设定的一反量化程序内存/量化程序内存的示意图。
【主要组件符号说明】
400、500、600、800、1100 视频译码器
402、1302 共享储存装置
403、1303 控制电路
404、1304 第一处理电路
406、1306 第二处理电路
501 语法译码器
502 反扫描程序内存
503、534、803、834、1134、1403、1434、1703、1734、1834 规格控制器
504 HEVC反扫描次序处理电路
506 AVS反扫描次序处理电路
510 HEVC反扫描电路
520 AVS反扫描电路
530、830、1430、1730 中央处理器
532、832、1432、1732 控制缓存器
516、816、1416、1716 HEVC地址产生器
518、1418 HEVC扫描次序产生器
526、826、1426、1726 AVS地址产生器
528、1428 AVS扫描次序产生器
512、1414 HEVC语法处理器
522、1424 AVS语法处理器
514、1412 HEVC残值处理器
524、1422 AVS残值处理器
602、1504 语法处理器
604、1502 残值处理器
801 空间-重映射处理器
802 反量化程序内存
804HEVC 反量化参数处理电路
806AVS 反量化参数处理电路
810HEVC 反量化电路
820AVS 反量化电路
833、1733 动态随机存取内存
818HEVC 乘法器参数产生器
828AVS 乘法器参数产生器
812HEVC 量化乘法器
822AVS 量化乘法器
1102 量化乘法器
1300、1400、1500、1700、1800 视频编码器
1401 量化电路
1402 扫描程序内存
1404 HEVC扫描次序处理电路
1406 AVS扫描次序处理电路
1410 HEVC扫描电路
1420 AVS扫描电路
1701 转换电路
1702 量化程序内存
1704 HEVC量化参数处理电路
1706 AVS量化参数处理电路
1710 HEVC量化电路
1720 AVS量化电路
1718 HEVC运算参数产生器
1728 AVS运算参数产生器
1712 HEVC量化运算电路
1722 AVS量化运算电路
1802 量化运算电路
2002、2202、2204、2402、2502、2504、2702、2704 储存区域
2001_1～2001_2、2201_1～2201_4、2203_1～2203_4、2205_1～2205_4、2401_1～2401_2、2501_1～2501_4、2503_1～2503_4、2601_1～2601_3、2603_1～2603_3、2801_1～2801_3、2803_1～2803_2 储存区块
2101、2101、2303、2304、2602、2604、2802、2804 储存组件
【具体实施方式】
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」系为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此系包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。
对于一些应用来说，不同的视频来源所提供的显示数据可以通过PIP(picture-in-picture)字母画面的方式或POP(picture-outside-picture)字母画面的方式而显示于同一显示屏幕中，因此，为了要轮流地对不同的视频来源所提供的显示数据进行编码/译码，一来源切换程序(source change process)可被执行。图1为依据本发明的一实施例的一巨区块(macroblock,MB)层级(或最大编码单元(largest coding unit,LCU)/编码单元(coding unit)层级)的来源切换程序的示意图。两个不同的视频编码标准(例如音视频编码技术标准(Audio Videocoding Standard,AVS)以及高效率视频编码标准(High Efficiency Video Coding,HEVC))可被采用，以对要以PIP字母画面的方式或POP字母画面的方式显示于同一显示屏幕中的显示数据进行编码/译码。一张要被AVS所编码/译码的画面(picture)可被视为具有多个处理单元(例如多个巨区块、多个最大编码单元或多个编码单元)，在此范例中，由于巨区块层级(MB level)的来源切换程序被采用，因此在一个巨区块已经被HEVC所编码/译码之后，一个巨区块便会被AVS所编码/译码，及/或在一个巨区块已经被AVS所编码/译码之后，一个巨区块便会被HEVC所编码/译码。
图2为依据本发明的一实施例的一画面片段层级(slice level)的来源切换程序的示意图。两个不同的视频编码标准(例如AVS以及HEVC)可被采用，以对要以PIP字母画面的方式或POP字母画面的方式显示于同一显示屏幕中的显示数据进行编码/译码。一张要被AVS所编码/译码的画面可被视为具有多个画面片段，而每一画面片段可具有一个或多个巨区块/最大编码单元/编码单元行(MB/LCU/CU row)，在此范例中，由于画面片段层级的来源切换程序被采用，因此在一个画面片段已经被HEVC所编码/译码之后，一个画面片段便会被AVS所编码/译码，及/或在一个画面片段已经被AVS所编码/译码之后，一个画面片段便会被HEVC所编码/译码。
图3为依据本发明的一实施例的一画面层级(picture level)的来源切换程序的示意图。两个不同的视频编码标准(例如AVS以及HEVC)可被采用，以对要以PIP字母画面的方式或POP字母画面的方式显示于同一显示屏幕中的显示数据进行编码/译码。在此范例中，由于画面层级的来源切换程序被采用，因此在一张画面已经被HEVC所编码/译码之后，一张画面便会被AVS所编码/译码，及/或在一张画面已经被AVS所编码/译码之后，一张画面便会被HEVC所编码/译码。
为了处理画面层级/画面片段层级/巨区块(最大编码单元/编码单元)层级的来源切换程序，一视频译码器/编码器应该需要被设计来支持不同的视频编码标准(例如AVS与HEVC)。根据AVS编码标准，译码器/编码器硬件需要储存一8x8区块的残值以进行一空间-重映像(spatial-remapping)功能(例如反扫描(inverse scan)功能或扫描(scan)功能)，而依据HEVC编码标准，译码器/编码器硬件需要储存一4x4/8x8/16x16/32x32转换单元(transform unit)的残值以进行一空间-重映像功能(例如反扫描功能或扫描功能)。本发明提出使用一储存器共享(storage sharing)设计来减轻符合不同视频编码标准的反扫描/扫描功能的内存容量需求。再者，根据AVS编码标准，译码器/编码器硬件需要储存AVS反量化(inverse quantization)/量化(quantization)表(例如加权量化矩阵(weightquant matrix)、反量化表(de-quant table)及/或平移表(shift table))以进行一频带-重映像(band-remapping)功能(例如反量化功能或量化功能)，而根据HEVC编码标准，译码器/编码器硬件需要储存HEVC反量化/量化表(例如缩放比例列表(scaling list))以进行一频带-重映像功能(例如反量化功能或量化功能)。本发明另提出使用一储存器共享设计来减轻符合不同视频编码标准的反量化/量化功能的内存容量需求。本发明所提出的应用于视频译码器/编码器的储存器共享技术的进一步细节将详述于下。
图4为依据本发明的一实施例而采用所提出的储存器共享技术的视频译码器的示意图。视频译码器400包含一共享储存装置(shared storage device)402、一控制电路403、一第一处理电路404以及一第二处理电路406。请注意，图4仅绘示跟本发明有关的电路组件，实际上，视频译码器400另包含其它电路组件来实现完整的译码功能。共享储存装置402可通过控制电路403而被第一处理电路404以及第二处理电路406所存取，举例来说，共享储存装置402可利用内存装置(例如静态随机存取内存(static random access memory,SRAM)来加以实作，以及控制电路403可以使用切换开关装置(其受控于目前处理中的视频编码标准)来加以实作。当共享储存装置402可被第一处理电路404所存取时，第一处理电路404用以依据共享储存装置402的数据存取来执行一第一译码操作FN1，另一方面，当共享储存装置402可被第二处理电路406所存取时，第二处理电路406用以依据共享储存装置402的数据存取来执行一第二译码操作FN2。于本实施例中，第一译码操作FN1为符合第一视频编码标准的第一功能的至少一部份(亦即部分或全部)，第二译码操作FN2为符合第二视频编码标准的第二功能的至少一部份(亦即部分或全部)，且第一视频编码标准不同于第二视频编码标准。于一设计范例中，第一视频编码标准与第二视频编码标准的其中之一可以是AVS编码标准，而第一视频编码标准与第二视频编码标准的其中之另一则可以是HEVC编码标准，然而，这仅作为范例说明之用，而非作为本发明的限制条件，举例来说，第一视频编码标准与第二视频编码标准可选取自各式各样的视频编码标准，包含有HEVC、AVS、H.264/进阶视频编码(H.264/AVC)、第2代音视频编码技术标准(AVS2)等等。
如图4所示，当目前处理中的视频编码标准因为上述的画面层级/画面片段层级/巨区块(最大编码单元/编码单元)层级的来源切换程序而由第二视频编码标准切换至第一视频编码标准时，控制电路403会运行以将共享储存装置402连接至第一处理电路404，因而允许第一处理电路404来使用共享储存装置402以便针对一画面/画面片段/巨区块(或最大编码单元/编码单元)来完成第一译码操作FN1。当目前处理中的视频编码标准因为上述的画面层级/画面片段层级/巨区块(最大编码单元/编码单元)层级的来源切换程序而由第一视频编码标准切换至第二视频编码标准时，控制电路403会运行以将共享储存装置402连接至第二处理电路406，因而允许第二处理电路406来使用共享储存装置402以便针对一画面/画面片段/巨区块(或最大编码单元/编码单元)来完成第二译码操作FN2。举例来说(但本发明并不以此为限)，第一译码功能以及第二译码功能为相同的译码功能，像是一空间-重映像功能(例如反扫描功能)或是一频带-重映像功能(例如反量化功能)。为了让读者更加清楚本发明的技术特征，以下揭示多个示范性的视频译码器设计。
图5为依据本发明的一实施例而具有多标准空间-重映像程序(multi-standard spatial-remapping process)的第一种架构的视频译码器的示意图。为了简单明了起见，假设第一视频编码标准为HEVC编码标准以及第二视频编码标准为AVS编码标准。视讯译码器500采用图4所示的示范性架构，如图5所示，视频译码器500包含一反扫描程序内存(inverse scan processmemory)502作为图4所示的共享储存装置402、一规格控制器(specificationcontroller)503作为图4所示的控制电路403、一HEVC反扫描次序处理电路(HEVC inverse scan order processing circuit)504作为图4所示的第一处理电路404以及一AVS反扫描次序处理电路(AVS inverse scan order processingcircuit)506作为图4所示的第二处理电路406。HEVC反扫描次序处理电路504包含一HEVC地址产生器(HEVC address generator)516以及一HEVC扫描次序产生器(HEVC scan order generator)518。AVS反扫描次序处理电路506包含一AVS地址产生器(AVS address generator)526以及一AVS扫描次序产生器(AVSscan order generator)528。于本实施例中，一HEVC反扫描电路510另包含一HEVC语法处理器(HEVC syntax processor)512以及一HEVC残值处理器(HEVCresidual processor)514，且一AVS反扫描电路520另包含一AVS语法处理器(AVS syntax processor)522以及一AVS残值处理器(AVS residual processor)524。
一中央处理器(central processing unit,CPU)530用以根据一来源切换程序来决定出目前处理中的视频编码标准，并将译码信息相对应地写入至一控制缓存器(control register)532。记录于控制缓存器532的译码信息会提供一控制设定hevc/avs_ctrl至规格控制器503，且另提供此控制设定hevc/avs_ctrl至另一规格控制器534。控制设定hevc/avs_ctrl会控制规格控制器503以允许HEVC反扫描电路510与AVS反扫描电路520的其中之一来输出反扫描处理后的量化的转换系数(inverse-scanned quantized transform coefficient)至下一处理级(例如反量化级)。此外，记录于控制缓存器532的译码信息另提供控制设定至HEVC反扫描电路510(尤其是HEVC扫描次序产生器518、HEVC语法处理器512以及HEVC残值处理器514)以及AVS反扫描电路520(尤其是AVS扫描次序产生器528、AVS语法处理器522以及AVS残值处理器524)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为HEVC编码标准的案例。规格控制器503会将反扫描程序内存502的存取权(access right)授予HEVC反扫描电路510。语法译码器(例如熵编码器)501所产生的语法译码结果(例如残值所对应之量化的转换系数)会由HEVC语法处理器512进行处理以及暂存，以及HEVC语法处理器512会输出暂存的语法译码结果(例如残值所对应的量化的转换系数)至反扫描程序内存502。HEVC扫描次序产生器518会依据译码信息以及HEVC反扫描表(HEVC inverse scan table)来产生一HEVC反扫描次序(HEVC inverse scan order)。HEVC地址产生器516会参照HEVC反扫描次序来决定反扫描程序内存502中的内存地址以进行HEVC空间-重映像，亦即，依序写入至反扫描程序内存502的量化的转换系数后续会依据反扫描次序所设定的内存地址来进行读取。HEVC残值处理器514自反扫描程序内存502接收根据HEVC地址产生器516所产生的内存地址而读取出来的HEVC反扫描数据(例如反扫描处理后的量化的转换系数)，对HEVC反扫描数据进行处理与暂存，以及通过规格控制器534来输出暂存的HEVC反扫描数据至下一级(例如HEVC反量化级)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为AVS编码标准的案例。规格控制器503会将反扫描程序内存502的存取权授予AVS反扫描电路520。语法译码器(例如熵编码器)501所产生的语法译码结果(例如残值所对应的量化的转换系数)会由AVS语法处理器522进行处理以及暂存，以及AVS语法处理器522会输出暂存的语法译码结果(例如残值所对应之量化的转换系数)至反扫描程序内存502。AVS扫描次序产生器528会依据译码信息以及AVS反扫描表(AVS inverse scan table)来产生一AVS反扫描次序(AVS inverse scan order)。AVS地址产生器526会参照AVS反扫描次序来决定反扫描程序内存502中的内存地址以进行AVS空间-重映像，亦即，依序写入至反扫描程序内存502之量化的转换系数后续会依据反扫描次序所设定的内存地址来进行读取。AVS残值处理器524自反扫描程序内存502接收根据AVS地址产生器526所产生的内存地址而读取出来的AVS反扫描数据(例如反扫描处理后的量化的转换系数)，对AVS反扫描数据进行处理与暂存，以及通过规格控制器534来输出暂存的AVS反扫描数据至下一级(例如AVS反量化级)。
对于图5所示的视频译码器设计来说，HEVC反扫描电路510具有一个专用的语法处理器512以及一个专用的残值处理器514，以及AVS反扫描电路520具有一个专用的语法处理器522以及一个专用的残值处理器524。于一替代方案中，硬件共享技术可被采用来降低硬件成本。图6为依据本发明的一实施例而具有多标准空间-重映像程序(multi-standard spatial-remappingprocess)的第二种架构的视频译码器的示意图。视频译码器500与视频译码器600之间的主要差异在于视频译码器600具有一语法处理器602(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)以及另具有一残值处理器604(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)。
关于语法处理器602，其用以对要被写入至一共享储存装置的一第一数据(例如由语法译码器501产生至反扫描程序内存502的HEVC语法译码结果)进行处理与暂存，且另用以对要被写入至该共享储存装置的一第二数据(例如由语法译码器501产生至反扫描程序内存502的AVS语法译码结果)进行处理与暂存，其中储存于该共享储存装置中的该第一数据会被一第一处理电路(例如HEVC反扫描次序处理电路504)所存取，以及储存于该共享储存装置中的该第二数据会被一第二处理电路(例如AVS反扫描次序处理电路506)所存取。关于残值处理器604，其用以对该第一处理电路自该共享储存装置所撷取出来的该第一资料进行处理与暂存，并将所暂存的该第一数据输出至下一级(例如HEVC反量化级)，且另用以对该第二处理电路自该共享储存装置所撷取出来的该第二资料进行处理与暂存，并将所暂存的该第二数据输出至下一级(例如AVS反量化级)。
图7为依据本发明的一实施例而应用于一来源切换程序的空间-重映像解码方法的流程图。假若结果大致上相同，则步骤不一定要完全遵照图7所示的顺序来依序执行。为了简单明了起见，假设来源切换程序被设定为在两个不同的视频编码标准(例如HEVC编码标准以及AVS编码标准)之间进行切换。于步骤702，中央处理器530判断目前处理中的视频编码标准是HEVC编码标准或是AVS编码标准，当目前处理中的视频编码标准是HEVC编码标准时，流程会进行至步骤704，以将反扫描程序内存502设置于HEVC模式，而当目前处理中的视频编码标准是AVS编码标准时，流程则会进行至步骤706，以将反扫描程序内存502设置于AVS模式。反扫描程序内存502是由HEVC反扫描功能以及AVS反扫描功能所共享，因此可以采用具有成本效益的配置(cost-efficiency arrangement)或是采用具有电源效益的配置(power-efficiency arrangement)，有关应用于共享储存装置的具有成本效益的配置与具有电源效益的配置的进一步细节将于后详述。
在反扫描程序内存502针对目前处理中的视频编码标准而适当设置之后，步骤708会被执行来自被中央处理器530所设定的控制缓存器532得到译码信息以及自语法译码器501得到所产生的语法值(例如量化的转换系数)。于步骤710，区块层级的反扫描译码操作(block level inverse scan decodingoperation)会被执行，以根据一反扫描次序来自反扫描程序内存502读出每一区块的语法值(例如量化的转换系数)。于步骤712，中央处理器530检查来源切换程序的切换条件是否满足。于一范例中，当画面层级的来源切换程序被采用时，若区块层级的反扫描译码操作已经施加于一画面中的所有巨区块，则来源切换程序的切换条件便会满足。于另一范例中，当画面片段层级的来源切换程序被采用时，若区块层级的反扫描译码操作已经施加于一画面片段中的所有巨区块，则来源切换程序的切换条件便会满足。于再另一范例中，当巨区块(或最小编码单元/编码单元)层级的来源切换程序被采用时，若区块层级的反扫描译码操作已经施加于一巨区块(或最小编码单元/编码单元中的所有巨区块)，则来源切换程序的切换条件便会满足。
图8为依据本发明的一实施例而具有多标准频带-重映像程序(multi-standard band-remapping process)的第一种架构的视频译码器的示意图。为了简单明了起见，假设第一视频编码标准为HEVC编码标准以及第二视频编码标准为AVS编码标准。视讯译码器800采用图4所示的示范性架构，如图8所示，视频译码器800包含一反量化程序内存(inverse quantization processmemory)802作为图4所示的共享储存装置402、一规格控制器803作为图4所示的控制电路403、一HEVC反量化参数处理电路(HEVC inverse quantizationparameter processing circuit)804作为图4所示的第一处理电路404以及一AVS反量化参数处理电路(AVS inverse quantization parameter processing circuit)806作为图4所示的第二处理电路406。HEVC反量化参数处理电路804包含一HEVC地址产生器816以及一HEVC乘法器参数产生器(HEVC multiplierparameter generator)518。AVS反量化参数处理电路806包含一AVS地址产生器826以及一AVS乘法器参数产生器(AVS multiplier parameter generator)828。于本实施例中，一HEVC反量化电路810另包含一HEVC量化乘法器(HEVCquantization multiplier)812，且一AVS反量化电路820另包含一AVS量化乘法器(AVS quantization multiplier)822。
一中央处理器830用以根据一来源切换程序来决定出目前处理中的视频编码标准，并将译码信息相对应地写入至一控制缓存器832。每一视频编码标准的一反量化表(inverse quantization table)可被取得并接着储存于一动态随机存取内存(dynamic random access memory,DRAM)833。举例来说，HEVC编码标准的反量化表可包含有一缩放比例列表(scaling list)，而AVS编码标准的反量化表可包含有一加权量化矩阵(weight quant matrix)、一反量化表(de-quanttable)及/或一平移表(shift table)。于一第一示范性设计中，目前所处理的视频编码标准的反量化表会在有需要时(on demand)才会加载至反量化程序内存802，因此，每当目前所处理的视频编码标准切换至HEVC编码标准时，HEVC反量化表便会从动态随机存取内存833中读取出来并加载至反量化程序内存802，以及每当目前所处理的视频编码标准切换至AVS编码标准时，AVS反量化表便会从动态随机存取内存833中读取出来并加载至反量化程序内存802，换言之，HEVC反量化表与AVS反量化表不会同时共存(co-exist)于反量化程序内存802中。于一第二示范性设计中，HEVC反量化表与AVS反量化表会一并加载至反量化程序内存802，故HEVC反量化表与AVS反量化表会同时共存于反量化程序内存802中。
图9为依据本发明的一实施例来初始化一AVS反量化表的方法的流程图。依据AVS编码标准，一加权量化矩阵(weight quant matrix)可由解码一画面标头(picture header)来得到，而一反量化表(de-quant table)及一平移表(shift table)中的任一者均为事先已知的预定对照表(pre-defined table)。若AVS语法译码目前正执行于画面标头，则加权量化矩阵便会被解码(步骤902与步骤904)。若AVS语法译码目前并未执行于画面标头，则步骤906与步骤908会被执行来将译码得到的加权量化矩阵以及预定的反量化表与平移表加载至反量化程序内存802。
图10为依据本发明的一实施例来初始化一HEVC反量化表的方法的流程图。依据HEVC编码标准，一缩放比例列表(scaling list)可由解码一画面标头(picture header)来得到。若HEVC语法译码目前正执行于画面标头，则缩放比例列表便会被解码(步骤1002与步骤1004)。若HEVC语法译码目前并未执行于画面标头，则步骤1006会被执行来将译码得到的缩放比例列表加载至反量化程序内存802。
如上所述，中央处理器830会将译码信息记录于控制缓存器832中。于本实施例中，记录于控制缓存器832的译码信息会提供一控制设定hevc/avs_ctrl至规格控制器803，且另提供此控制设定hevc/avs_ctrl至另一规格控制器834。控制设定hevc/avs_ctrl会控制规格控制器803以允许HEVC反量化电路810与AVS反量化电路820的其中之一来对共享储存装置(例如反量化程序内存802)进行数据存取，并控制规格控制器834以允许HEVC反量化电路810与AVS反量化电路820的其中之一来输出反量化处理后的转换系数(inverse-quantized transform coefficient)至下一级(例如反转换级)。再者，记录于控制缓存器832的译码信息另提供控制设定至HEVC反量化电路810(尤其是HEVC乘法器参数产生器818以及HEVC量化乘法器812)以及AVS反量化电路820(尤其是AVS乘法器参数产生器828以及AVS量化乘法器822)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为HEVC编码标准的案例。规格控制器803会将反量化程序内存802的存取权授予HEVC反量化电路510。空间-重映射处理器801所产生的空间-重映射结果(例如残值所对应之反扫描处理后的量化的转换系数)会馈入至HEVC量化乘法器812。举例来说(但本发明并不以此为限)，空间-重映射处理器801可以采用本发明于图5或图6所提出的空间-重映射处理器架构来加以实作。
HEVC地址产生器816决定反量化程序内存802中的内存地址以进行HEVC频带-重映像。HEVC乘法器参数产生器818会参照HEVC地址产生器816所决定的内存地址来从加载至反量化程序内存802的HEVC反量化表(例如缩放比例列表(scaling list))中读出HEVC乘法器参数，并将所得到的HEVC乘法器参数提供予HEVC量化乘法器812。HEVC量化乘法器812会将HEVC乘法器参数产生器818所提供的HEVC乘法器参数乘上空间-重映像结果(例如反扫描处理后之量化的转换系数)，并据此产生一HEVC反量化结果(例如反量化处理后的转换系数)，以及通过规格控制器834来输出HEVC反量化结果至下一级(例如HEVC反转换级)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为AVS编码标准的案例。规格控制器803会将反量化程序内存802的存取权授予AVS反量化电路520。空间-重映射处理器801所产生的空间-重映像结果(例如反扫描处理后的量化的转换系数)会馈入至AVS量化乘法器822。举例来说(但本发明并不以此为限)，空间-重映射处理器801可以采用本发明于图5或图6所提出的空间-重映射处理器架构来加以实作。
AVS地址产生器826决定反量化程序内存802中的内存地址以进行AVS频带-重映像。AVS乘法器参数产生器828会参照AVS地址产生器826所决定的内存地址来从加载至反量化程序内存802的AVS反量化表(例如加权量化矩阵(weight quant matrix)，反量化表(de-quant table)及/或平移表(shift table))中读出AVS乘法器参数，并将所得到的AVS乘法器参数提供予AVS量化乘法器822。AVS量化乘法器822会将AVS乘法器参数产生器828所提供的AVS乘法器参数乘上空间-重映像结果(例如反扫描处理后的量化的转换系数)，并据此产生一AVS反量化结果(例如反量化处理后的转换系数)，以及通过规格控制器834来输出AVS反量化结果至下一级(例如AVS反转换级)。
对于图8所示的视频译码器设计来说，HEVC反量化电路810具有一个专用的量化乘法器812以及AVS反量化电路820具有一个专用的量化乘法器822。于一替代方案中，硬件共享技术可被采用来降低硬件成本。图11为依据本发明的一实施例而具有多标准频带-重映像程序(multi-standardband-remapping process)的第二种架构的视频译码器的示意图。视频译码器800与视频译码器1100之间的主要差异在于视频译码器1100具有一量化乘法器1102(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)。
于图11所示的实施例中，当目前处理中的视频编码标准为HEVC编码标准时，规格控制器1134被控制来输出读取自一共享储存装置的一第一数据(例如读取自反量化程序内存802的HEVC乘法器参数)至量化乘法器1102，而当目前处理中的视频编码标准为AVS编码标准时，规格控制器1134被控制来输出读取自该共享储存装置的一第二数据(例如读取自反量化程序内存802的AVS乘法器参数)至量化乘法器1102。因此，量化乘法器1102用以处理读取自该共享储存装置的该第一数据(例如读取自反量化程序内存802的HEVC乘法器参数)，且另用以处理读取自该共享储存装置的该第二数据(例如读取自反量化程序内存802的AVS乘法器参数)。
图12为依据本发明的一实施例而应用于一来源切换程序的频带-重映像解码方法的流程图。假若结果大致上相同，则步骤不一定要完全遵照图12所示的顺序来依序执行。为了简单明了起见，假设来源切换程序被设定为在两个不同的视频编码标准(例如HEVC编码标准以及AVS编码标准)之间进行切换。于步骤1202，中央处理器830检查反量化程序内存802是否受指示而需要被设置于一共存模式(co-existing mode)。当HEVC反量化表以及AVS反量化表需要共存于反量化程序内存802中，中央处理器830会对反量化程序内存802进行配置，以允许HEVC反量化表以及AVS反量化表可一并被加载至反量化程序内存802(步骤1204)。当HEVC反量化表以及AVS反量化表需要通过中央处理器803而自动态随机存取内存833中动态地加载(dynamically load)至反量化程序内存802中，则流程会进行至步骤1206。
于步骤1206，中央处理器830判断目前处理中的视频编码标准是HEVC编码标准或是AVS编码标准，当目前处理中的视频编码标准是HEVC编码标准时，流程会进行至步骤1208来将反量化程序内存802设置于HEVC模式，而当目前处理中的视频编码标准是AVS编码标准时，流程则会进行至步骤1210来将反量化程序内存802设置于AVS模式。反量化程序内存802是由HEVC反量化功能以及AVS反量化功能所共享，因此可以采用具有成本效益的配置或是采用具有电源效益的配置。有关应用于共享储存装置的具有成本效益的配置与具有电源效益的配置的进一步细节将于后详述。
在反量化程序内存802针对目前处理中的视频编码标准而适当设置于一动态加载模式(步骤1208/1210)之后或者适当设置于一共存模式(步骤1204)之后，步骤1212会被执行来从加载至反量化程序内存802中的反量化表得到乘法器参数以及自空间-重映像处理器801得到所产生的语法值(例如残值所对应之反扫描处理后的量化的转换系数)。于步骤1214，区块层级的反量化译码操作(block level inverse quantization decoding operation)会被执行而将所选取的乘法器参数应用于每一区块的语法值(例如反扫描处理后之量化的转换系数)。于步骤1216，中央处理器830检查来源切换程序的切换条件是否满足。于一范例中，当画面层级的来源切换程序被采用时，若区块层级的反量化解码操作已经施加于一画面中的所有巨区块，则来源切换程序的切换条件便会满足。于另一范例中，当画面片段层级的来源切换程序被采用时，若区块层级的反量化解码操作已经施加于一画面片段中的所有巨区块，则来源切换程序的切换条件便会满足。于再另一范例中，当巨区块(或最小编码单元/编码单元)层级的来源切换程序被采用时，若区块层级的反量化解码操作已经施加于一巨区块(或最小编码单元/编码单元中的所有巨区块)，则来源切换程序的切换条件便会满足。
对于视频编码器而言，其会执行多个编码功能，包含有转换、量化、扫描、熵编码等等。本发明所提出的应用于视频译码器的空间-重映像处理器(例如反扫描电路)与频带-重映像处理器(例如反量化电路)之一或两者的储存器共享技术可同样应用于视频编码器的空间-重映像处理器(例如扫描电路)与频带-重映像处理器(例如量化电路)之一或两者。
图13为依据本发明的一实施例而采用所提出的储存器共享技术的视频编码器的示意图。视频编码器1300包含一共享储存装置1302、一控制电路1303、一第一处理电路1304以及一第二处理电路1306。请注意，图13仅绘示跟本发明有关的电路组件，实际上，视频编码器1300另包含其它电路组件来实现完整的编码功能。共享储存装置1302可通过控制电路1303而被第一处理电路1304以及第二处理电路1306所存取，举例来说，共享储存装置1302可利用内存装置(例如静态随机存取内存)来加以实作，以及控制电路1303可以使用切换开关装置(其受控于目前处理中的视频编码标准)来加以实作。当共享储存装置1302可被第一处理电路1304所存取时，第一处理电路1304用以依据共享储存装置1302的数据存取来执行一第一编码操作FN1’。当共享储存装置1302可被第二处理电路1306所存取时，第二处理电路1306用以依据共享储存装置1302的数据存取来执行一第二编码操作FN2’。于本实施例中，第一编码操作FN1’为符合第一视频编码标准的第一功能的至少一部份(亦即部分或全部)，第二编码操作FN2’为符合第二视频编码标准的第二功能的至少一部份(亦即部分或全部)，且第一视频编码标准不同于第二视频编码标准。于一设计范例中，第一视频编码标准与第二视频编码标准的其中之一可以是AVS编码标准，而第一视频编码标准与第二视频编码标准的其中之另一则可以是HEVC编码标准，然而，这仅作为范例说明之用，而非作为本发明的限制条件，举例来说，第一视频编码标准与第二视频编码标准可选取自各式各样的视频编码标准，包含有HEVC、AVS、H.264/进阶视频编码(H.264/AVC)、第2代音视频编码技术标准(AVS2)等等。
如图13所示，当目前处理中的视频编码标准因为上述的画面层级/画面片段层级/巨区块(最大编码单元/编码单元)层级的来源切换程序而由第二视频编码标准切换至第一视频编码标准时，控制电路1303会运行以将共享储存装置1302连接至第一处理电路1304，因而允许第一处理电路1304来使用共享储存装置1302，以便针对一画面/画面片段/巨区块(或最大编码单元/编码单元)来完成第一编码操作FN1’。当目前处理中的视频编码标准因为上述的画面层级/画面片段层级/巨区块(最大编码单元/编码单元)层级的来源切换程序而由第一视频编码标准切换至第二视频编码标准时，控制电路1303会运行以将共享储存装置1302连接至第二处理电路1306，因而允许第二处理电路1306来使用共享储存装置1302，以便针对一画面/画面片段/巨区块(或最大编码单元/编码单元)来完成第二编码操作FN2’。举例来说(但本发明并不以此为限)，第一编码功能以及第二编码功能为相同的编码功能，像是一空间-重映像功能(例如扫描功能)或是一频带-重映像功能(例如量化功能)。为了让读者更加清楚本发明的技术特征，以下揭示多个示范性的视频编码器设计。
图14为依据本发明的一实施例而具有多标准空间-重映像程序(multi-standard spatial-remapping process)的第一种架构的视频编码器的示意图。为了简单明了起见，假设第一视频编码标准为HEVC编码标准以及第二视频编码标准为AVS编码标准。视讯编码器1400采用图13所示的示范性架构，如图14所示，视频编码器1400包含一扫描程序内存(scan process memory)1402作为图13所示的共享储存装置1302、一规格控制器1403作为图13所示的控制电路1303、一HEVC扫描次序处理电路(HEVC scan order processingcircuit)1404作为图13所示的第一处理电路1304以及一AVS扫描次序处理电路(AVS scan order processing circuit)1406作为图13所示的第二处理电路1306。HEVC扫描次序处理电路1404包含一HEVC地址产生器1416以及一HEVC扫描次序产生器1418。AVS扫描次序处理电路1406包含一AVS地址产生器1426以及一AVS扫描次序产生器1428。于本实施例中，一HEVC扫描电路1410另包含一HEVC残值处理器1412以及一HEVC语法处理器1414，且一AVS扫描电路1420另包含一AVS残值处理器1422以及一AVS语法处理器1424。
一中央处理器1430用以根据一来源切换程序来决定出目前处理中的视频编码标准，并将编码信息相对应地写入至一控制缓存器1432。记录于控制缓存器1432的编码信息会提供一控制设定hevc/avs_ctrl至规格控制器1403，且另提供此控制设定hevc/avs_ctrl至另一规格控制器1434。控制设定hevc/avs_ctrl会控制规格控制器1403以允许HEVC扫描电路1410与AVS扫描电路1420的其中之一来对一共享储存装置(例如扫描程序内存1402)进行数据存取，并控制规格控制器1434以允许HEVC扫描电路1410与AVS扫描电路1420的其中之一来输出扫描处理后之量化的转换系数(scanned quantizedtransform coefficient)至下一处理级(例如熵编码级)。此外，记录于控制缓存器1432的编码信息另提供控制设定至HEVC扫描电路1410(尤其是HEVC扫描次序产生器1418、HEVC语法处理器1414以及HEVC残值处理器1412)以及AVS扫描电路1420(尤其是AVS扫描次序产生器1428、AVS语法处理器1424以及AVS残值处理器1422)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为HEVC编码标准的案例。规格控制器1403会将扫描程序内存1402的存取权授予HEVC扫描电路1410。量化电路(quantization circuit)1401所产生的量化值(例如残值所对应的量化的转换系数)会由HEVC残值处理器1412进行处理以及暂存，以及HEVC残值处理器1412会输出暂存的量化值(例如残值所对应的量化的转换系数)至扫描程序内存1402。HEVC扫描次序产生器1418会依据编码信息以及HEVC扫描表(HEVC scan table)来产生一HEVC扫描次序(HEVC scan order)。HEVC地址产生器1416会参照HEVC扫描次序来决定扫描程序内存1402中的内存地址以进行HEVC空间-重映像，亦即，依序写入至扫描程序内存1402的量化的转换系数后续会依据扫描次序所设定的内存地址来进行读取。HEVC语法处理器1414自扫描程序内存1402接收根据HEVC地址产生器1416所产生的内存地址而读取出来的HEVC扫描数据(例如扫描处理后之量化的转换系数)，对HEVC扫描数据进行处理与暂存，以及通过规格控制器1434来输出暂存的HEVC扫描数据至下一级(例如HEVC熵编码级)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为AVS编码标准的案例。规格控制器1403会将扫描程序内存1402的存取权授予AVS扫描电路1420。量化电路1402所产生的量化值(例如残值所对应之量化的转换系数)会由AVS残值处理器1422进行处理以及暂存，以及AVS残值处理器1422会输出暂存的量化值(例如残值所对应的量化的转换系数)至扫描程序内存1402。AVS扫描次序产生器1428会依据编码信息以及AVS扫描表(AVS scan table)来产生一AVS扫描次序(AVS scan order)。AVS地址产生器1426会参照AVS扫描次序来决定扫描程序内存1402中的内存地址以进行AVS空间-重映像，亦即，依序写入至扫描程序内存1402的量化的转换系数后续会依据扫描次序所设定的内存地址来进行读取。AVS语法处理器1424自扫描程序内存1402接收根据AVS地址产生器1426所产生的内存地址而读取出来的AVS扫描数据(例如扫描处理后之量化的转换系数)，对AVS扫描数据进行处理与暂存，以及通过规格控制器1434来输出暂存的AVS扫描数据至下一级(例如AVS熵编码级)。
对于图14所示的视频编码器设计来说，HEVC扫描电路1410具有一个专用的语法处理器1424以及一个专用的残值处理器1412，且AVS扫描电路1420具有一个专用的语法处理器1424以及一个专用的残值处理器1422。于一替代方案中，硬件共享技术可被采用来降低硬件成本。图15为依据本发明的一实施例而具有多标准空间-重映像程序(multi-standard spatial-remappingprocess)的第二种架构的视频编码器的示意图。视频编码器1400与视频编码器1500之间的主要差异在于视频编码器1500具有一残值处理器1502(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)以及另具有一语法处理器1504(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)。
关于残值处理器1502，其用以对要被写入至一共享储存装置的一第一数据(例如由量化电路1401产生至扫描程序内存1402的HEVC量化结果)进行处理与暂存，且另用以对要被写入至该共享储存装置的一第二数据(例如由量化电路1401产生至扫描程序内存1402的AVS量化结果)进行处理与暂存，其中储存于该共享储存装置中的该第一数据会被一第一处理电路(例如HEVC扫描次序处理电路1404)所存取，以及储存于该共享储存装置中的该第二数据会被一第二处理电路(例如AVS扫描次序处理电路1406)所存取。关于语法处理器1504，其用以对该第一处理电路自该共享储存装置所撷取出来的该第一资料进行处理与暂存，并将所暂存的该第一数据输出至下一级(例如HEVC熵编码级)，且另用以对该第二处理电路自该共享储存装置所撷取出来的该第二资料进行处理与暂存，并将所暂存的该第二数据输出至下一级(例如AVS熵编码级)。
图16为依据本发明的一实施例而应用于一来源切换程序的空间-重映像编码方法的流程图。假若结果大致上相同，则步骤不一定要完全遵照图16所示的顺序来依序执行。为了简单明了起见，假设来源切换程序被设定为在两个不同的视频编码标准(例如HEVC编码标准以及AVS编码标准)之间进行切换。于步骤1602，中央处理器1430判断目前处理中的视频编码标准是HEVC编码标准或是AVS编码标准，当目前处理中的视频编码标准是HEVC编码标准时，流程会进行至步骤1604，以将扫描程序内存1402设置于HEVC模式，而当目前处理中的视频编码标准是AVS编码标准时，流程则会进行至步骤1606，以将扫描程序内存1402设置于AVS模式。扫描程序内存1402是由HEVC扫描功能以及AVS扫描功能所共享，因此可以采用具有成本效益的配置或是采用具有电源效益的配置。有关应用于共享储存装置的具有成本效益的配置与具有电源效益的配置的进一步细节将于后详述。
在扫描程序内存1402针对目前处理中的视频编码标准而适当设置之后，步骤1608会被执行来自被中央处理器1430所设定的控制缓存器1432得到编码信息以及自量化电路1401得到所产生的量化值(例如残值所对应之量化的转换系数)。于步骤1610，区块层级的扫描编码操作(block level scan encodingoperation)会被执行，以根据一扫描次序来自扫描程序内存1402读取每一区块的量化值(例如残值所对应的量化的转换系数)。于步骤1612，中央处理器1430检查来源切换程序的切换条件是否满足。于一范例中，当画面层级的来源切换程序被采用时，若区块层级的扫描编码操作已经施加于一画面中的所有巨区块，则来源切换程序的切换条件便会满足。于另一范例中，当画面片段层级的来源切换程序被采用时，若区块层级的扫描编码操作已经施加于一画面片段中的所有巨区块，则来源切换程序的切换条件便会满足。于再另一范例中，当巨区块(或最小编码单元/编码单元)层级的来源切换程序被采用时，若区块层级的扫描编码操作已经施加于一巨区块(或最小编码单元/编码单元中的所有巨区块)，则来源切换程序的切换条件便会满足。
图17为依据本发明的一实施例而具有多标准频带-重映像程序(multi-standard band-remapping process)的第一种架构的视频编码器的示意图。为了简单明了起见，假设第一视频编码标准为HEVC编码标准以及第二视频编码标准为AVS编码标准。视讯编码器1700采用图13所示的示范性架构，如图17所示，视频编码器1700包含一量化程序内存(quantization processmemory)1702作为图13所示的共享储存装置1302、一规格控制器1703作为图13所示的控制电路1303、一HEVC量化参数处理电路(HEVC quantizationparameter processing circuit)1704作为图13所示的第一处理电路1304以及一AVS量化参数处理电路(AVS quantization parameter processing circuit)1706作为图13所示的第二处理电路1306。HEVC量化参数处理电路1704包含一HEVC地址产生器1716以及一HEVC运算参数产生器1718。AVS量化参数处理电路1706包含一AVS地址产生器1726以及一AVS运算参数产生器1728。于本实施例中，一HEVC量化电路1710另包含一HEVC量化运算电路(HEVCquantization calculation multiplier)1712，且一AVS量化电路1720另包含一AVS量化运算电路(AVS quantization calculation circuit)1722。
一中央处理器1730用以根据一来源切换程序来决定出目前处理中的视频编码标准，并将编码信息相对应地写入至一控制缓存器1732。每一视频编码标准的一量化表(quantization table)可被取得/建立并接着储存于一动态随机存取内存1733。举例来说，HEVC编码标准的量化表可包含有一缩放比例列表(scaling list)，而AVS编码标准的量化表可包含有一加权量化矩阵(weightquant matrix)、一反量化表(de-quant table)及/或一平移表(shift table))。于一第一示范性设计中，目前所处理的视频编码标准的量化表会在有需要时(ondemand)才会加载至量化程序内存1702，因此，每当目前所处理的视频编码标准切换至HEVC编码标准时，HEVC量化表便会从动态随机存取内存1733中读取出来并加载至量化程序内存1702，以及每当目前所处理的视频编码标准切换至AVS编码标准时，AVS量化表便会从动态随机存取内存1733中读取出来并加载至量化程序内存1702，换言之，HEVC量化表与AVS量化表不会同时共存于量化程序内存1702中。于一第二示范性设计中，HEVC量化表与AVS量化表会一并加载至量化程序内存1702，故HEVC量化表与AVS量化表会同时共存于量化程序内存1702中。
于本实施例中，记录于控制缓存器1732的编码信息会提供一控制设定hevc/avs_ctrl至规格控制器1703，且另提供此控制设定hevc/avs_ctrl至另一规格控制器1734。控制设定hevc/avs_ctrl会控制规格控制器1703以允许HEVC量化电路1710与AVS量化电路1720的其中之一来对共享储存装置(例如量化程序内存1702)进行数据存取，并控制规格控制器1734以允许HEVC量化电路1710与AVS量化电路1720的其中之一来输出量化处理后的转换系数至下一级(例如扫描级)。再者，记录于控制缓存器1732的编码信息另提供控制设定至HEVC量化电路1710(尤其是HEVC运算参数产生器1718以及HEVC量化运算电路1712)以及AVS量化电路1720(尤其是AVS运算参数产生器1728以及AVS量化运算电路1722)。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为HEVC编码标准的案例。规格控制器1703会将量化程序内存1702的存取权授予HEVC量化电路1710。转换电路(transform circuit)1701所产生的转换结果(例如残值所对应的转换系数)会馈入至HEVC量化运算电路1712。
HEVC地址产生器1716决定量化程序内存1702中的内存地址以进行HEVC频带-重映像。HEVC运算参数产生器1718会参照HEVC地址产生器1716所决定的内存地址来自加载至量化程序内存1702的HEVC量化表(例如缩放比例列表(scaling list))中读取出HEVC量化运算参数，并将所得到的HEVC量化运算参数提供予HEVC量化运算电路1712。HEVC量化运算电路1712会依据HEVC运算参数产生器1718所提供的HEVC量化运算参数来对转换结果(例如残值所对应的转换系数)进行量化，并据此产生一HEVC量化结果(例如残值所对应的量化处理后的转换系数)，以及通过规格控制器1734来输出HEVC量化结果至下一级(例如HEVC扫描级)，举例来说(但本发明并不以此为限)，HEVC扫描级可以是采用本发明于图14或图15所提出的空间-重映射处理器架构来加以实作的空间-重映射处理器的一部份。
考虑应用于一像素数据集(当画面层级的来源切换程序被采用，则此像素数据集可对应至一画面；当画面片段层级的来源切换程序被采用，则此像素数据集可对应至一画面片段；或者当巨区块(或最大编码单元/编码单元)层级的来源切换程序被采用，则此像素数据集可对应至一巨区块(或最大编码单元/编码单元))的目前处理中的视频编码标准为AVS编码标准的案例。规格控制器1703会将量化程序内存1702的存取权授予AVS量化电路1720。转换电路1701所产生的转换结果(例如残值所对应的转换系数)会馈入至AVS量化运算电路1722。
AVS地址产生器1726决定量化程序内存1702中的内存地址以进行AVS频带-重映像。AVS运算参数产生器1728会参照AVS地址产生器1726所决定的内存地址来从加载至量化程序内存1702的AVS量化表(例如加权量化矩阵(weight quant matrix)、反量化表(de-quant table)及/或平移表(shift table))中读取出AVS量化运算参数，并将所得到的AVS量化运算参数提供予AVS量化运算电路1722。AVS量化运算电路1722会依据AVS运算参数产生器1728所提供的AVS量化运算参数来对转换结果(例如残值所对应的转换系数)进行量化，并据此产生一AVS量化结果(例如残值所对应的量化处理后的转换系数)，以及通过规格控制器1734来输出AVS量化结果至下一级(例如AVS扫描级)，举例来说(但本发明并不以此为限)，AVS扫描级可以是采用本发明图14或图15所提出的空间-重映射处理器架构来加以实作的空间-重映射处理器的一部份。
对于图17所示的视频编码器设计来说，HEVC量化电路1710具有一个专用的量化运算电路1712以及AVS量化电路1720具有一个专用的量化运算电路1722。于一替代方案中，硬件共享技术可被采用来降低硬件成本。图18为依据本发明的一实施例而具有多标准频带-重映像程序(multi-standardband-remapping process)的第二种架构的视频编码器的示意图。视频编码器1700与视频编码器1800之间的主要差异在于视频编码器1800具有一量化运算电路1802(其为不同视频编码标准(例如HEVC与AVS)的共享处理电路)。
于本实施例中，当目前处理中的视频编码标准为HEVC编码标准时，规格控制器1834被控制来输出读取自一共享储存装置的一第一数据(例如读取自量化程序内存1702的HEVC量化运算参数)至量化运算电路1802，而当目前处理中的视频编码标准为AVS编码标准时，规格控制器1834被控制来输出读取自该共享储存装置的一第二数据(例如读取自量化程序内存1702的AVS量化运算参数)至量化运算电路1802，因此，量化运算电路1802用以处理读取自该共享储存装置的该第一数据(例如读取自量化程序内存1702的HEVC量化运算参数)，且另用以处理读取自该共享储存装置的该第二数据(例如读取自量化程序内存1702的AVS量化运算参数)。
图19为依据本发明的一实施例而应用于一来源切换程序的频带-重映像编码方法的流程图。假若结果大致上相同，则步骤不一定要完全遵照图19所示的顺序来依序执行。为了简单明了起见，假设来源切换程序被设定为在两个不同的视频编码标准(例如HEVC编码标准以及AVS编码标准)之间进行切换。于步骤1902，中央处理器1730检查量化程序内存1702是否受指示而需要被设置于一共存模式(co-existing mode)。当HEVC量化表以及AVS量化表需要共存于量化程序内存1702中，中央处理器1730会对量化程序内存1702进行配置，以允许HEVC量化表以及AVS量化表可一并被加载至量化程序内存1702(步骤1904)。当HEVC量化表以及AVS量化表需要通过中央处理器1703以自动态随机存取内存1733动态地加载(dynamically load)至量化程序内存1702中，则流程会进行至步骤1906。
于步骤1906，中央处理器1730判断目前处理中的视频编码标准是HEVC编码标准或是AVS编码标准，当目前处理中的视频编码标准是HEVC编码标准时，流程会进行至步骤1908，以将量化程序内存1702设置于HEVC模式，而当目前处理中的视频编码标准是AVS编码标准时，流程则会进行至步骤1910，以将量化程序内存1702设置于AVS模式。量化程序内存1702是由HEVC量化功能以及AVS量化功能所共享，因此可以采用具有成本效益的配置或是采用具有电源效益的配置。有关应用于共享储存装置之具有成本效益的配置与具有电源效益的配置的进一步细节将于后详述。
在量化程序内存1702针对目前处理中的视频编码标准而适当设置于一动态加载模式(步骤1908/1910)之后或者适当设置于一共存模式(步骤1904)之后，步骤1912会被执行来从加载至量化程序内存1702中的量化表得到量化运算参数以及自转换电路1701得到所产生的语法值(例如残值所对应的转换系数)。于步骤1914，区块层级的量化编码操作(block level quantizationencoding operation)会被执行，以参照所选取的量化运算参数来针对语法值(例如残值所对应的转换系数)进行量化。于步骤1916，中央处理器1730检查来源切换程序的切换条件是否满足。于一范例中，当画面层级的来源切换程序被采用时，若区块层级的量化编码操作已经施加于一画面中的所有巨区块，则来源切换程序的切换条件便会满足。于另一范例中，当画面片段层级的来源切换程序被采用时，若区块层级的量化编码操作已经施加于一画面片段中的所有巨区块，则来源切换程序的切换条件便会满足。于再另一范例中，当巨区块(或最小编码单元/编码单元)层级的来源切换程序被采用时，若区块层级的量化编码操作已经施加于一巨区块(或最小编码单元/编码单元中的所有巨区块)，则来源切换程序的切换条件便会满足。
值得注意的是，重建图框会于视频编码器的编码回路中产生，以便提供参考像素数据来对后续区块进行编码，举例来说，反扫描、反量化以及反转换可包含于视频编码器的编码回路中，以回复经由转换、量化与扫描所处理的残值，因此，本发明应用于视频译码器的空间-重映像处理器(例如反扫描电路)与频带-重映像处理器(例如反量化电路)之一或两者的储存器共享技术可同样应用于视频编码器的空间-重映像处理器(例如反扫描电路)与频带-重映像处理器(例如反量化电路)之一或两者。于一范例中，视频编码器的反扫描电路可以使用图5或图6所示的空间-重映射处理器架构来加以实作。于另一范例中，视频编码器的反量化电路可以使用图8或图11所示的频带-重映像处理器架构来加以实作
如上所述，反扫描程序内存502/扫描程序内存1402为一共享内存，且可设置于一第一模式(例如HEVC模式)或者一第二模式(例如AVS模式)，此外，反量化程序内存802/量化程序内存1702为一共享内存，且可设置于一第一模式(例如HEVC模式)、一第二模式(例如AVS模式)或者一第三模式(例如共存模式)。本发明另提出采用具有成本效益的配置(cost-efficiencyarrangement)或是采用具有电源效益的配置(power-efficiency arrangement)来设定一共享内存(例如，反扫描程序内存502、扫描程序内存1402、反量化程序内存802或量化程序内存1702)。
图20为依据本发明的实施例而采用具有成本效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。于本实施例中，假设AVS残值的位宽度(bit-width)为12位，以及HEVC残值的位宽度为16位，因此共享储存装置(例如反扫描程序内存502/扫描程序内存1402)的大小是由HEVC残值的位宽度所决定。如图20的附图(B)所示，共享储存装置(例如反扫描程序内存502/扫描程序内存1402)具有一第一储存区域2002，其使用于HEVC模式来储存被一第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)所存取的数据。此外，第一储存区域2002的至少一部份会被重新设置(re-configure)来作为一第二储存区域，以储存被一第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)所存取的数据。如图20的附图(A)所示，第一储存区域2002可被划分为一第一储存区块2001_1以及一第二储存区块2001_2，其中第二储存区块2001_2用以于AVS模式下作为第二储存区域。既然第二储存区块2001_2使用于一模式并重复使用(re-use)于另一模式，因此共享储存装置的储存容量需求便可减轻。
图21为依据本发明的实施例而采用具有电源效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。于本实施例中，假设AVS残值的位宽度为12位，以及HEVC残值的位宽度为16位，因此共享储存装置(例如反扫描程序内存502/扫描程序内存1402)的大小是由HEVC残值的位宽度所决定。于本实施例中，共享储存装置(例如反扫描程序内存502/扫描程序内存1402)由多个个别的储存组件(例如个别的静态随机存取内存)2101与2102所构成，当共享储存装置(例如反扫描程序内存502/扫描程序内存1402)被设置于HEVC模式，一第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)所存取的数据会储存于储存组件2101与储存组件2102中，为了存取一笔16位的HEVC残值数据，储存组件2101中位于一指定行地址(designated row address)的一行(row)会被开启(turn on)，且储存组件2102中位于相同指定行地址的一行也会被开启。然而，当共享储存装置(例如反扫描程序内存502/扫描程序内存1402)被设置于AVS模式，一第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)所存取的数据仅会储存于储存组件2102中，为了存取一笔12位的AVS残值数据，储存组件2102中位于一指定行地址的一行会被开启，但是另一储存组件2101中位于相同指定行地址的一行并不需要被开启，如此一来，共享储存装置的电力消耗可在AVS模式之下有效地降低。
图22为依据本发明的实施例而采用具有高吞吐量(high throughput)及成本效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。于本实施例，假设AVS残值的位宽度为12位，以及HEVC残值的位宽度为16位，因此共享储存装置(例如反扫描程序内存502/扫描程序内存1402)的大小是由HEVC残值的位宽度所决定。共享储存装置(例如反扫描程序内存502/扫描程序内存1402)具有一第一储存区域2202，其使用于HEVC模式来储存被一第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)所存取的数据。于本实施例中，第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)用以针对多个第一像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行HEVC反扫描操作/HEVC扫描操作，如图22的附图(B)所示，第一储存区域2202被设置为包含多个储存区块2201_1、2201_2、2201_3、2201_4，用以同时且分别地储存第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)处理该多个第一像素数据集所存取的数据，如此一来，共享储存装置可在HEVC模式之下提供高吞吐量(例如吞吐量＝4)。
此外，第一储存区域2202的至少一部份会被重新设置来作为一第二储存区域2204，以储存被一第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)所存取的资料，既然第二储存区块2204使用于一模式并重复使用于另一模式，因此共享储存装置的储存容量需求便可减轻。
于本实施例中，第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)用以针对多个第二像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行AVS反扫描操作/AVS扫描操作，如图22的附图(A)所示，第二储存区域2204被设置为包含多个储存区块2203_1、2203_2、2203_3、2203_4(或2205_1、2205_2、2205_3、2205_4)，用以同时且分别地储存第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)处理该多个第二像素数据集所存取的数据，如此一来，共享储存装置可在AVS模式之下提供高吞吐量(例如吞吐量＝4)。
图23为依据本发明的实施例而采用具有高吞吐量及电源效益的配置所设定的一反扫描程序内存/扫描程序内存的示意图。于本实施例，假设AVS残值的位宽度为12位，以及HEVC残值的位宽度为16位，因此共享储存装置(例如反扫描程序内存502/扫描程序内存1402)的大小是由HEVC残值的位宽度所决定。于本实施例中，共享储存装置(例如反扫描程序内存502/扫描程序内存1402)由多个个别的储存组件(例如个别的静态随机存取内存)2303与2304所构成，当共享储存装置(例如反扫描程序内存502/扫描程序内存1402)被设置于HEVC模式，一第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)所存取的数据会储存于储存组件2303与储存组件2304中。
此外，第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)用以针对多个第一像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行HEVC反扫描操作/HEVC扫描操作，如图23所示，储存组件2303被设置为包含多个储存区块2301_1、2301_2、2301_3、2301_4，以及另一储存组件2303被设置为包含多个储存区块2302_1、2302_2、2302_3、2302_4，其中储存区块2301_1～2301_4之一与储存区块2302_1～2302_4之一会构成一储存区域，举例来说，储存区块2301_1与储存区块2302_1构成一储存区域，储存区块2301_2与储存区块2302_2构成一储存区域，储存区块2301_3与储存区块2302_3构成一储存区域，以及储存区块2301_4与储存区块2302_4构成一储存区域。储存区块2301_1～2301_4与储存区块2302_1～2302_4所共同构成的多个储存区域会用以同时且分别地储存第一处理电路(例如HEVC反扫描次序处理电路504/HEVC扫描次序处理电路1404)处理该多个第一像素数据集所存取的数据，如此一来，共享储存装置可在HEVC模式之下提供高吞吐量(例如吞吐量＝4)。
请注意，为了存取一笔16位的HEVC残值数据，储存组件2303中位于一指定行地址的一行会被开启，且储存组件2304中位于相同指定行地址的一行也会被开启。然而，当共享储存装置(例如反扫描程序内存502/扫描程序内存1402)被设置于AVS模式，一第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)所存取的数据仅会储存于储存组件2303，为了存取一笔12位的AVS残值数据，储存组件2303中位于一指定行地址的一行会被开启，但是另一储存组件2304中位于相同指定行地址的一行并不需要被开启，如此一来，共享储存装置的电力消耗可在AVS模式之下有效地降低。
再者，第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)用以针对多个第二像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行AVS反扫描操作/AVS扫描操作，如图23所示，储存区块2301_1、2301_2、2301_3、2301_4用以同时且分别地储存第二处理电路(例如AVS反扫描次序处理电路506/AVS扫描次序处理电路1406)处理该多个第二像素数据集所存取的数据，如此一来，共享储存装置可在AVS模式之下提供高吞吐量(例如吞吐量＝4)。
图24为依据本发明的实施例而采用具有成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。于本实施例中，假设HEVC反量化/量化表(例如缩放比例列表(scaling list))的大小为992x8位，以及AVS反量化/量化表的大小为320x8位，其中加权量化矩阵(weight quant matrix)的大小为128x8位，反量化表(de-quant table)的大小为64x16位，以及平移表(shift table)的大小为64x8位。于一设计变化中，AVS反量化/量化表亦可仅由加权量化矩阵、反量化表与平移表中的一个或两个所构成。共享储存装置(例如反量化程序内存802/量化程序内存1702)的大小是由HEVC反量化/量化表的大小所决定，然而，此仅作为范例说明之用，并未用以作为本发明的限制条件。
如图24的附图(B)所示，共享储存装置(例如反量化程序内存802/量化程序内存1702)具有一第一储存区域2402，其使用于HEVC模式来储存被一第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据。此外，第一储存区域2402的至少一部份会被重新设置来作为一第二储存区域，以储存被一第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的数据，如图24的附图(A)所示，第一储存区域2402可被划分为一第一储存区块2401_1以及一第二储存区块2401_2，其中第一储存区块2401_1用以于AVS模式下作为第二储存区域。既然第一储存区块2401_1使用于一模式并重复使用于另一模式，因此共享储存装置的储存容量需求便可减轻。
图25为依据本发明的实施例而采用具有高吞吐量及成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。于本实施例中，假设HEVC反量化/量化表(例如缩放比例列表(scaling list))的大小为992x8位，以及AVS反量化/量化表的大小为320x8位，其中加权量化矩阵(weight quant matrix)的大小为128x8位，反量化表(de-quant table)的大小为64x16位，以及平移表(shift table)的大小为64x8位。于一设计变化中，AVS反量化/量化表亦可仅由加权量化矩阵、反量化表与平移表中的一个或两个所构成。共享储存装置(例如反量化程序内存802/量化程序内存1702)的大小是由HEVC反量化/量化表的大小所决定。然而，此仅作为范例说明之用，并未用以作为本发明的限制条件。
于本实施例中，第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)用以针对多个第一像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行HEVC反量化操作/HEVC量化操作，如图25的附图(B)所示，第一储存区域2502被设置为包含多个储存区块2501_1、2501_2、2501_3、2501_4，用以同时且分别地储存第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)处理该多个第一像素数据集所存取的数据，如此一来，共享储存装置可在HEVC模式之下提供高吞吐量(例如吞吐量＝4)。
此外，第一储存区域2502的至少一部份会被重新设置来作为一第二储存区域2504，以储存被一第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的资料，既然第二储存区块2504使用于一模式并重复使用于另一模式，因此共享储存装置的储存容量需求便可减轻。
于本实施例中，第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)用以针对多个第二像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行AVS反量化操作/AVS量化操作，如图25的附图(A)所示，第二储存区域2504被设置为包含多个储存区块2503_1、2503_2、2503_3、2503_4，用以同时且分别地储存第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)处理该多个第二像素数据集所存取的数据，如此一来，共享储存装置可在AVS模式之下提供高吞吐量(例如吞吐量＝4)。
图26为依据本发明的实施例而采用具有高吞吐量、电源效益及成本效益的配置所设定的一反量化程序内存/量化程序内存的示意图。于本实施例，假设HEVC反量化/量化表(例如缩放比例列表(scaling list))的大小为992x8位，以及AVS反量化/量化表的大小为320x8位，其中加权量化矩阵(weight quantmatrix)的大小为128x8位，反量化表(de-quant table)的大小为64x16位，以及平移表(shift table)的大小为64x8位。于一设计变化中，AVS反量化/量化表亦可仅由加权量化矩阵、反量化表与平移表中的一个或两个所构成。共享储存装置(例如反量化程序内存802/量化程序内存1702)的大小是由HEVC反量化/量化表的大小所决定，然而，此仅作为范例说明之用，并未用以作为本发明的限制条件。
于本实施例中，AVS反量化/量化表的数据吞吐量(吞吐量＝1)不同于HEVC反量化/量化表的数据吞吐量(吞吐量＝4)，此外，共享储存装置(例如反量化程序内存802/量化程序内存1702)是由多个个别的储存组件(例如个别的静态随机存取内存)2602与2604所构成。当共享储存装置(例如反量化程序内存802/量化程序内存1702)被设置于HEVC模式，一第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据会储存于储存组件2602与储存组件2604中。然而，当共享储存装置(例如反量化程序内存802/量化程序内存1702)被设置于AVS模式，一第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1704)所存取的数据仅会储存于储存组件2604中。如图26所示，储存组件2604由一第一储存区块2603_1与一第二储存区块2603_2所构成，而第一储存区块2603_1会于AVS模式中重新设置，以储存第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1704)所存取的数据，由于重复使用第一储存区块2603_1，故可获得成本效益。
为了存取一笔8位的AVS反量化/量化表的数据，储存组件2604中位于一指定行地址的一行会被开启，但是储存组件2602中位于相同指定行地址的一行并不需要被开启，如此一来，共享储存装置于AVS模式之下的电力消耗可被降低。
此外，第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)用以针对多个第一像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行HEVC反量化操作/HEVC量化操作，如图26所示，储存组件2602被设置为包含多个储存区块2601_1、2601_2、2601_3以及另一储存组件2604被设置为包含一个储存区块，用以同时且分别地储存第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)处理该多个第一像素数据集所存取的数据，如此一来，共享储存装置可在HEVC模式之下提供高吞吐量(例如吞吐量＝4)。
图27为依据本发明的实施例而设置于一共存模式的一反量化程序内存/量化程序内存的示意图。于本实施例中，一共享储存装置(例如反量化程序内存802/量化程序内存1702)的内存位宽度是由反量化/量化表的数据吞吐量乘上8位来加以设定。共享储存装置(例如反量化程序内存802/量化程序内存1702)仅是单一储存组件并设置为包含不彼此重迭(non-overlapping)的储存区域(具有一第一储存区域2702与一第二储存区域2704)。第一储存区域2702用以储存第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的资料，以及第二储存区域2704用以储存第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据，如此一来，第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据以及第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的数据便可共存于同一共享储存装置中。
请注意，当AVS反量化/量化表的数据吞吐量相同于HEVC反量化/量化表的数据吞吐量且大于1，则上述的高吞吐量配置亦可应用于图27所示之共存模式的共享储存装置(例如反量化程序内存802/量化程序内存1702)，如此一来，可于HEVC模式与AVS模式中均提供高吞吐量(例如吞吐量＝4)。
图28为依据本发明的实施例而于一共存模式中采用具有高吞吐量及电源效益的配置所设定的一反量化程序内存/量化程序内存的示意图。于本实施例，假设HEVC反量化/量化表(例如缩放比例列表(scaling list))的大小为992x8位，以及AVS反量化/量化表的大小为320x8位，其中加权量化矩阵(weightquant matrix)的大小为128x8位，反量化表(de-quant table)的大小为64x16位，以及平移表(shift table)的大小为64x8位。于一设计变化中，AVS反量化/量化表亦可仅由加权量化矩阵、反量化表与平移表中的一个或两个所构成。共享储存装置(例如反量化程序内存802/量化程序内存1702)的大小是由HEVC反量化/量化表的大小所决定，然而，此仅作为范例说明之用，并未用以作为本发明的限制条件。
于本实施例中，AVS反量化/量化表的数据吞吐量(例如吞吐量＝1)不同于HEVC反量化/量化表的数据吞吐量(例如吞吐量＝4)，此外，共享储存装置(例如反量化程序内存802/量化程序内存1702)由多个个别的储存组件(例如个别的静态随机存取内存)2802与2804所构成。当共享储存装置(例如反量化程序内存802/量化程序内存1702)被设置于HEVC模式，一第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据会储存于储存组件2802与储存组件2804中。然而，当共享储存装置(例如反量化程序内存802/量化程序内存1702)被设置于AVS模式，一第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1704)所存取的数据仅会储存于储存组件2804中。
如图28所示，储存组件2804被设置为包含有不彼此重迭的储存区域(具有一第一储存区域2803_1以及一第二储存区域2803_2)，第一储存区域2803_1用以储存第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的数据，以及第二储存区域2803_2用以储存第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据中的一部份。为了存取一笔8位的AVS反量化/量化表的数据，储存组件2804中位于一指定行地址的一行会被开启，但是储存组件2802中位于相同指定行地址的一行并不需要被开启，如此一来，共享储存装置于AVS模式之下的电力消耗可被降低。
另外，第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)用以针对多个第一像素数据集(其基于所采用的来源切换程序而可对应至不同的画面、不同的画面片段或不同的巨区块(或最小编码单元/编码单元))来执行HEVC反量化操作/HEVC量化操作，如图28所示，储存组件2802被设置为包含多个储存区块2801_1、2801_2、2801_3以及另一储存组件2804被设置为包含一储存区块2803_2，用以同时且分别地储存第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)处理该多个第一像素数据集所存取的数据，如此一来，共享储存装置可在HEVC模式之下提供高吞吐量(例如吞吐量＝4)，此外，第一处理电路(例如HEVC反量化参数处理电路804/HEVC量化参数处理电路1704)所存取的数据以及第二处理电路(例如AVS反量化参数处理电路806/AVS量化参数处理电路1706)所存取的数据可共存于同一共享储存装置。请注意，这样的储存装置配置方式可通过使用地址产生器(例如前述的HEVC地址产生器以及AVS地址产生器)及/或其他控制单元所适当设定的读/写地址来得到。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (25)

1.一种视频译码器，包含有：
一第一处理电路，用以依据一共享储存装置的数据存取来执行一第一译码操作；以及
一第二处理电路，用以依据该共享储存装置的数据存取来执行一第二译码操作；
其中该第一译码操作为符合一第一视频编码标准的一第一译码功能的至少一部份，该第二译码操作为符合一第二视频编码标准的一第二译码功能的至少一部份，且该第一视频编码标准不同于该第二视频编码标准。
2.如权利要求1所述的视频译码器，其中该第一译码功能以及该第二译码功能为相同的译码功能。
3.如权利要求2所述的视频译码器，其中该相同的译码功能为一空间-重映像功能。
4.如权利要求2所述的视频译码器，其中该相同的译码功能为一频带-重映像功能。
5.如权利要求1所述的视频译码器，另包含有：
一共享处理电路，用以处理要被写入至该共享储存装置的一第一数据，以及另用以处理要被写入至该共享储存装置的一第二数据；
其中储存于该共享储存装置中的该第一数据的至少一部份会被该第一处理电路所存取，以及储存于该共享储存装置中的该第二数据的至少一部份会被该第二处理电路所存取。
6.如权利要求1所述的视频译码器，另包含有：
一共享处理电路，用以处理由该第一处理电路自该共享储存装置所撷取出来的一第一数据，以及另用以处理由该第二处理电路自该共享储存装置所撷取出来的一第二数据。
7.一种视频编码器，包含有：
一第一处理电路，用以依据一共享储存装置的数据存取来执行一第一编码操作；以及
一第二处理电路，用以依据该共享储存装置的数据存取来执行一第二编码操作；
其中该第一编码操作为符合一第一视频编码标准的一第一编码功能的至少一部份，该第二编码操作为符合一第二视频编码标准的一第二编码功能的至少一部份，且该第一视频编码标准不同于该第二视频编码标准。
8.如权利要求7所述的视频编码器，其中该第一编码功能以及该第二编码功能为相同的编码功能。
9.如权利要求8所述的视频编码器，其中该相同的编码功能为一空间-重映像功能。
10.如权利要求8所述的视频编码器，其中该相同的编码功能为一频带-重映像功能。
11.如权利要求7所述的视频编码器，另包含有：
一共享处理电路，用以处理要被写入至该共享储存装置的一第一数据，以及另用以处理要被写入至该共享储存装置的一第二数据；
其中储存于该共享储存装置中的该第一数据的至少一部份会被该第一处理电路所存取，以及储存于该共享储存装置中的该第二数据的至少一部份会被该第二处理电路所存取。
12.如权利要求7所述的视频编码器，另包含有：
一共享处理电路，用以处理由该第一处理电路自该共享储存装置所撷取出来的一第一数据，以及另用以处理由该第二处理电路自该共享储存装置所撷取出来的一第二数据。
13.一种共享储存装置，包含有：
至少一储存区块，由符合一第一视频编码标准的一第一操作以及符合一第二视频编码标准的一第二操作所共享，且该第一视频编码标准不同于该第二视频编码标准；
其中该至少一储存区块由该第一操作依据设定予该第一操作的储存地址来加以存取，并另由该第二操作依据设定予该第二操作的储存地址来加以存取。
14.如权利要求13所述的共享储存装置，其中该共享储存装置中的一第一储存区域用以储存该第一操作所存取的数据，该第一储存区域中至少一部份包含该至少一储存区块，且该至少一储存区块被重新设置来作为一第二储存区域，用以储存该第二操作所存取的数据。
15.如权利要求13所述的共享储存装置，其中：
该第一操作用以处理多个第一像素数据集，以及该第一储存区域被设置为包含多个第一储存区块，用以同时且分别地储存该第一操作处理该多个第一像素数据集所存取的资料；以及
该第二操作用以处理多个第二像素数据集，以及该第二储存区域被设置为包含多个第二储存区块，用以同时且分别地储存该第二操作处理该多个第二像素数据集所存取的资料。
16.如权利要求13所述的共享储存装置，其中该共享储存装置包含有：多个个别的储存组件，包含有一第一储存组件以及一第二储存组件；其中该至少一储存区块包含于至少该第二储存组件之中，该第一操作所存取的数据储存于该第一储存组件以及该第二储存组件，以及该第二操作所存取的数据储存于该第二储存组件但未储存于该第一储存组件。
17.如权利要求16所述的共享储存装置，其中：
该第一操作用以处理多个第一像素数据集，该第一储存区域被设置为包含多个第一储存区块，该第二储存区域被设置为包含多个第二储存区块，该多个第一储存区块的一第一储存区块以及该多个第二储存区块的一第二储存区块构成一储存区域，以及该多个第一储存区块与该多个第二储存区块构成多个储存区域，用以同时且分别地储存该第一操作处理该多个第一像素数据集所存取的资料；以及
该第二操作用以处理多个第二像素数据集，以及该第二储存区域中的该多个第二储存区块用以同时且分别地储存该第二操作处理该多个第二像素数据集所存取的资料。
18.如权利要求16所述的共享储存装置，其中该第二储存组件中的一第一储存区域用以储存该第一操作所存取的该数据中的一部份，且该第一储存区域中至少一部份被重新设置来作为一第二储存区域，用以储存该第二操作所存取的该数据。
19.如权利要求18所述的共享储存装置，其中该第一操作用以处理多个第一像素数据集，以及该第一储存组件被设置为包含多个储存区块，用以同时且分别地储存该第一操作处理该多个第一像素数据集所存取的资料。
20.如权利要求16所述的共享储存装置，其中该第二储存组件中的一第一储存区域用以储存该第一操作所存取的该数据中的一部份，该第二储存组件中的一第二储存区域用以储存该第二操作所存取的该数据，以及该第一操作所存取的该数据与该第二操作所存取的该数据共存于该共享储存装置中。
21.如权利要求20所述的共享储存装置，其中该第一操作用以处理多个第一像素数据集，以及该第一储存组件被设置为包含多个储存区块，用以同时且分别地储存该第一操作处理该多个第一像素数据集所存取的资料。
22.如权利要求13所述的共享储存装置，其中该共享储存装置仅包含一单一储存组件，该至少一储存区块包含于该单一储存组件之中，该单一储存组件中的一第一储存区域用以储存该第一操作所存取的数据，该单一储存组件中的一第二储存区域用以储存该第二操作所存取的数据，以及该第一操作所存取的该数据与该第二操作所存取的该数据共存于该单一储存组件中。
23.如权利要求22所述的共享储存装置，其中：
该第一操作用以处理多个第一像素数据集，以及该第一储存区域被设置为包含多个第一储存区块，用以同时且分别地储存该第一操作处理该多个第一像素数据集所存取的资料；以及
该第二操作用以处理多个第二像素数据集，以及该第二储存区域被设置为包含多个第二储存区块，用以同时且分别地储存该第二操作处理该多个第二像素数据集所存取的资料。
24.如权利要求13所述的共享储存装置，其中该第一操作为符合该第一编码标准的一空间-重映像功能的至少一部份，以及该第二操作为符合该第二编码标准的一空间-重映像功能的至少一部份。
25.如权利要求13所述的共享储存装置，其中该第一操作为符合该第一编码标准的一频带-重映像功能的至少一部份，以及该第二操作为符合该第二编码标准的一频带-重映像功能的至少一部份。
CN201610064599.4A 2015-01-30 2016-01-29 视频译码器、视频编码器以及共享储存装置 Active CN105847820B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562109848P 2015-01-30 2015-01-30
US62/109,848 2015-01-30
US15/007,232 US10003823B2 (en) 2015-01-30 2016-01-27 Video decoder and video encoder using storage sharing technique for performing decoding and encoding functions complying with different video coding standards and associated shared storage device
US15/007,232 2016-01-27

Publications (2)

Publication Number Publication Date
CN105847820A true CN105847820A (zh) 2016-08-10
CN105847820B CN105847820B (zh) 2018-07-31

Family

ID=56555031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610064599.4A Active CN105847820B (zh) 2015-01-30 2016-01-29 视频译码器、视频编码器以及共享储存装置

Country Status (2)

Country Link
US (1) US10003823B2 (zh)
CN (1) CN105847820B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600619A (zh) * 2018-12-11 2019-04-09 晶晨半导体(上海)股份有限公司 一种解码硬件的分时复用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551633A (zh) * 2003-05-20 2004-12-01 索尼株式会社 图像解码装置和图像解码方法
CN1905675A (zh) * 2006-08-07 2007-01-31 清华大学 一种基于共享存储可编程的熵解码和反量化的方法
CN101646084A (zh) * 2008-08-06 2010-02-10 联发科技股份有限公司 视频解码方法及系统
US20110170612A1 (en) * 2010-01-11 2011-07-14 Te-Chi Hsiao Decoding method and decoding apparatus for using parallel processing scheme to decode pictures in different bitstreams after required decoded data derived from decoding preceding picture(s) is ready

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045615B2 (en) * 2005-05-25 2011-10-25 Qualcomm Incorporated Deblock filtering techniques for video coding according to multiple video standards

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551633A (zh) * 2003-05-20 2004-12-01 索尼株式会社 图像解码装置和图像解码方法
CN1905675A (zh) * 2006-08-07 2007-01-31 清华大学 一种基于共享存储可编程的熵解码和反量化的方法
CN101646084A (zh) * 2008-08-06 2010-02-10 联发科技股份有限公司 视频解码方法及系统
US20110170612A1 (en) * 2010-01-11 2011-07-14 Te-Chi Hsiao Decoding method and decoding apparatus for using parallel processing scheme to decode pictures in different bitstreams after required decoded data derived from decoding preceding picture(s) is ready

Also Published As

Publication number Publication date
US10003823B2 (en) 2018-06-19
US20160227240A1 (en) 2016-08-04
CN105847820B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
CN103314581B (zh) 使用列的图像分割方法和系统
CN111800640B (zh) 方向交替变换来回扫描串匹配的图像编码解码方法和装置
CN103348651B (zh) 具有降低复杂性的变换单元分割的方法及装置
CN101438595B (zh) 运动图像处理方法及运动图像处理设备
CN103024391B (zh) 运动图像解码装置以及运动图像解码方法
CN103931190B (zh) 编码设备、编码方法、解码设备和解码方法
US7684491B2 (en) Reference data buffer for intra-prediction of digital video
CN102907095B (zh) 局部多重假设预测的执行方法及装置
CN105227960B (zh) 用于视频编码的低复杂度帧内预测
CN106060547B (zh) 解码高分辨率图像的方法和装置
CN103828376B (zh) 用于在帧内编译期间使用扫描编译图案的方法和系统
CN103918273B (zh) 确定用于变换系数的二进制码字的方法
CN103931197B (zh) 确定用于变换系数的二进制码字的方法
Tikekar et al. A 249-Mpixel/s HEVC video-decoder chip for 4K ultra-HD applications
CN106658008B (zh) 编码和解码图像的方法、编码和解码设备
US8233537B2 (en) Efficient implementation of H.264 4 by 4 intra prediction on a VLIW processor
CN103947211B (zh) 产生已分区比特流的视频编码装置及方法
CN107197302A (zh) 帧间预测方法及其装置
CN103493491A (zh) 图像编码方法以及图像解码方法
CN106488247A (zh) 帧内预测的方法和系统
CN105959014A (zh) 视频编码和解码中上下文初始化的方法和系统
CN107360432A (zh) 用于解码合并模式下的运动信息的装置
CN102484701A (zh) 用于空间变化残差编码的方法和设备
CN103262539A (zh) 运动图像编码装置、运动图像解码装置、运动图像编码方法以及运动图像解码方法
CN109891892A (zh) 依赖于图像编译系统中的帧内预测的图像解码方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant