CN105846445B - 一种缩短串联补偿间隙触发整体延时的方法及系统 - Google Patents

Abstract

本申请提供一种缩短串联补偿间隙触发整体延时的方法及系统，通过电子式电流互感器对串联补偿装置中的采样点电流进行采样，输出采样数字量，然后通过合并单元转发至串补保护装置；由串补保护装置对采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；间隙触发装置对间隙触发命令进行解码，生成高压脉冲信号并通过脉冲变压器控制密封间隙导通，实现对于串联补偿装置的保护；电子式电流互感器、合并单元、串补保护装置及间隙触发装置之间通过光纤依次串联，进行数字量的直接传递，无需现有技术中将数字量转换为模拟量再进行发送的延时，能够降低串联补偿保护动作的整体延时，保证串联补偿装置中的电容器组的安全。

Description

一种缩短串联补偿间隙触发整体延时的方法及系统

技术领域

本发明涉及串联补偿技术领域，尤其涉及一种缩短串联补偿间隙触发整体延时的方法及系统。

背景技术

当前，在输电线路上通常采用串联补偿装置来提高系统的稳定输送容量，改善线路电器参数，实现两条线路输送三条线路的功率，既提高传输功率又节省了投资。

电容器组为串联补偿装置的核心设备，投入使用时用于提供负阻抗，以补偿输电线路的感抗。然而，由于电容器组的造价成本高，损害后更换程序复杂，且需要停用串联补偿装置才能进行处理。因此现有技术中通常采用金属氧化物避雷器、间隙触发、旁路系统等对其保护，旨在减少电容器组承受的过流或过压，并缩短其承受过载的时间。

为达串联补偿保护动作整体延时缩短，以保护电容器组的目的，亟待研发一种缩短串联补偿间隙触发整体延时的方案。

发明内容

有鉴于此，本发明提供了一种缩短串联补偿间隙触发整体延时的方法及系统，能够降低串联补偿保护动作的整体延时，保证电容器组的安全。

为了实现上述目的，本发明实施例提供的技术方案如下：

一种缩短串联补偿间隙触发整体延时的方法，应用于缩短串联补偿间隙触发整体延时的系统对串联补偿装置的保护，所述缩短串联补偿间隙触发整体延时的系统包括：电子式电流互感器、合并单元、串补保护装置、间隙触发装置、脉冲变压器及密封间隙；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置通过光纤依次串联；所述缩短串联补偿间隙触发整体延时的方法包括：

所述电子式电流互感器对所述串联补偿装置中的采样点电流进行采样；

所述合并单元对所述电子式电流互感器输出的采样数字量进行转发；

所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；

所述间隙触发装置对所述间隙触发命令进行解码，生成高压脉冲信号；

所述脉冲变压器根据所述高压脉冲信号控制所述密封间隙导通。

优选的，所述电子式电流互感器的采样频率为40kHz。

优选的，所述合并单元包括第一现场可编程门阵列FPGA；所述合并单元对所述电子式电流互感器输出的采样数字量进行转发的步骤包括：

所述第一FPGA对所述电子式电流互感器输出的采样数字量进行转发。

优选的，所述串补保护装置包括：解码模块、数字处理芯片及第二FPGA；所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令的步骤包括：

所述解码模块采用高速解码技术对所述采样数字量进行解码；

所述数字处理芯片对解码后的采样数字量进行判断，并得到判断结果；

当所述判断结果为需要发出间隙触发命令时，所述第二FPGA生成所述间隙触发命令。

优选的，所述缩短串联补偿间隙触发整体延时的系统还包括输入端通过光纤与所述合并单元的输出端相连的故障录波装置；所述缩短串联补偿间隙触发整体延时的方法在所述合并单元对所述电子式电流互感器输出的采样数字量进行转发的步骤之后还包括：

所述故障录波装置对所述采样数字量进行波形记录。

一种缩短串联补偿间隙触发整体延时的系统，用于对串联补偿装置进行保护，所述缩短串联补偿间隙触发整体延时的系统包括：电子式电流互感器、合并单元、串补保护装置、间隙触发装置、脉冲变压器及密封间隙；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置通过光纤依次串联；

所述电子式电流互感器用于对所述串联补偿装置中的采样点电流进行采样；

所述合并单元用于对所述电子式电流互感器输出的采样数字量进行转发；

所述串补保护装置用于对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；

所述间隙触发装置用于对所述间隙触发命令进行解码，生成高压脉冲信号；

所述脉冲变压器用于根据所述高压脉冲信号控制所述密封间隙导通。

优选的，所述电子式电流互感器的采样频率为40kHz。

优选的，所述合并单元包括对所述电子式电流互感器输出的采样数字量进行转发的第一FPGA。

优选的，所述串补保护装置包括：

解码模块，用于采用高速解码技术对所述采样数字量进行解码；

数字处理芯片，用于对解码后的采样数字量进行判断，并得到判断结果；

第二FPGA，用于当所述判断结果为需要发出间隙触发命令时，生成所述间隙触发命令。

优选的，还包括故障录波装置；所述故障录波装置的输入端通过光纤与所述合并单元的输出端相连；所述故障录波装置用于对所述采样数字量进行波形记录。

本申请提供一种缩短串联补偿间隙触发整体延时的方法，通过电子式电流互感器对串联补偿装置中的采样点电流进行采样，输出采样数字量，然后通过合并单元转发至串补保护装置；由所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；间隙触发装置对所述间隙触发命令进行解码，生成高压脉冲信号并通过脉冲变压器控制密封间隙导通，实现对于串联补偿装置的保护；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置之间通过光纤依次串联，进行数字量的直接传递，无需现有技术中将数字量转换为模拟量再进行发送的延时，能够降低串联补偿保护动作的整体延时，保证所述串联补偿装置中的电容器组的安全。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种缩短串联补偿间隙触发整体延时的方法的流程图；

图2为本申请另一实施例提供的一种缩短串联补偿间隙触发整体延时的方法的流程图；

图3为本申请另一实施例提供的另外一种缩短串联补偿间隙触发整体延时的方法的流程图；

图4为本申请另一实施例提供的一种缩短串联补偿间隙触发整体延时的系统的结构示意图；

图5为本申请另一实施例提供的另外一种缩短串联补偿间隙触发整体延时的系统的结构示意图；

图6为本申请另一实施例提供的另外一种缩短串联补偿间隙触发整体延时的系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种缩短串联补偿间隙触发整体延时的方法，能够降低串联补偿保护动作的整体延时，保证电容器组的安全。

具体的，所述缩短串联补偿间隙触发整体延时的方法应用于缩短串联补偿间隙触发整体延时的系统对串联补偿装置的保护，所述缩短串联补偿间隙触发整体延时的系统包括：电子式电流互感器、合并单元、串补保护装置、间隙触发装置、脉冲变压器及密封间隙；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置通过光纤依次串联；所述缩短串联补偿间隙触发整体延时的方法如图1所示，包括：

S101、所述电子式电流互感器对所述串联补偿装置中的采样点电流进行采样；

具体的，所述串联补偿装置中的采样点可以为所述串联补偿装置中电容器组的电流采样点，可以根据其具体的应用环境而定。

S102、所述合并单元对所述电子式电流互感器输出的采样数字量进行转发；

较佳的，所述合并单元可以通过第一FPGA(Field-Programmable Gate Array，现场可编程门阵列)对所述电子式电流互感器输出的采样数字量进行透明转发；采用光纤直接将所述采样数字量发送给所述串补保护装置使用，避免现有技术中将数字量转换为模拟量再进行发送带来的额外延时。

S103、所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；

所述串补保护装置对所述采样数字量进行解码后，通过相应的逻辑判断，比如将所述采样数字量与预先设置的阈值进行比较，然后得出是否需要发出间隙触发命令的判断结果，并根据判断结果生成间隙触发命令供后续步骤使用。

S104、所述间隙触发装置对所述间隙触发命令进行解码，生成高压脉冲信号；

所述间隙触发装置在收到所述间隙触发命令后迅速进行解码(比如光电转换)，立即发出一系列高压脉冲，即所述高压脉冲信号，输出到所述脉冲变压器。

S105、所述脉冲变压器根据所述高压脉冲信号控制所述密封间隙导通。

所述脉冲变压器将所述高压脉冲信号进一步提高电压后，直接用于使所述密封间隙强制导通。

本实施例提供的所述缩短串联补偿间隙触发整体延时的方法，所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置之间通过光纤进行数字量的直接传递，无需现有技术中将数字量转换为模拟量再进行发送的延时，能够大幅度降低串联补偿保护动作的整体延时，保证所述串联补偿装置中的电容器组的安全。

优选的，所述电子式电流互感器的采样频率为40kHz。

所述电子式电流互感器的采样频率为40kHz，可以进一步减小测量回路的采样延时及编码延时，更利于降低串联补偿保护动作的整体延时，保证所述串联补偿装置中的电容器组的安全。

本发明另一具体的实施例中，在上述实施例的基础之上，优选的，所述串补保护装置包括：解码模块、数字处理芯片及第二FPGA；所述串补保护方法在图1的基础之上，如图2所示，其步骤S103包括：

S1031、所述解码模块采用高速解码技术对所述采样数字量进行解码；

S1032、所述数字处理芯片对解码后的采样数字量进行判断，并得到判断结果；

S1033、当所述判断结果为需要发出间隙触发命令时，所述第二FPGA生成所述间隙触发命令。

所述解码模块采用的高速解码技术，更加节约了串联补偿保护动作实现的总时长，有利于缩短所述串联补偿装置中的电容器组承受过载的时间。

本发明另一具体的实施例中，在上述实施例的基础之上，优选的，所述串补保护装置包括：输入端通过光纤与所述合并单元的输出端相连的故障录波装置；所述串补保护方法在图1的基础之上，如图3所示，在步骤S102之后还包括：

S106、所述故障录波装置对所述采样数字量进行波形记录。

采用所述故障录波装置对所述采样数字量进行波形记录，可以用于历史数据存档及故障分析，更利于对所述串联补偿装置的保护。

本发明另一实施例还提供了一种缩短串联补偿间隙触发整体延时的系统，用于对串联补偿装置进行保护，所述缩短串联补偿间隙触发整体延时的系统如图4所示，包括：电子式电流互感器101、合并单元102、串补保护装置103、间隙触发装置104、脉冲变压器105及密封间隙106；电子式电流互感器101、合并单元102、串补保护装置103及间隙触发装置104通过光纤依次串联；

具体的工作原理为：

电子式电流互感器101用于对所述串联补偿装置中的采样点电流进行采样；具体的，所述串联补偿装置中的采样点可以为所述串联补偿装置中电容器组的电流采样点，可以根据其具体的应用环境而定。

合并单元102用于对电子式电流互感器101输出的采样数字量进行转发；较佳的，所述合并单元可以通过第一FPGA对电子式电流互感器101输出的采样数字量进行透明转发；

串补保护装置103用于对所述采样数字量进行解码后，通过相应的逻辑判断，比如将所述采样数字量与预先设置的阈值进行比较，然后得出是否需要发出间隙触发命令的判断结果，并根据判断结果生成间隙触发命令。

间隙触发装置104用于对所述间隙触发命令进行解码，生成高压脉冲信号；

脉冲变压器105用于根据所述高压脉冲信号控制密封间隙106导通。

本实施例提供的所述缩短串联补偿间隙触发整体延时的系统，电子式电流互感器101、合并单元102、串补保护装置103及间隙触发装置104之间通过光纤依次串联，进而进行数字量的直接传递，无需现有技术中将数字量转换为模拟量再进行发送的延时，能够大幅度降低串联补偿保护动作的整体延时，保证所述串联补偿装置中的电容器组的安全。

优选的，电子式电流互感器101的采样频率为40kHz。

优选的，如图5所示，串补保护装置103包括：

解码模块1031，用于采用高速解码技术对所述采样数字量进行解码；

数字处理芯片1032，用于对解码后的采样数字量进行判断，并得到判断结果；

第二FPGA 1033，用于当所述判断结果为需要发出间隙触发命令时，生成所述间隙触发命令。

优选的，如图6所示，所述缩短串联补偿间隙触发整体延时的系统还包括故障录波装置106；故障录波装置107的输入端通过光纤与合并单元102的输出端相连；

故障录波装置107用于对所述采样数字量进行波形记录。

具体的工作原理与上述实施例相同，此处不再一一赘述。

本发明中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

以上仅是本发明的优选实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种缩短串联补偿间隙触发整体延时的方法，其特征在于，所述缩短串联补偿间隙触发整体延时的方法应用于缩短串联补偿间隙触发整体延时的系统，所述缩短串联补偿间隙触发整体延时的系统用于对串联补偿装置的保护，所述缩短串联补偿间隙触发整体延时的系统包括：电子式电流互感器、合并单元、串补保护装置、间隙触发装置、脉冲变压器及密封间隙；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置通过光纤依次串联；所述串补保护装置包括：解码模块、数字处理芯片及第二FPGA；所述缩短串联补偿间隙触发整体延时的方法包括：

所述电子式电流互感器对所述串联补偿装置中的采样点电流进行采样；

所述合并单元对所述电子式电流互感器输出的采样数字量进行转发；

所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；

所述间隙触发装置对所述间隙触发命令进行解码，生成高压脉冲信号；

所述脉冲变压器根据所述高压脉冲信号控制所述密封间隙导通；

其中，所述串补保护装置对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令的步骤包括：

所述解码模块采用高速解码技术对所述采样数字量进行解码；

所述数字处理芯片对解码后的采样数字量进行判断，并得到判断结果；

当所述判断结果为需要发出间隙触发命令时，所述第二FPGA生成所述间隙触发命令。

2.根据权利要求1所述的缩短串联补偿间隙触发整体延时的方法，其特征在于，所述电子式电流互感器的采样频率为40kHz。

3.根据权利要求1所述的缩短串联补偿间隙触发整体延时的方法，其特征在于，所述合并单元包括第一现场可编程门阵列FPGA；所述合并单元对所述电子式电流互感器输出的采样数字量进行转发的步骤包括：

所述第一现场可编程门阵列FPGA对所述电子式电流互感器输出的采样数字量进行转发。

4.根据权利要求1至3任一所述的缩短串联补偿间隙触发整体延时的方法，其特征在于，所述缩短串联补偿间隙触发整体延时的系统还包括输入端通过光纤与所述合并单元的输出端相连的故障录波装置；所述缩短串联补偿间隙触发整体延时的方法在所述合并单元对所述电子式电流互感器输出的采样数字量进行转发的步骤之后还包括：

所述故障录波装置对所述采样数字量进行波形记录。

5.一种缩短串联补偿间隙触发整体延时的系统，其特征在于，用于对串联补偿装置进行保护，所述缩短串联补偿间隙触发整体延时的系统包括：电子式电流互感器、合并单元、串补保护装置、间隙触发装置、脉冲变压器及密封间隙；所述电子式电流互感器、所述合并单元、所述串补保护装置及所述间隙触发装置通过光纤依次串联；

所述电子式电流互感器用于对所述串联补偿装置中的采样点电流进行采样；

所述合并单元用于对所述电子式电流互感器输出的采样数字量进行转发；

所述串补保护装置用于对所述采样数字量进行解码和判断，并根据判断结果生成间隙触发命令；

所述间隙触发装置用于对所述间隙触发命令进行解码，生成高压脉冲信号；

所述脉冲变压器用于根据所述高压脉冲信号控制所述密封间隙导通；

其中，所述串补保护装置包括：

解码模块，用于采用高速解码技术对所述采样数字量进行解码；

数字处理芯片，用于对解码后的采样数字量进行判断，并得到判断结果；

第二FPGA，用于当所述判断结果为需要发出间隙触发命令时，生成所述间隙触发命令。

6.根据权利要求5所述的缩短串联补偿间隙触发整体延时的系统，其特征在于，所述电子式电流互感器的采样频率为40kHz。

7.根据权利要求5所述的缩短串联补偿间隙触发整体延时的系统，其特征在于，所述合并单元包括对所述电子式电流互感器输出的采样数字量进行转发的第一FPGA。

8.根据权利要求5至7任一所述的缩短串联补偿间隙触发整体延时的系统，其特征在于，还包括故障录波装置；所述故障录波装置的输入端通过光纤与所述合并单元的输出端相连；所述故障录波装置用于对所述采样数字量进行波形记录。