CN105844656A - 一种图像二值化目标分割装置及方法 - Google Patents

Abstract

本发明涉及一种图像二值化目标分割装置及方法，包括可编程逻辑器件、信号处理器及直方图统计器，可编程逻辑器件用于生成控制数字信号处理器中断信号，根据数字信号处理器输入的行灰度平均值、黑白目标阈值，对实时视频数据逐行背景抑制、黑白目标分割后输出二值目标；数字信号处理器，根据中断信号在行扫描周期中读取视频灰度数据；计算行灰度平均值；从直方图统计器中读取直方图灰度分布数据、计算黑白目标的阈值；直方图统计器按照实时视频扫描格式以像素时钟速度对背景抑制后实时视频数据以帧为单位进行直方图统计。本发明可实现对目标动态变化的二值化自适应分割，使被分割出的目标形状特征完整性更好。

Description

一种图像二值化目标分割装置及方法

技术领域

本发明属于图像处理技术领域，具体涉及一种图像二值化目标分割装置及方法。

背景技术

在实际应用中，人们需要从特定的场景中获取感兴趣的目标图像，以便对感兴趣的目标进行监视、跟踪。一般情况下为了使观察的目标清晰，常采用多比特灰度的数字图像，以保证目标成像细节更清晰，便于识别目标。直接在多比特灰度级的数字图像中提取感兴趣的目标图像特征计算量很大，实时性差。为了减少提取目标图像特征的计算量，常常将数字图像先进行二值化处理，然后再在二值化后的图像中提取目标特征。因此，多比特灰度图像二值化是图像预处理的一项重要技术。

图像二值化就是将多比特灰度数字图像转化为1比特灰度的数字图像，即图像的灰度幅度只有“0”和“1”两个数字，其中感兴趣目标图像部分为“1”，不感兴趣的图像部分为“0”。

在实际使用中，目标分割实现的硬件平台主要有计算机平台和专用硬件平台，具体使用方案如下：

计算机平台方案

该方案为非实时或实时性不高的通用硬件平台方案，主要是在计算机上对各种分割算法进行仿真分析，对比各种分割算法对某一种特定数字图像的分割效果，以便对各类算法进行比对、评估。此方法常用于算法研究和数据分析。计算机处理方案的步骤为:

a.利用视频采集卡采集一幅或一个序列的视频图像，生成8-b it的数字视频图像，形成序列图片；

b.选用轮廓分割、阈值分割等算法对每一幅序列图片逐一进行分割处理；

c.输出二值化的序列图片用于后续图像运算。

该方法的特点是可以使用多种分割算法进行分割处理，算法灵活，但是，实时处理速度慢。如果是边采图像边处理，虽然是实时的，但处理时间一般在100ms以上。如果图像采集完成后再逐帧处理，则为后台处理，不具备实时性，即不受处理时间限制。

专用硬件平台方案

通过设计专用硬件平台，实现某一种固定目标分割算法。专用硬件平台方案主要应用于实时性要求高的系统。图像来源是多比特(一般为8-b it)的数字图像信号，实时存入一个存储器中(帧存)，存储的尺寸为整幅图或一个区域的图像。目标分割主要是通过DSP(Digital Signal Processor)芯片从帧存中将图像数据读入DSP芯片的内部RAM(Random Access Memory)中，DSP计算目标灰度分布直方图，并计算阈值；用阈值在帧存的图像中进行比较(分割)，像素灰度高于阈值的置“1”，低于阈值的置“0”，从而形成目标二值化图像，存于DSP片内RAM或外部RAM中。这就是说直方图统计、阈值计算和目标分割都是在DSP中完成，如图1所示。由于目标灰度直方图统计、阈值计算和目标分割都是由DSP专用芯片完成，因此，DSP专用芯片需要对帧存的数字图像进行两次帧处理，一次是进行直方图统计，另一次是目标分割。一帧图像分割所需要的时间为帧存时间+两次帧处理时间+阈值计算时间，共计需要一帧半到两帧的时间。例如帧周期为20ms，则需要30ms～40ms的时间，如果帧周期为40ms，则需要约60ms～80ms时间。此外，当图像分辨率提高(像素数增加)会导致帧处理时间增加，从而使二值化分割处理时间增加。为了满足实时性要求，在一个帧周期内完成，必须减小图像处理区域，直至满足实时性要求为止。

发明内容

本发明的目的在于解决上述的技术问题而提供一种图像二值化目标分割装置及方法。

为实现上述目的，本发明采用如下技术方案：

一种图像二值化目标分割装置，包括：

可编程逻辑器件，用于对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号以及根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像；

数字信号处理器，与可编程逻辑器件相连接，用于完成可编程逻辑器件及直方图统计器的初始化设置，根据可编程逻辑器件提供的中断信号，执行：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标阈值，将计算出的黑白目标阈值输入到可编程器件用于对逐行背景抑制后视频数据进行黑白目标分割；

直方图统计器，与可编程逻辑器件及数字信号处理器器相连接，用于在可编程逻辑器件控制下，按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后实时数字视频数据以帧为单位进行直方图统计。

所述可编程逻辑器件包括:

背景抑制模块，包括第一8位锁存器、第二8位锁存器以及减法器，所述第一8位锁存器用于锁存输入的数字图像数据，第二8位锁存器用于锁存由数字信号处理器通过数据总线输入的行灰度平均值数据，减法器用于将第一8位锁存器中的图像数据与第二8位锁存器中的行灰度平均值数据相减，形成背景抑制后的数据输出。

所述可编程逻辑器件包括：

目标分割模块，包括第一9位锁存器、第二9位锁存器、第三9位锁存器以及第一比较器、第二比较器；其中，第一9位锁存器用于将背景抑制后的图像数据进行锁存，第二9位锁存器与第三9位锁存器3分别用于锁存数字信号处理器输出的黑目标阈值和白目标阈值，第一比较器用于将小于黑目标阈值的灰度数据输出形成分割出的黑目标，第二比较器用于将大于白目标阈值的灰度数据输出形成分割出的白目标。

所述可编程逻辑器件包括：

目标选择输出模块，用于将分割出的黑白目标通过目标极性选择控制，将黑目标与白目标选择输出，并最终形成二值化目标输出。

所述目标选择输出模块包括：

双D触发器以及与双D触发器连接的或门，双D触发器用于将黑目标或白目标进行选择输出，通过或门形成二值化目标。

所述目标选择输出模块包括：

目标极性选择控制器，包括一个D触发器及两个与门，用于根据通过非门从外部输入的区域选通信号，通过两个与门锁存输出极性互反的黑目标信号和白目标信号至所述双D触发器。

所述可编程逻辑器件包括：

中断信号生成模块，包括4位的二进制计数器以及连接所述4位的二进制计数器的逻辑组合电路，用于完成16分频计数，与行消隐HB信号通过逻辑组合电路进行逻辑组合形成第一中断信号输出；将行消隐HB与场消隐VB信号逻辑组合电路进行逻辑组合后形成第二中断信号输出；场同步信号VS直接用于第三中断信号输出。

所述黑白目标的阈值的计算采用如下公式：

T_黑＝P_黑+α·P_黑

T_白＝P_白-α·P_白

式中，P_黑为黑目标灰度峰值，为最小非零的灰度值；P_白为白目标灰度峰值，为最大灰度值；T_黑为黑目标阈值，T_白为白目标阈值，α为比例系数。

所述可编程逻辑器件采用CPLD或FPGA芯片，所述数字信号处理器采用DSP处理器，所述直方图统计器采用直方图统计专用芯片。

本发明的目的还在于提供一种图像二值化目标分割方法，包括以下步骤：

在通过数字信号处理器完成可编程逻辑器件及直方图统计器的初始化设置后，通过可编程逻辑器件对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号给数字信号处理器；

数字信号处理器根据可编程逻辑器件提供的三路中断信号，分别执行：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标阈值，将计算出的黑白目标阈值输入到可编程器件用于对逐行背景抑制后视频数据进行黑白目标分割；

其中，直方图统计器按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后的实时数字视频数据以帧为单位进行直方图统计，供数字信号处理器读取直方图灰度分布数据；

可编程逻辑器件根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像。

本发明图像二值化目标分割装置及方法，可以实现对目标动态变化的二值化自适应分割，使被分割出的目标形状特征完整性更好，是一种实时动态二值化分割装置，为成像跟踪领域的目标识别提供了一种自适应能力强、实时性好的图像预处理装置及方法。

附图说明

图1为现有技术中专用硬件平台的二值化目标分割原理示意图；

图2为本发明实施例提供的一种图像二值化目标分割装置的原理图；

图3为本发明实施例提供的直方图统计芯片的电路图；

图4为本发明的数字信号处理器的工作流程图；

图5所示本发明的译码模块的示意图；

图6为本发明的图像数据采样的逻辑图；

图7为本发明的背景抑制的逻辑图；

图8为本发明的黑白目标分割的逻辑图；

图9为本发明的二值化目标输出的逻辑图；

图10为本发明中数字信号处理器DSP中断信号生成逻辑图；

图11为本发明中不同时基信号时序示意图；

图12为本发明二值化分割后的图像信号示意图。

具体实施方式

下面，结合实例对本发明的实质性特点和优势作进一步的说明，但本发明并不局限于所列的实施例。

本发明图像二值化目标分割装置在实时处理数字图像数据时不采用帧存，而是采用直接对实时的视频图像数据流进行逐行背景抑制、直方图统计、黑白目标阈值计算、黑白目标目标分割，并形成实时二值化目标输出。

参见图3所示，一种图像二值化目标分割装置，包括：

可编程逻辑器件，用于对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号以及根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像；

数字信号处理器，与可编程逻辑器件相连接，用于完成可编程逻辑器件及直方图统计器的初始化设置，根据可编程逻辑器件提供的三路中断信号，执行以下：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标的阈值，将计算出的黑白目标的阈值输入到可编程器件用于对背景抑制后的数据进行黑白目标分割；

直方图统计器，与可编程逻辑器件及数字信号处理器器相连接，用于在可编程逻辑器件控制下，按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后实时数字视频数据以帧为单位进行直方图统计,直至一帧视频数据扫描结束。

本发明中，所述实时数字图像数据为8位数字图像信号数据，所述可编程逻辑器件采用CPLD或FPGA芯片，所述数字信号处理器采用DSP处理器，所述直方图统计器采用直方图统计专用芯片，具体实现上，所述直方图统计专用芯片可以采用Intersil公司的HSP48410直方图统计芯片，所述可编程逻辑器件CPLD可采用Altera公司EPM7512 CPLD可编程逻辑器件，DSP处理器可以采用Texas仪器公司的TMS320F206数字信号处理器。

本发明中，以HSP48410直方图统计专用芯片为例说明直方图统计器与可编程逻辑器件及数字信号处理器的线路连接，参见图3所示，SUB0～SUB8为背景抑制后的图像数据线信号，由可编程逻辑器件提供。YD0～YD15为数字信号处理器DSP数据线，YA0～YA15为数字信号处理器的地址线，RD48410和WR48410分别为读/写信号，MGATEN是选通信号，LD48410是数据加载(输入控制)信号，FC48410为帧控制信号。其中，RD48410、WR48410、MGATEN、LD48410、FC48410信号都是由可编程逻辑器件提供。

本发明中，数字信号处理器DSP，片内有4k的程序RAM，编好的程序通过JTAG接口下载到片内程序RAM中。数字信号处理器DSP在上电初始化时，将直方图统计器初始化为直方图统计模式后，开始等待中断，其处理流程见图5所示。

数字信号处理器DSP有三个中断信号Y/INT1～Y/INT3，由可编程逻辑器件提供。

第一中断信号Y/INT1有效时，DSP通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

第二中断信号Y/INT2有效时，DSP计算读取行灰度平均值，输入到可编程器件用于背景抑制；

第三中断信号Y/INT3有效时，从直方图统计器中读取灰度分布数据，并计算黑目标、白目标阈值，计算出的黑目标、白目标阈值输入到可编程器件用于黑目标、白目标分割。

具体的阈值计算方法为，假设黑目标灰度峰值(最小非零的灰度值)P_黑，白目标灰度峰值(最大灰度值)P_白，黑目标阈值为T_黑，白目标阈值为T_白，则计算过程如下：

T_黑＝P_黑+α·P_黑 (1)

T_白＝P_白-α·P_白 (2)

式中，α为比例系数，一般为经验值。数字信号处理器DSP从直方图统计器中读取直方图灰度数据，计算出P_黑和P_白，分别代入公式(1)和公式(2)，便可以计算出黑目标、白目标的阈值。

本发明中，可编程逻辑器件用于完成图像数据采样、背景抑制、目标分割、地址译码和DSP中断信号生成的功能。

可编程逻辑器件的译码模块的逻辑如图5所示，译码都是简单逻辑，主要根据具体应用时地址分配情况确定，用于将使用的存储器、锁存器的地址空间分配一一对应，没有重叠即可。

从图5中可以看到，左端为输入信号,右端为输出信号。[YA15...YA12]为数字信号处理器DSP的地址线信号，Y/DS、Y/IS、Y/RW、Y/WR、Y/STRB为数字信号处理器DSP的控制线信号，ADCLK为像素时钟信号，HD为行驱动信号，也是行时基进信号。译码模块输出的控制信号分别用于直方图统计器和目标分割图过程中如图7～10中的各类控制信号，即背景抑制、目标分割、目标输出及数字信号处理器DSP中断信号生成的控制信号。

可编程逻辑器件中的图像数据采样由8位锁存器实现，如图6所示。图6中，AD[7...0]为外部图像数据输入，Y/D[7...0]为数字信号处理器DSP数据总线的低8位，ADCLK为像素时钟信号，SAMPLE为选通输出控制信号，由图5中的译码逻辑模块生成。

本发明中，所述可编程逻辑器件包括:

背景抑制模块，包括第一8位锁存器、第二8位锁存器以及减法器，所述第一8位锁存器用于锁存输入的数字图像数据，第二8位锁存器用于锁存由数字信号处理器通过数据总线输入的行灰度平均值数据，减法器用于将第一8位锁存器中的图像数据与第二8位锁存器中的行灰度平均值数据相减，形成背景抑制后的数据输出。

可编程逻辑器件中的背景抑制模块，具体如图7所示，输入的数字图像数据AD[7...0]锁存在8位锁存器2中；行灰度平均值数据由DSP通过其数据总线Y/D[7...0]写入8位锁存器3中；8位减法器将数字图像数据与行灰度平均值数据相减，形成背景抑制后的数据输出SUB[8...0]，其中SUB[8]是符号位。SUB[8...0]对应直方图输入SUB8...SUB0。

本发明中，所述可编程逻辑器件包括：

目标分割模块，包括第一9位锁存器、第二9位锁存器、第三9位锁存器以及第一比较器、第二比较器；其中，第一9位锁存器用于将背景抑制后的图像数据进行锁存，第二9位锁存器与第三9位锁存器3分别用于锁存数字信号处理器DSP输出的黑目标阈值和白目标阈值，第一比较器用于将小于黑目标阈值的灰度数据输出形成分割出的黑目标，第二比较器用于将大于白目标阈值的灰度数据输出形成分割出的白目标。

可编程逻辑器件中的目标分割模块逻辑具体参见图8所示。图8中，9位锁存器1将背景抑制后的图像数据进行锁存，9位锁存器2和9位锁存器3分别锁存DSP输出的黑目标阈值和白目标阈值，通过比较器1将小于黑目标阈值的灰度数据输出，记为SLD，即为分割出的黑目标；通过比较器2将大于白目标阈值的灰度数据输出，记为SGD，即为分割出的白目标。

本发明中，所述可编程逻辑器件还包括：

目标选择输出模块，用于将目标分割模块分割出的黑白目标通过目标极性选择控制，将黑目标与白目标选择输出，并最终形成二值化目标输出。

其中，本发明中，所述目标选择输出模块包括：

双D触发器以及与双D触发器连接的或门，双D触发器用于将黑目标或白目标进行选择输出，通过或门形成二值化目标。

且所述目标选择输出模块又包括有目标极性选择控制器，包括一个D触发器及两个与门，用于根据通过非门从外部输入的区域选通信号，通过两个与门锁存输出极性互反的黑目标信号和白目标信号至所述双D触发器。

分割出的黑白目标通过目标极性选择控制，输出最终所需要极性的目标，如图9所示。在图9中，通过双D触发器将黑目标或白目标进行选择输出，通过或门形成二值化目标TARGET输出。BLACK信号和WHITE信号由DSP通过D触发器锁存输出形成，它们的极性互反，即BLACK＝1时，WHITE＝0，BLACK＝0时，WHITE＝1。图9中的MGATE信号为外部输入的区域选通信号，用于选通需要处理的图像区域。

具体的，本发明中，所述可编程逻辑器件包括：

中断信号生成模块，用于生成DSP的中断信号，包括4位的二进制计数器以及连接所述4位的二进制计数器的逻辑组合电路，用于完成16分频计数，与行消隐HB信号通过逻辑组合电路进行逻辑组合形成第一中断信号输出；将行消隐HB与场消隐VB信号逻辑组合电路进行逻辑组合后形成第二中断信号输出；场同步信号VS直接用于第三中断信号输出。

DSP中断信号生成如图10所示，在图10中，4位的二进制计数器完成16分频计数，与行消隐HB信号逻辑组合形成Y/INT1中断信号输出；行消隐HB与场消隐VB信号逻辑组合后，形成Y/INT2中断信号输出；场同步信号VS直接用于Y/INT3中断信号输出。

图3～10中出现的行驱动HD、行消隐HB、场消隐VB、场同步VS为时基信号，其信号特征符合PAL制视频定义，其时序关系如图11所示。

对于PAL制视频，采用本发明对目标进行分割后的二值化图像信号如图12所示。

采用用本发明的图像二值化目标分割装置进行的图像二值化目标分割方法，具体包括以下步骤：

在通过数字信号处理器完成可编程逻辑器件及直方图统计器的初始化设置后，通过可编程逻辑器件对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号给数字信号处理器；

数字信号处理器根据可编程逻辑器件提供的三路中断信号，分别执行：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标阈值，将计算出的黑白目标阈值输入到可编程器件用于对逐行背景抑制后视频数据进行黑白目标分割；

其中，直方图统计器按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后的实时数字视频数据以帧为单位进行直方图统计，供数字信号处理器读取直方图灰度分布数据；

可编程逻辑器件根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像。

从图2中可以看到，本发明分割装置及方法整个视频数据处理没有帧存，是以像素时钟(一般不低于5MHz)进行的；行灰度平均值的计算在行逆程中计算完成，用时不到10μs；减法器以像素时钟的速度进行运算；直方图统计以像素时钟速度进行，一帧数据结束后，灰度直方图统计完成。黑白目标的阈值计算在帧逆程或场逆程完成阈值计算，阈值计算时间不超过1.6ms；目标分割用比较器实现，以像素时钟速度运行，用上一帧/场的阈值作为当前帧/场的分割门限；选择器用逻辑器件实现，延时不超过15ns，可忽略不计。通过上述分析，在序列视频中，二值化分割以像素时钟进行，为实时分割，当帧完成。此外，由于以像素时钟运行，因此处理时间不随像素数增加而增加，可以保证对整帧图像的二值分割在当帧完成，实时性较其它方法更好。

且在以像素时钟实时数据流运行条件下,不论背景和目标灰度如何变化，采用行灰度平均值逐行进行背景抑制，背景灰度都在0灰度附近，直方图变为双峰值灰度分布，两端为目标灰度分布区，目标对比度相对增强，减小或消除了背景对阈值提取的影响，阈值提取更稳定可靠。

在行背景抑制后，背景的波动幅度减小，即变得平坦，目标对比度相对增强。分割目标受背景变化的影响也变小，自适应能力更强。

本发明图像二值化目标分割装置及方法，具有以下特点：

a.数据延迟小，实时性好；b.采用行灰度平均值进行逐行背景抑制,抑制背景干扰好,对背景的抑制能力更强；c.对目标动态变化自适应能力强；d.采用像素时钟速度处理分割图像，实时性不受图像区域大小的限制，只要选择的器件速度满足像素时钟运行要求即可。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种图像二值化目标分割装置，其特征在于，包括：

可编程逻辑器件，用于对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号以及根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像；

数字信号处理器，与可编程逻辑器件相连接，用于完成可编程逻辑器件及直方图统计器的初始化设置，根据可编程逻辑器件提供的中断信号，执行：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标阈值，将计算出的黑白目标阈值输入到可编程器件用于对逐行背景抑制后视频数据进行黑白目标分割；

直方图统计器，与可编程逻辑器件及数字信号处理器相连接，用于在可编程逻辑器件控制下，按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后实时数字视频数据以帧为单位进行直方图统计。

2.根据权利要求1所述图像二值化目标分割装置，其特征在于，所述可编程逻辑器件包括:

背景抑制模块，包括第一8位锁存器、第二8位锁存器以及减法器，所述第一8位锁存器用于锁存输入的数字图像数据，第二8位锁存器用于锁存由数字信号处理器通过数据总线输入的行灰度平均值数据，减法器用于将第一8位锁存器中的图像数据与第二8位锁存器中的行灰度平均值数据相减，形成背景抑制后的数据输出。

3.根据权利要求2所述图像二值化目标分割装置，其特征在于，所述可编程逻辑器件包括：

目标分割模块，包括第一9位锁存器、第二9位锁存器、第三9位锁存器以及第一比较器、第二比较器；其中，第一9位锁存器用于将背景抑制后的图像数据进行锁存，第二9位锁存器与第三9位锁存器3分别用于锁存数字信号处理器输出的黑目标阈值和白目标阈值，第一比较器用于将小于黑目标阈值的灰度数据输出形成分割出的黑目标，第二比较器用于将大于白目标阈值的灰度数据输出形成分割出的白目标。

4.根据权利要求3所述图像二值化目标分割装置，其特征在于，所述可编程逻辑器件包括：

目标选择输出模块，用于将分割出的黑白目标通过目标极性选择控制，将黑目标与白目标选择输出，并最终形成二值化目标输出。

5.根据权利要求4所述图像二值化目标分割装置，其特征在于，所述目标选择输出模块包括：

双D触发器以及与双D触发器连接的或门，双D触发器用于将黑目标或白目标进行选择输出，通过或门形成二值化目标。

6.根据权利要求5所述图像二值化目标分割装置，其特征在于，所述目标选择输出模块包括：

目标极性选择控制器，包括一个D触发器及两个与门，用于根据通过非门从外部输入的区域选通信号，通过两个与门锁存输出极性互反的黑目标信号和白目标信号至所述双D触发器。

7.根据权利要求1-6任一项所述图像二值化目标分割装置，其特征在于，所述可编程逻辑器件包括：

中断信号生成模块，包括4位的二进制计数器以及连接所述4位的二进制计数器的逻辑组合电路，用于完成16分频计数，与行消隐HB信号通过逻辑组合电路进行逻辑组合形成第一中断信号输出；将行消隐HB与场消隐VB信号逻辑组合电路进行逻辑组合后形成第二中断信号输出；场同步信号VS直接用于第三中断信号输出。

8.根据权利要求1所述图像二值化目标分割装置，其特征在于，所述黑白目标的阈值的计算采用如下公式：

T_黑＝P_黑+α·P_黑

T_白＝P_白-α·P_白

式中，P_黑为黑目标灰度峰值，为最小非零的灰度值；P_白为白目标灰度峰值，为最大灰度值；T_黑为黑目标阈值，T_白为白目标阈值，α为比例系数。

9.根据权利要求1所述图像二值化目标分割装置，其特征在于，所述可编程逻辑器件采用CPLD或FPGA芯片，所述数字信号处理器采用DSP处理器，所述直方图统计器采用直方图统计专用芯片。

10.一种采用权利要求1-9任一项所述分割装置进行的图像二值化目标分割方法，其特征在于，包括以下步骤：

在通过数字信号处理器完成可编程逻辑器件及直方图统计器的初始化设置后，通过可编程逻辑器件对输入的实时数字图像数据采样、生成控制数字信号处理器的三路中断信号给数字信号处理器；

数字信号处理器根据可编程逻辑器件提供的三路中断信号，分别执行：

当第一中断信号有效时，通过可编程逻辑器件在行扫描周期中读取数字视频灰度数据；

当第二中断信号有效时，计算视频灰度数据的行灰度平均值输入到可编程器件用于逐行背景抑制；

当第三中断信号有效时，从直方图统计器中读取直方图灰度分布数据并计算黑白目标阈值，将计算出的黑白目标阈值输入到可编程器件用于对逐行背景抑制后视频数据进行黑白目标分割；

其中，直方图统计器按照实时视频扫描格式,以像素时钟速度对由可编程逻辑器件输入的背景抑制后的实时数字视频数据以帧为单位进行直方图统计，供数字信号处理器读取直方图灰度分布数据；

可编程逻辑器件根据数字信号处理器输入的视频灰度数据的行灰度平均值对输入的实时数字视频数据进行逐行背景抑制、再根据数字信号处理器输入的黑白目标的阈值，对逐行背景抑制的数据进行黑白目标分割，然后输出二值目标图像。