CN105807293A - 基于soc的单板多天线定姿接收机 - Google Patents

Abstract

一种基于SOC的单板多天线定姿接收机，包括：定姿天线阵列，用来得到实时航向角、俯仰角和横滚角三轴姿态；射频模块，包括与定姿天线阵列中天线数量一致的射频芯片，通过射频同轴电缆分别接收天线所接收的卫星射频信号，输出为均为独立信道，接入处理模块；处理模块，包括FPGA单元和双核ARM单元，其中FPGA单元用来完成基带捕获、相关和采样间隔计数，双核ARM单元中cpu0用来完成基带信号跟踪、位同步与帧同步以及导航电文提取，双核ARM单元中cpu1用来完成定位定姿计算；射频模块和处理模块位于单块PCB板上，定姿天线阵列通过射频线缆与接收机主机相连。本发明具有结构简单紧凑、成本低、集成度高、体积小、功耗小等优点。

Description

基于SOC的单板多天线定姿接收机

技术领域

本发明主要涉及到卫星载波相位多天线定姿接收机领域，特指一种基于SOC的单板多天线定姿接收机。

背景技术

在飞控平台中对姿态测量精度的需求主要根据用途决定，如果姿态数据用于飞行控制，则精度需要大致在2~3度水平，因为当前普遍采用磁罗盘确定航向的工作模式，而磁罗盘的动态精度也就是在2~3度量级。目前几乎所有飞控平台内部的方向计算均依据磁罗盘测量信息，例如多旋翼无人机。然而在复杂的外部磁干扰（比如建筑物附近、电线杆附近以及大的铁磁材料附近等）情况下，磁罗盘将测量并输出错误的地磁信息，从而引起航向信息显著的解算误差，严重者会导致飞机失控。精准农业应用、航拍应用等都可能会遇到上述磁干扰问题。

卫星接收机多天线定姿可以很好地弥补磁航向测量易受干扰的问题。现有多天线定姿技术一般采用多个独立的商用卫星接收板卡（OEM板卡），以及分离的计算平台（如PC工控机、单板机或者单片机）搭建而成。每个OEM板卡通过射频线缆连接天线，OEM板卡通过串行接口与计算平台进行通讯。此种方式不可避免地带来射频模块间的时钟同步误差，理论上虽然通过星间-站间双差以及软件补偿可消除此误差对载波相位测量的影响，但由于不同品牌接收机模块对本地时钟调整策略的不同，对于低成本接收机，其本地时钟往往累计到较大误差（毫秒级）才进行调整，这样就导致了独立的多个接收模块之间较为显著的同步误差，从而直接影响了载波相位双差观测量的质量，以及双差模糊度解算的成功率与可靠性。虽然通过PVT解算的时钟误差可以进行部分校正，但工程应用的实际效果并不理想。而且多板卡搭建方式分离元件多，体积功耗相对较大，接口资源调度繁琐，对于产品开发和工程应用带来诸多不便。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、成本低、集成度高、体积小、功耗小的基于SOC的单板多天线定姿接收机。

为解决上述技术问题，本发明采用以下技术方案：

一种基于SOC的单板多天线定姿接收机，其包括：

定姿天线阵列，用来根据天线间基线矢量相对于本地水平参考坐标系的空间指向，得到无人机的实时航向角、俯仰角和横滚角三轴姿态；

射频模块，包括与定姿天线阵列中天线数量一致的射频芯片，所述射频芯片通过射频同轴电缆分别接收天线所接收的卫星射频信号，输出均为独立信道，接入处理模块；

处理模块，包括FPGA单元和双核ARM单元，其中FPGA单元用来完成基带捕获、相关和采样间隔计数，双核ARM单元中cpu0用来完成基带信号跟踪、位同步与帧同步以及导航电文提取，双核ARM单元中cpu1用来完成定位定姿计算，及PVT定位计算和定姿验证；

所述射频模块和处理模块位于单块PCB板上，所述定姿天线阵列通过射频线缆与接收机主机相连。

作为本发明的进一步改进：所述双核ARM单元的cpu0与cpu1之间设置有共享RAM，二者通过共享RAM110进行数据交换。

作为本发明的进一步改进：所述FPGA单元和双核ARM中的cpu0组成了基带处理模块，所述基带处理模块为每个射频通道提供12个并行跟踪通道，每个跟踪通道结构完全相同。

作为本发明的进一步改进：所有所述射频芯片共用同一参考振荡器。

作为本发明的进一步改进：整个射频模块采用3.3V供电。

作为本发明的进一步改进：还包括接收机与上位机接口，所述接收机与上位机接口采用串行通信、I2C以及SPI中一种或多种方式。

作为本发明的进一步改进：还包括二次电源，用来负责为接收机及定姿天线阵列供电。

与现有技术相比，本发明的优点在于：本发明的基于SOC的单板多天线定姿接收机，系统架构优化，分离元件少，体积功耗小，成本低，采用单一时钟源消除多射频模块间同步测量误差，单差单频模糊度解算方案优化，多天线定姿结果稳定可靠。

附图说明

图1是本发明的拓扑结构示意图。

图2是在具体应用实例中的结构原理示意图。

图3是本发明在具体应用实例中进行三天线定姿模糊度解算的流程示意图。

图例说明：

101、第一天线；102、第二天线；103、第三天线；104、第一射频芯片；105、第二射频芯片；106、第三射频芯片；107、参考振荡器；108、FPGA单元；109、cpu0；110、共享RAM；111、cpu1；112、接收机与上位机接口；113、二次电源。

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1和图2所示，本发明的基于SOC的单板多天线定姿接收机，包括：

定姿天线阵列，包括第一天线101、第二天线102和第三天线103，其中第一天线101为主天线，第二天线102和第三天线103为副天线；第一天线101既为定位天线，同时又是定姿天线，PVT计算的位置和速度即以第一天线101相位中心为基准。第二天线102和第三天线103用来负责定姿。上述三天线皆自带低噪放LNA。定姿天线阵列定义了飞控平台（如旋翼无人机）载体坐标系，根据天线间基线矢量相对于本地水平参考坐标系的空间指向，即可计算得到无人机的实时航向角、俯仰角和横滚角三轴姿态。

射频模块，包括第一射频芯片104、第二射频芯片105和第三射频芯片106，第一射频芯片104、第二射频芯片105和第三射频芯片106通过射频同轴电缆分别接收第一天线101、第二天线102和第三天线103所接收的卫星射频信号，其输出为三个独立信道，接入处理模块。

处理模块，包括FPGA单元108和双核ARM单元，其中FPGA单元108主要负责基带捕获、相关和采样间隔计数器TIC（TimeIntervalCounter），ARM处理器中cpu0109负责基带信号跟踪、位同步与帧同步以及导航电文提取，cpu1111负责定位定姿计算，及PVT定位计算和定姿验证。

也就是说，FPGA单元108和双核ARM中的cpu0109组成了基带处理模块，FPGA单元108包含捕获模块、跟踪通道组和采样间隔计数器，cpu0109包含卫星信号跟踪的控制软件。基带为每个射频通道提供12个并行跟踪通道，每个跟踪通道结构完全相同，可以支持GPSL1、BDSB1或BDSB2频点信号的接收，由cpu0109根据工作模式进行配置。

双核ARM单元的cpu0109与cpu1111之间设置有共享RAM110，二者通过共享RAM110进行数据交换。

除定姿天线阵列外，其余模块皆位于单块PCB板之上，定姿天线阵列通过射频线缆与接收机主机相连。

在具体应用实例中，所有射频芯片共用同一参考振荡器107，这样可消除多OEM接收板卡定姿方式的测量同步误差，而且采用单差测量即可进行定姿解算，优化了算法。即，多射频芯片构成射频模块且共用同一本地时钟，以消除载波相位测量同步误差。参见图2，射频模块内置高精度10M的TCXO参考时钟，参考时钟经过整形分路电路之后送各路射频通道,每个射频通道对输入的天线信号进行放大、二次混频、滤波处理。射频通道对单个频点（BDSB1、BDSB2或者GPSL1）的射频信号做处理，频点的中心频率和带宽可以配置。作为优化实例，整个射频模块采用3.3V供电，3.3V供电电压前端有LDO，以保证纹波性能。

射频模块选择第一射频芯片104的采样时钟输出做为公共采样时钟，公共采样时钟由10M参考时钟在第一射频芯片104中经过频率综合器生成，优选频率为62M，采样时钟送模数转换电路用作参考时钟，同时采样时钟送处理模块做信号处理的参考时钟，确保整个系统的时钟有相干的相位关系。作为优选实例，每个射频通道的射频芯片都内置一个模数转换电路AD，其参考时钟由采样时钟生成电路提供，综合成本、功耗和目前商用射频芯片的实际情况，数字中频位宽优选3bit到4bit。

在具体应用实例中，FPGA单元108中包含了高灵敏度捕获引擎，该引擎采用码相位和载波多普勒的二维搜索结构，由匹配滤波器结合快速傅里叶变换方式实现，等效相关器不少于50万个，可以实现短码的快速捕获和失锁重捕获。基带处理逻辑电路包含跟踪通道组，每个跟踪通道接收对应的射频芯片输出的数字中频信号，对卫星信号进行正交数字下变频、伪随机码剥离和积分累积处理，累积量上报cpu0109进行信息处理。每个跟踪通道都包含载波数控振荡器和伪随机码数控振荡器，这两个数控振荡器的步进量由cpu0109配置。每个跟踪通道都包含观测量生成电路，对载波和伪码发生器进行计数，在采样脉冲边沿对相关观测量进行锁存，报送cpu1111进行定位定姿处理。

双核ARM中的cpu0109为基带处理的软件固件，该固件完成卫星信号的捕获控制、跟踪控制、信号同步和电文处理工作。其中，捕获控制包括捕获调度、FPGA捕获模块的控制以及捕获信号的精细牵引。捕获控制算法根据当前卫星的分布情况和基带已经搜索到的信号决定是否需要启动基带捕获模块，当需要启动捕获模块的时候，决定捕获卫星的SVID。ARM0中的捕获控制逻辑控制FPGA中捕获引擎的运行，在无需工作时，控制捕获引擎进入关闭模式，在需要搜索时，唤醒FPGA捕获模块，配置相关的控制参数，启动FGPA捕获模块，捕获完成后对捕获结果解析。ARM0捕获控制模块还控制信号的牵引工作，控制跟踪通道逐步缩小伪码相位偏差、载波多普勒偏差和载波相位偏差以至实现精确锁定。

cpu0109中的跟踪控制模块用来接收FPGA跟踪通道上报的累积值，经过运算得出伪码和载波的步进值，控制跟踪通道锁定信号。跟踪控制模块包含伪码控制环路和载波控制环路，伪码控制环路采用载波环辅助延迟锁定环方式进行，并且具有抗多径相关算法，载波控制环路采用高精度PLL结构，控制跟踪通道精确锁定卫星信号相位，确保载波观测量精度优于0.01周。

cpu0109中的信号同步模块用于接收FPGA跟踪通道上报的对齐支路累积值，完成调制数据边沿鉴别，完成信号位同步以及帧同步逻辑，同时对信号质量进行实时监测。

cpu0109中的电文处理模块用于完成卫星导航电文提取、译码和上报工作，其中导航电文提取根据cpu0109信号同步模块的工作状态从累积量中提取导航电文。导航电文译码由软件完成，软件采用高效译码算法，译码速度和硬件加速相当。经过译码后的导航电文，通过双口RAM报送cpu1111使用。

在具体应用实例中，本发明的基于SOC的单板多天线定姿接收机还包括接收机与上位机接口112，可采用串行通信、I2C以及SPI中一种或多种方式。

在具体应用实例中，本发明的基于SOC的单板多天线定姿接收机还包括二次电源113，用来负责为接收机及定姿天线阵列供电。

如图3所示，为本发明在具体应用时，进行三天线定姿模糊度解算的流程，其具体步骤为：

S1：系统上电启动后，首先进行卫星信号的捕获跟踪；

S2：主芯片进入导航定位状态，对观测数据进行预处理，确定三天线共视卫星并排序；

S3：选择当前仰角最高星为1号主星，并根据GDOP最小原则及仰角门限选择另外两颗主星；

S4：根据基线长度，确定两颗主星的单差模糊度搜索范围；

S5：利用空间几何约束关系，确定第三颗主星的单差模糊度搜索范围；

S6：对上述步骤S4、S5确定主星双差模糊度搜索范围，逐一对模糊度组合解算相应的基线矢量；

S7：对步骤S6计算的基线矢量，检验长度及仰角是否满足约束范围，如通过，转入S8，否则选取下一组合转入S6；

S8：通过长度及仰角检验的组合，根据其相应基线矢量，反算冗余星单差模糊度浮点解；

S9：判断S8得到的冗余星浮点解是否接近相邻整数，若是转入S10，否则选取下一组合转入S6；

S10：冗余星单差模糊度浮点解就近取整，利用所有修正了单差模糊度的卫星载波相位观测量，计算基线矢量；

S11：对另外两条基线矢量进行上述搜索，并对通过约束条件的所有基线矢量候选解实施基线矢量闭合约束检验，若通过的组合为多个，利用次小/最小残差平方和比率检验，通过检验的最小残差平方和对应组合确定为正确解。

S12：根据正确的基线矢量解，求解天线阵列姿态角。

S13：通过接口模块输出姿态角信息。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (7)

1.一种基于SOC的单板多天线定姿接收机，其特征在于，包括：

定姿天线阵列，用来根据天线间基线矢量相对于本地水平参考坐标系的空间指向，得到无人机的实时航向角、俯仰角和横滚角三轴姿态；

射频模块，包括与定姿天线阵列中天线数量一致的射频芯片，所述射频芯片通过射频同轴电缆分别接收天线所接收的卫星射频信号，输出均为独立信道，接入处理模块；

处理模块，包括FPGA单元和双核ARM单元，其中FPGA单元用来完成基带捕获、相关和采样间隔计数，所述双核ARM单元中cpu0用来完成基带信号跟踪、位同步与帧同步以及导航电文提取，所述双核ARM单元中cpu1用来完成定位定姿计算，及PVT定位计算和定姿验证；

所述射频模块和处理模块位于单块PCB板上，所述定姿天线阵列通过射频线缆与接收机主机相连。

2.根据权利要求1所述的基于SOC的单板多天线定姿接收机，其特征在于，所述双核ARM单元的cpu0与cpu1之间设置有共享RAM，二者通过共享RAM110进行数据交换。

3.根据权利要求1所述的基于SOC的单板多天线定姿接收机，其特征在于，所述FPGA单元和双核ARM中的cpu0组成了基带处理模块，所述基带处理模块为每个射频通道提供12个并行跟踪通道，每个跟踪通道结构完全相同。

4.根据权利要求1所述的基于SOC的单板多天线定姿接收机，其特征在于，所有所述射频芯片共用同一参考振荡器。

5.根据权利要求1所述的基于SOC的单板多天线定姿接收机，其特征在于，整个射频模块采用3.3V供电。

6.根据权利要求1～5中任意一项所述的基于SOC的单板多天线定姿接收机，其特征在于，还包括接收机与上位机接口，所述接收机与上位机接口采用串行通信、I2C以及SPI中一种或多种方式。

7.根据权利要求1～5中任意一项所述的基于SOC的单板多天线定姿接收机，其特征在于，还包括二次电源（113），用来负责为接收机及定姿天线阵列供电。