CN105760323A - 一种基于fpga的网络接口控制器 - Google Patents

一种基于fpga的网络接口控制器 Download PDF

Info

Publication number
CN105760323A
CN105760323A CN201610270871.4A CN201610270871A CN105760323A CN 105760323 A CN105760323 A CN 105760323A CN 201610270871 A CN201610270871 A CN 201610270871A CN 105760323 A CN105760323 A CN 105760323A
Authority
CN
China
Prior art keywords
data
network interface
transmission
interface controller
controller based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610270871.4A
Other languages
English (en)
Inventor
潘红兵
李宇
王禛
吕飞
李晨杰
徐天伟
李丽
何书专
陈金锐
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201610270871.4A priority Critical patent/CN105760323A/zh
Publication of CN105760323A publication Critical patent/CN105760323A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2801—Broadband local area networks

Abstract

本发明涉及一种基于FPGA的网络接口控制器，向接收卡发送流媒体数据，包括接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递；传输模块，接收所述流媒体数据的回传数据，该模块包括发送单元和接收单元，发送单元打包所述数据和发送FIFO队列的控制信号；接收单元接收FIFO队列的所述控制信号，并解析所述数据包。有益效果：大大简化代码量，节省逻辑资源，提高数据传输效率。

Description

一种基于FPGA的网络接口控制器
技术领域
本发明涉及控制器，该控制器可完成FPGA与FPGA之间的数据传输的网络接口控制器。
背景技术
以太网技术是当今应用广泛的网络技术，千兆以太网技术继承了以往以太网技术的许多优点，同时又具有许多新的特性，例如传输介质包括光纤和铜缆，使用8B/10B的编解码方案，采用载波扩展和分组突发技术等。正是因为具有良好的继承性和许多优秀的新特性，千兆以太网已经成为目前局域网的主流解决方案。
千兆以太网利用了原以太网标准所规定的全部技术规范，其中包括CSMA/CD协议、以太网帧、全双工、流量控制以及IEEE802.3标准中所定义的管理对象。千兆以太网的关键技术是千兆以太网二层（MAC层）的交换与以太网接口的实现。随着多媒体应用的普及，千兆以太网必将成为各类以太网技术的主力军。
Xilinx提供了可参数化的10/1Gbps以太网媒体访问控制器功能LogiCORE解决方案。该核设计用来同最新的Virtex-5、Virtex-4和Virtex-IIPro平台FPGA一起工作，并可以无缝集成到Xilinx设计流程中。GEMAC核的设计符合IEEE802.3-2002规范。GEMAC核支持两个PHY端接口选项：GMII或RGMII。而本发明所用Spartan6系统资源有限，通过例化IP核占用了大部分资源，并不能完成该系统所要求实现的功能，因此需要尽量简化网络接口控制模块，以节省更多的资源用于其他功能模块的设计实现。
发明内容
本发明目的在于克服以上问题，提供一种基于FPGA的网络接口控制器，具体有以下技术方案实现：
所述基于FPGA的网络接口控制器，其特征在于向接收卡发送流媒体数据，包括
接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递；
传输模块，接收所述流媒体数据的回传数据，该模块包括发送单元和接收单元，发送单元打包所述数据和发送FIFO队列的控制信号；接收单元接收FIFO队列的所述控制信号，并解析所述数据包。
所述基于FPGA的网络接口控制器的进一步设计在于，通过所述RGMII接口传递的数据的数据宽度为四位。
所述基于FPGA的网络接口控制器的进一步设计在于，所述发送单元首先将待发送的数据发送至FIFO存储器，按照自定义的传输协议将所述待发送的数据打包后形成传输数据，发送给接口模块，再由接口模块将所述传输数据的数据宽度转换为四位，由RGMII接口发送至物理层实现数据传输。
所述基于FPGA的网络接口控制器的进一步设计在于，所述接口模块还包括网络接口，所述网络接口采用自定义协议。
所述基于FPGA的网络接口控制器的进一步设计在于，通过所述RGMII接口传递的数据的数据帧格式采用自定义协议，数据帧格式包括帧头、帧尾、帧的类型及承载的数据。
本发明的优点如下：
本发明提供的基于FPGA的网络接口控制器，物理层芯片只需满足四位数据位宽即可以完成数据传输，因此采用自定义协议，将含有数据信息与配置信息的回传数据加上特定的帧头、帧尾打包成数据包，通过RGMII接口将数据传送至物理层。另外，由于本发明的技术方案仅考虑在FPGA与FPGA之间传递数据，不需要按照标准的以太帧协议打包数据，通过自定义协议大大简化代码量，节省逻辑资源，提高数据传输效率。
附图说明
图1是发送主卡总体结构示意图。
图2是网络接口控制器结构示意图。
图3是配置帧格式示意图。
图4是数据帧格式示意图。
具体实施方式
下面结合附图对本发明方案进行详细说明。
本实施例以一款全彩LED屏异步控制卡作为验证平台。LED屏异步控制卡的总体架构如图1所示，主要由LVDS控制器、网络接口控制器、LPDDR控制器、I2C接口、LED显示模块、SPIflash、JTAG调试、LED显示屏以及控制模块组成。其中网络接口控制器即为本发明技术方案方案所述的控制器。
本实施例提供的基于FPGA的网络接口控制器，包括接口模块与传输模块。接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递。
传输模块，接收所述流媒体数据的回传数据。其传输模块中，分为如下两个单元：
发送单元，首先将要发送的数据进发送FIFO队列缓存，然后按照自定义的传输协议将待发送的数据打包，发送给RGMII接口单元，再由RGMII接口单元处理数据，实现数据的八位（本实施例以8位数据为例，其他的数据类型以此类推不再赘述）转四位，再发送给物理层芯片，实现数据传输；
接收单元——按自定义传输协议实现数据接收。控制主卡传输模块可以接收从接收卡回传的数据包（含有配置信息与数据信息），传输模块接收部分可以对接收卡回传的数据包进行解包，提取有效数据，将有效数据送入接收FIFO中缓存，以便实现从PHY端到MAC端的数据传输。
通过RGMII接口传递的数据的数据帧格式采用自定义协议，如图4，数据帧格式包括帧头、帧尾、帧的类型及承载的数据，具体定义参见表1。配置帧格式参见图3。
表1
本实施例提供的基于FPGA的网络接口控制器，RGMII接口单元即ReducedGMII，是GMII的简化版本，RGMII均采用四位数据接口，工作时钟125MHz，并且在上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。本实施例提供的基于FPGA的网络接口控制器，物理层芯片只需满足四位数据位宽即可以完成数据传输，因此采用自定义协议，将含有数据信息与配置信息的回传数据加上特定的帧头、帧尾打包成数据包，通过RGMII接口将数据传送至物理层。
由于本发明的技术方案仅考虑在FPGA与FPGA之间传递数据，不需要按照标准的以太帧协议打包数据，通过自定义协议大大简化代码量，节省逻辑资源，提高数据传输效率。网络接口控制器与例化IP核所占资源的对比如表2所示。
表2

Claims (5)

1.一种基于FPGA的网络接口控制器，其特征在于向接收卡发送流媒体数据，包括
接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递；
传输模块，接收所述流媒体数据的回传数据，该模块包括发送单元和接收单元，发送单元打包所述数据和发送FIFO队列的控制信号；接收单元接收FIFO队列的所述控制信号，并解析所述数据包。
2.根据权利要求1所述的基于FPGA的网络接口控制器，其特征在于通过所述RGMII接口传递的数据的数据宽度为四位。
3.根据权利要求2所述的基于FPGA的网络接口控制器，其特征在于所述发送单元首先将待发送的数据发送至FIFO存储器，按照自定义的传输协议将所述待发送的数据打包后形成传输数据，发送给接口模块，再由接口模块将所述传输数据的数据宽度转换为四位，由RGMII接口发送至物理层实现数据传输。
4.根据权利要求1所述的基于FPGA的网络接口控制器，其特征在于所述接口模块还包括网络接口，所述网络接口采用自定义协议。
5.根据权利要求2所述的基于FPGA的网络接口控制器，其特征在于通过所述RGMII接口传递的数据的数据帧格式采用自定义协议，数据帧格式包括帧头、帧尾、帧的类型及承载的数据。
CN201610270871.4A 2016-04-27 2016-04-27 一种基于fpga的网络接口控制器 Pending CN105760323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610270871.4A CN105760323A (zh) 2016-04-27 2016-04-27 一种基于fpga的网络接口控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610270871.4A CN105760323A (zh) 2016-04-27 2016-04-27 一种基于fpga的网络接口控制器

Publications (1)

Publication Number Publication Date
CN105760323A true CN105760323A (zh) 2016-07-13

Family

ID=56326066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610270871.4A Pending CN105760323A (zh) 2016-04-27 2016-04-27 一种基于fpga的网络接口控制器

Country Status (1)

Country Link
CN (1) CN105760323A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343148A (zh) * 2020-02-05 2020-06-26 苏州浪潮智能科技有限公司 一种fgpa通信数据的处理方法、系统及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041685A1 (en) * 2002-10-29 2005-02-24 Oleg Logvinov Highly programmable MAC architecture for handling protocols that require precision timing and demand very short response times
CN202816325U (zh) * 2012-09-14 2013-03-20 福建星网视易信息系统有限公司 基于fpga的双千兆网口传输高清视频及多媒体信号的发送装置
CN105006217A (zh) * 2015-03-25 2015-10-28 潘红兵 一种高带载能力led显示屏异步控制系统
CN105118441A (zh) * 2015-10-14 2015-12-02 南京大学 用于异步控制系统的led显示屏控制卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041685A1 (en) * 2002-10-29 2005-02-24 Oleg Logvinov Highly programmable MAC architecture for handling protocols that require precision timing and demand very short response times
CN202816325U (zh) * 2012-09-14 2013-03-20 福建星网视易信息系统有限公司 基于fpga的双千兆网口传输高清视频及多媒体信号的发送装置
CN105006217A (zh) * 2015-03-25 2015-10-28 潘红兵 一种高带载能力led显示屏异步控制系统
CN105118441A (zh) * 2015-10-14 2015-12-02 南京大学 用于异步控制系统的led显示屏控制卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贾春波: "开放可重构网络实验平台的研究与实现", 《中国优秀硕士学位论文全文数据库·信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343148A (zh) * 2020-02-05 2020-06-26 苏州浪潮智能科技有限公司 一种fgpa通信数据的处理方法、系统及装置

Similar Documents

Publication Publication Date Title
US10929325B2 (en) PCIE lane aggregation over a high speed link
CN108011694B (zh) 一种基于fc的高效数据交换方法
CN109194679B (zh) 一种基于SpaceFibre接口的多协议接口数据采集装置和采集方法
WO2016119525A1 (zh) 数据弹性交互综合总线系统
US10841230B1 (en) Intelligent controller and sensor network bus, system and method
CN106411740B (zh) 基于以太网控制器的网络端口扩展方法
US11269316B2 (en) Intelligent controller and sensor network bus, system and method including smart compliant actuator module
US11089140B2 (en) Intelligent controller and sensor network bus, system and method including generic encapsulation mode
CN102624738B (zh) 一种串口服务器、协转芯片及数据传输方法
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
CN102468899B (zh) 通道化stm-1接入分发方法与系统
CN101719873A (zh) 千兆虚拟网卡
CN103049413B (zh) 基于FC与Camlink总线的数据转换与传输方法
CN102685091B (zh) 一种万兆以太网变速箱Fifo读写控制及容错系统
CN205305048U (zh) 一种千兆光网络交换机
US20220214992A1 (en) A SYSTEM COMMUNICATION TECHNIQUE OVER PCIe (PERIPHERAL COMPONENT INTERCONNECT EXPRESS) LINK
CN105760323A (zh) 一种基于fpga的网络接口控制器
CN104038569A (zh) 一种基于地址映射的集群通信模型
CN113938443B (zh) 一种无线物联网协议交换机
WO2021055205A1 (en) Intelligent controller and sensor network bus, system and method including generic encapsulation mode
WO2021076333A1 (en) Intelligent controller and sensor network bus, system and method including smart compliant actuator module
CN112968822A (zh) 一种基于以太网phy的一主多从实时通讯系统及方法
CN106803806A (zh) 数据报文传输方法及系统、通信系统
CN203574689U (zh) 一种介质访问控制器xmacii
CN102457426B (zh) 一种汇聚型EoPDH网桥设备及其数据传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160713