CN105741517B - 一种射频控制器及对射频控制器的配置方法 - Google Patents

Abstract

本发明涉及移动通信领域，公开了一种射频控制器及对射频控制器的配置方法。射频控制器包含时序处理模块，时序处理模块包含多个序列器与一个共享存储器；共享存储器至少包含指令存储单元，指令存储单元包含主宏指令存储区与子宏指令存储区，主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，子宏指令存储区储存有多个子宏指令。从而，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，而且简化了基带芯片的中央处理单元对射频控制器的软件配置。

Description

一种射频控制器及对射频控制器的配置方法

技术领域

本发明涉及移动通信领域，特别涉及一种射频控制器及对射频控制器的配置方法。

背景技术

在移动通信系统中，对RF子系统(RFSS：RF Sub-System)控制有严格的时序要求，通常在基带芯片中用一个专用控制器来执行时序控制和相关的操作，将此控制器称之为射频控制器(RFC：RF Controller)。RFC由时钟生成模块、定时模块、时序处理模块，以及接口外设构成，而时序处理模块是整个RFC的控制核心单元。

就目前而言，时序处理模块内的多个序列器(Sequencer)分别具有独立的指令存储单元(Memory)和配置寄存器。基带芯片的CPU为当前的收发事件动态分配Sequencer，同时，将根据该当前的收发事件解析出的指令集下载到该Sequencer对应的指令存储单元中。从而，该Sequencer根据其对应的指令Memory中的指令集执行当前射频收发事件。即，由于Sequencer前后两次的事件不一定相同，基带芯片的CPU需要每次在启动Sequencer之前根据当前的收发事件解析出指令集和对应的数据，并需要重新填充指令Memory和对应数据Memory。其中，现有技术存在如下缺点：

1、目前每个Sequencer的指令Memory大小固定，其大小按照最复杂的收发事件所用的指令评估得到。这样对于相对不复杂的收发事件，指令Memory是有结余的，而且此指令空间是不能被其他的Sequencer使用，也不能用在其他用途。此设计方法芯片内部的指令Memory就会产生有较大的冗余，对大多数收发事件是浪费的。

2、若收发事件需要扩展功能，最复杂场景就可能会比芯片设计的时候使用的指令个数多，那么现有的指令空间就限制了功能扩展；为了系统有一定的扩展性，那么在芯片设计的时候，需要对指令Memory的空间留有一定的裕量。这样的做法是不经济，针对性也不强。

3、由于同一个Sequencer前后两次的执行的射频收发事件不同，所以每次的Sequencer使用之前，基带芯片中的CPU都需要重新解析当前需要执行的射频收发事件的所有指令(需要将要完成动作翻译成Sequencer能识别的指令)和填充(Load到Sequencer的指令Memory和数据Memory)。此解析和填充动作需要占用CPU的运行时间，即现有的方法占用了CPU的运行资源。

发明内容

本发明的目的在于提供一种射频控制器及对射频控制器的配置方法，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，而且简化了基带芯片的中央处理单元对射频控制器的软件配置。

为解决上述技术问题，本发明的实施方式提供了一种射频控制器，包含时序处理模块，所述时序处理模块包含多个序列器与一个共享存储器，所述多个序列器分别连接于所述共享存储器；所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区，所述主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，所述子宏指令存储区储存有多个子宏指令；其中，各序列器能够从所述主宏指令存储区中获取该序列器对应的主宏指令，所述序列器能够从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。

本发明的实施方式还提供了一种对射频控制器的动态配置方法，应用于包含中央处理器与所述射频控制器的基带芯片，所述射频控制器包含时序处理模块且所述时序处理模块包含多个序列器与一个共享存储器，所述共享存储器的指令存储单元包含主宏指令存储区与子宏指令存储区，所述子宏指令存储区储存有多个子宏指令，包含以下步骤：所述中央处理器为当前射频收发事件分配一个序列器；所述中央处理器解析所述当前射频收发事件并产生主宏指令，所述主宏指令包含多个个子宏指令；所述中央处理器将所述主宏指令下载到所述主宏指令存储区，其中，所述序列器从所述主宏指令存储区内获取该序列器对应的所述主宏指令以执行所述当前射频收发事件，所述序列器从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。

本发明实施方式相对于现有技术而言，所述时序处理模块包含多个序列器与一个共享存储器；所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区。所述中央处理器解析所述当前射频收发事件并产生主宏指令，并将所述主宏指令下载到所述主宏指令存储区。从而，本发明所提供的射频控制器以及对射频控制器的动态配置方法，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，提高了系统应用的灵活性和扩展性，更避免硬件的冗余设计而造成的硬件资源浪费；同时，缩短了中央处理单元对射频控制器的配置时间，提高了中央处理单元的处理效率。

附图说明

图1是根据本发明第一实施方式的射频控制器的方框图；

图2是根据本发明第一实施方式的共享存储器的方框图；

图3是根据本发明的第二实施方式的对射频控制器的配置方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种射频控制器，请一并参照图1和图2。射频控制器包含依次连接的时序处理模块1、时钟生成模块2、定时模块3以及接口外设4。时序处理模块1连接于定时模块3与接口外设4，时钟生成模块2连接于定时模块3。其中，时钟生成模块2、定时模块3以及接口外设4为已知技术，本发明对此不再赘述。

于本实施方式中，时序处理模块1包含多个序列器10_i，多个配置寄存器11_i以及一个共享存储器12，其中，i＝1、2、3……、N。多个序列器10_i分别连接于多个配置寄存器11_i，并且多个序列器10_i均连接于共享存储器12。

于本实施方式中，共享存储器12包含指令存储单元121与数据存储单元122。指令存储单元121包含主宏指令存储区121a与子宏指令存储区121b；子宏指令存储区121b预先储存有多个子宏指令，主宏指令存储区121a用于储存多个主宏指令。数据存储单元122包含通用数据存储区122a与子宏数据存储区122b；子宏数据存储区122b用于储存分别对应于多个子宏指令的多个子宏数据段，通用数据存储区122a用于用于储存分别对应于多个主宏指令的主宏数据段。

具体而言，序列器执行的射频收发事件被解析成一个可供序列器执行的指令集。其中，射频收发事件的指令集可被划分为两种宏，主宏指令和子宏指令。主宏指令是事件流程控制宏的组合；子宏指令是固定行为的一些独立宏，并且每个子宏指令具有对应的子宏数据段。每个主宏指令包含多个子宏指令以构成完整的一个射频收发事件。即，每个子宏指令包含固定的多条指令的集合，能够实现一个独立的固定行为，而每个主宏指令是根据不同的射频收发事件解析出来的包含不同子宏指令的集合。由于子宏指令属于公共资源，可以被各主宏指令来使用，因此，多个子宏指令被预先储存于子宏指令存储区121b，并将各子宏指令对应的子宏数据段预先储存于数据存储单元122中。当序列器执行一个射频收发事件时，从主宏指令存储区121a中获取该序列器对应的主宏指令(由该射频收发事件解析而得)；该序列器能够从子宏指令存储区121b调用主宏指令包含的子宏指令，即当序列器执行到某个子宏指令时，将指令直接跳转到该子宏指令所在的存储空间，执行完成后再调回到原来的执行位置。

类似的，数据存储单元122的使用也是如此。即，当序列器执行到某个子宏指令且需要使用该子宏指令对应的子宏数据段时，将指令直接跳转到该子宏数据段所在的存储空间(位于子宏数据存储区122b内)，执行完成后再调回到原来的执行位置。当序列器执行主宏指令且需要使用该主宏指令对应的主宏数据段时，将指令直接跳转到该主宏数据段所在的存储空间(位于通用数据存储区122a内)，执行完成后再调回到原来的执行位置。然而，本发明对通用数据存储区122a内储存的资料不作任何限制，于其它实施方式中，通用数据存储区122a内还可以储存有其它的公共配置资源以供主宏指令调用。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本发明的第二实施方式涉及一种对射频控制器的动态配置方法，应用于包含中央处理器与射频控制器的基带芯片。射频控制器包含时序处理模块，且时序处理模块包含多个序列器与一个共享存储器。共享存储器包含指令存储单元与数据存储单元。指令存储单元包含主宏指令存储区与子宏指令存储区，子宏指令存储区中预先储存有多个子宏指令，数据存储单元中预先储存有分别对应于所述多个子宏指令的多个子宏数据段。具体流程如图3所示。

步骤S1：中央处理单元为当前射频收发事件分配一个序列器。即，中央处理单元选择多个序列器的其中之一来执行当前射频收发事件。

具体而言，各序列器具有空闲状态标识符，当序列器执行射频收发事件时，空闲状态标识符例如为0(或1)，表示该序列器处于非空闲状态，当序列器执行完一个射频收发事件时，该序列器会将该空闲状态标识符修改为1(或0)，表示该序列器处于空闲状态。中央处理器依次查询各序列器的空闲状态标识符以判断是否有序列器处于空闲状态，若各序列器当前均处于非空闲状态，则中央处理器重复执行依次查询各序列器的空闲状态标识符的动作；直到查询到至少其中一个序列器为空闲状态，将该序列器分配给该当前射频收发事件。

步骤S2：中央处理器解析当前射频收发事件并产生主宏指令，主宏指令包含多个子宏指令。

具体而言，中央处理器将当前射频收发事件解析成一个可供序列器执行的指令集，中央处理器根据内部预设规则将该指令集中划分为多个子宏指令，则，该些子宏指令构成对应于该当前射频收发事件的主宏指令。然而，本发明对此不作任何限制。根据当前射频收发事件的不同，主宏指令除了包含多个子宏指令外，还可以包含其它多条指令(即该些指令所执行的操作无法划分为独立的子宏指令)。

步骤S3：中央处理器将主宏指令下载到主宏指令存储区。其中，步骤S3包含子步骤S31至子步骤S32。

子步骤S31：中央处理器为主宏指令申请位于主宏指令存储区内的一个临时存放区。

具体而言，中央处理器内部储存有主宏指令存储区空闲表，以记录主宏指令存储区中目前处于空闲状态的区域地址。中央处理器计算该主宏指令的长度，并查询该主宏指令存储区空闲表，以获取一个与该主宏指令的长度相等的区域地址作为该主宏指令的临时存储区。

子步骤S32：中央处理器将该主宏指令下载到临时存放区。

步骤S4：中央处理器判断该主宏指令包含的多个子宏指令中是否包含至少一个动态子宏指令。

具体而言，子宏指令分成两种：一种是静态子宏指令，例如打开收信机的操作，此类子宏指令的操作和具体的模式没有关系，配置指令和对应的数据都是固定的；另一种是动态子宏指令，例如收发信机增益，带宽、频点等，此类子宏指令对应的配置数据需要根据射频收发事件不同而动态变化。因此，中央处理器需要判断该主宏指令包含的多个子宏指令中是否包含动态子宏指令，若是，则进入步骤S5；否则，进入步骤S6。

步骤S5：中央处理器更新动态子宏指令对应的子宏数据段。

即，中央处理器将该动态子宏指令当前对应的配置数据下载到该动态子宏指令对应的子宏数据段中，以覆盖该子宏数据段中原来的数据。

步骤S6：中央处理器产生序列器对应的序列器配置信息，并将序列器配置信息下载到序列器对应的配置寄存器中。

即，中央处理器为执行当前射频收发事件的序列器生成序列器配置信息，序列器配置信息包含该临时存放区的首地址(即对应于当前射频收发事件的主宏指令的首地址)、启动与停止的配置信息。其中，序列器根据该临时存放区的首地址获取该主宏指令。然而，本发明对序列器配置信息的内容不作任何限制。

步骤S7：中央处理器产生序列器对应的序列器时间信息，并将序列器时间信息下载到序列器。

具体而言，中央处理器根据待执行的多个射频收发事件的先后顺序，为当前射频收发事件设定一个执行时间，该执行时间即为执行该当前射频收发事件的序列器对应的序列器时间信息。中央处理器将该序列器时间信息下载序列器中。其中，射频控制器还包含定时模块，定时模块用于产生定时信息。该序列器根据该定时信息与该序列器时间信息执行当前射频收发事件。

步骤S8：序列器执行完毕当前射频收发事件后产生执行完毕信号。即，当该序列器执行完毕当前射频收发事件(即执行完毕该主宏指令)时，会产生一个执行完毕信号，该执行完毕信号通常为一个中央处理器的中断信号，从而通知中央处理器当前射频收发事件已执行完毕。同时，该序列器会将该空闲状态标识符修改为1(或0)，表示该Sequencer目前处于空闲状态。

步骤S9：于接收到执行完毕信号后，中央处理器释放临时存放区。

具体而言，中央处理器接收到该执行完毕信号后，会将该主宏指令所在的临时存放区的区域地址重新添加到主宏指令存储区空闲表，表示该临时存放区目前处于空闲状态，即释放该临时存放区。

由上可知，于本发明中，预先规划好一个固定的存储空间(子宏指令存储区121b与子宏数据存储区122b)，并将子宏指令和子宏数据段提前解析后填充到该存储空间中；其中，该固定的存储空间中储存的大部分内容在系统运行过程中不会修改。中央处理器根据不同的射频收发事件动态产生由不同的子宏指令组合而成的主宏指令，并且将该主宏指令动态解析后下载到一个可变的存储空间(主宏指令存储区121a)。当启动序列器时，指定其开始执行的指令地址，即对应的主宏指令的开始地址。多个序列器使用的主宏指令的指令空间可以动态申请和释放，即多个序列器可以复用主宏指令的指令空间。从而，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，提高了其应用的灵活性和扩展性；而且简化了基带芯片的中央处理单元对射频控制器的软件配置，提高了中央处理单元的处理效率。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种射频控制器，包含时序处理模块，其特征在于，所述时序处理模块包含多个序列器与一个共享存储器，所述多个序列器分别连接于所述共享存储器；

所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区，所述主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，所述子宏指令存储区储存有多个子宏指令；

其中，各序列器能够从所述主宏指令存储区中获取该序列器对应的主宏指令，所述主宏指令包含多个子宏指令，所述序列器能够从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。

2.根据权利要求1所述的射频控制器，其特征在于，所述共享存储器还包含数据存储单元，所述数据存储单元包含通用数据存储区与子宏数据存储区，所述子宏数据存储区用于储存分别对应于所述多个子宏指令的多个子宏数据段，所述通用数据存储区用于储存分别对应于所述多个主宏指令的多个主宏数据段。

3.根据权利要求1所述的射频控制器，其特征在于，所述时序处理模块还包含多个配置寄存器，分别连接于所述多个序列器，各配置寄存器用于储存对应的各序列器的序列器配置信息。

4.根据权利要求1所述的射频控制器，其特征在于，所述射频控制器还包含时钟生成模块、定时模块及接口外设，所述时序处理模块连接于所述定时模块与所述接口外设，所述时钟生成模块连接于所述定时模块。

5.一种对射频控制器的动态配置方法，应用于包含中央处理器与所述射频控制器的基带芯片，其特征在于，所述射频控制器包含时序处理模块且所述时序处理模块包含多个序列器与一个共享存储器，所述共享存储器的指令存储单元包含主宏指令存储区与子宏指令存储区，所述子宏指令存储区储存有多个子宏指令，所述方法包含以下步骤：

所述中央处理器为当前射频收发事件分配一个序列器；

所述中央处理器解析所述当前射频收发事件并产生主宏指令，所述主宏指令包含多个子宏指令；

所述中央处理器将所述主宏指令下载到所述主宏指令存储区，

其中，所述序列器从所述主宏指令存储区内获取该序列器对应的所述主宏指令以执行所述当前射频收发事件，所述序列器从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。

6.根据权利要求5所述的对射频控制器的动态配置方法，其特征在于，所述中央处理器将所述主宏指令下载到所述主宏指令存储区的步骤包含：

所述中央处理器为所述主宏指令申请位于所述主宏指令存储区内的一个临时存放区；

所述中央处理器将所述主宏指令下载到所述临时存放区。

7.根据权利要求6所述的对射频控制器的动态配置方法，其特征在于，所述射频控制器的时序处理模块还包含多个配置寄存器，分别连接于所述多个序列器，于所述中央处理器将所述主宏指令下载到所述临时存放区的步骤之后，还包含：

所述中央处理器产生所述序列器对应的序列器配置信息，并将所述序列器配置信息下载到所述序列器对应的配置寄存器中，所述序列器配置信息至少包含所述临时存放区的首地址，

其中，所述序列器根据所述临时存放区的首地址获取所述主宏指令。

8.根据权利要求7所述的对射频控制器的动态配置方法，其特征在于，所述射频控制器还包含定时模块，所述定时模块产生定时信息，于所述中央处理器产生所述序列器对应的序列器配置信息，并将所述序列器配置信息下载到所述序列器对应的配置寄存器中的步骤之后，还包含：

所述中央处理器产生所述序列器对应的序列器时间信息，并将所述序列器时间信息下载到所述序列器，

其中，所述序列器根据所述定时信息与所述序列器时间信息执行所述当前射频收发事件。

9.根据权利要求8所述的对射频控制器的动态配置方法，其特征在于，于所述中央处理器将所述序列器时间信息下载到所述序列器的步骤之后，还包含：

所述序列器执行完毕所述当前射频收发事件后产生执行完毕信号；

所述中央处理器于接收到所述执行完毕信号后，释放所述临时存放区。

10.根据权利要求5所述的对射频控制器的动态配置方法，其特征在于，所述子宏指令分为静态子宏指令和动态子宏指令，所述共享存储器的数据存储单元储存有分别对应于所述多个子宏指令的多个子宏数据段，于所述中央处理器将所述主宏指令下载到所述主宏指令存储区的步骤之后，还包含：

所述中央处理器判断所述主宏指令包含的多个子宏指令中是否包含至少一个动态子宏指令；

若是，所述中央处理器更新所述动态子宏指令对应的子宏数据段。