CN105681485A - 用于防止地址冲突的系统及其方法 - Google Patents

用于防止地址冲突的系统及其方法 Download PDF

Info

Publication number
CN105681485A
CN105681485A CN201610004526.6A CN201610004526A CN105681485A CN 105681485 A CN105681485 A CN 105681485A CN 201610004526 A CN201610004526 A CN 201610004526A CN 105681485 A CN105681485 A CN 105681485A
Authority
CN
China
Prior art keywords
integration circuit
address
function card
path controller
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610004526.6A
Other languages
English (en)
Other versions
CN105681485B (zh
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201610004526.6A priority Critical patent/CN105681485B/zh
Priority to US15/171,687 priority patent/US9977757B2/en
Publication of CN105681485A publication Critical patent/CN105681485A/zh
Application granted granted Critical
Publication of CN105681485B publication Critical patent/CN105681485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5046—Resolving address allocation conflicts; Testing of addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/09—Mapping addresses
    • H04L61/25—Mapping addresses of the same type
    • H04L61/2503—Translation of Internet protocol [IP] addresses
    • H04L61/2521—Translation architectures other than single NAT servers
    • H04L61/2535—Multiple local networks, e.g. resolving potential IP address conflicts

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种用于防止地址冲突的系统及其方法，前述系统的缓冲器与多路复用器电性连接于平台路径控制器的一内部整合电路接口以及至少一控制接口，内存电性连接于缓冲器并对应一第一内部整合电路地址，多个功能卡插槽电性连接于多路复用器并供插接一功能卡，以在功能卡插接时对应一第二内部整合电路地址。第一与第二内部整合电路地址相同时，平台路径控制器通过控制接口触发多路复用器开启以使功能卡经由内部整合电路接口电性连接于平台路径控制器，而相异时则触发关闭多路复用器或缓冲器以中断内存或功能卡经由内部整合电路接口电性连接于平台路径控制器。

Description

用于防止地址冲突的系统及其方法
技术领域
本发明有关于一种用于防止地址冲突的系统及其方法，尤指一种通过平台路径控制器判断内存与功能卡的内部整合电路接口地址是否相同而选择性地开启多路复用器的用于防止地址冲突的系统及其方法。
背景技术
随着科技日新月异的进步，网络的发达已使各种电子装置充斥着人们的生活，无论是企业或个人，早已使用如桌面计算机或笔记本电脑的个人计算机来处理事务，甚至是通过网络来执行跨国性的电子商务，而建构网络所需的设备为服务器，使得服务器在企业或者网络服务提供者(InternetServiceProvider；ISP)的机房中被大量应用。
其中，服务器中为了因应功能的扩增，一般而言，会将不同功能的功能卡插接至服务器的功能卡插槽以扩增功能，然而，功能卡在插接至功能卡插槽时，会电性连接于服务器中的平台路径控制器(PlatformControllerHub；PCH)的内部整合电路(Inter-IntegratedCircuit；I2C)接口，同时会对应有一内部整合电路接口地址，然而，由于服务器中的内存也是通过同一个内部整合电路接口电性连接于平台路径控制器，并同时也会对应有内部整合电路接口地址，而当功能卡与内存所对应的内部整合电路接口地址相同而造成冲突时，往往会造成服务器开机的错误，因此现有技术仍具备改善的空间。
发明内容
有鉴于功能卡与内存所对应的内部整合电路接口地址相同而造成冲突时，服务器普遍具有开机发生错误的问题。缘此，本发明主要目的为提供一种用于防止地址冲突的系统及其方法，其主要是通过平台路径控制器判断内存与功能卡的内部整合电路接口地址是否相同，以在相同时关闭其中的一者通过内部整合电路接口电性连接于平台路径控制器的路径，以解决上述的问题。
基于上述目的，本发明所采用的主要技术手段为提供一种用于防止地址冲突的系统，包含一平台路径控制器(PlatformControllerHub；PCH)、一缓冲器、一多路复用器、多个内存以及多个功能卡插槽。平台路径控制器具有一内部整合电路(Inter-IntegratedCircuit；I2C)接口以及至少一控制接口，缓冲器电性连接于内部整合电路接口以及该至少一控制接口，多路复用器电性连接于平台路径控制器的内部整合电路接口以及该至少一控制接口。该些内存电性连接于该缓冲器，各内存分别对应于一第一内部整合电路地址，并经由缓冲器而通过内部整合电路接口电性连接于平台路径控制器。该些功能卡插槽电性连接于多路复用器，各功能卡插槽供插接一功能卡，并在功能卡插接于该些功能卡插槽中的一者时，功能卡对应于一第二内部整合电路地址。其中，在功能卡插接于该些功能卡插槽中的一者，且平台路径控制器判断出各内存所对应的第一内部整合电路地址相异于第二内部整合电路地址时，平台路径控制器通过该至少一控制接口将一第一控制信号传送至多路复用器以开启多路复用器，藉以使功能卡经由内部整合电路接口电性连接于平台路径控制器。其中，在功能卡插接于该些功能卡插槽中的一者，且平台路径控制器判断出各内存所对应的第一内部整合电路地址中的一者相同于第二内部整合电路地址时，平台路径控制器通过该至少一控制接口选择性地将一第二控制信号与一第三控制信号中的一者传送至多路复用器与缓冲器。其中，在多路复用器与缓冲器接收到第二控制信号时，多路复用器受触发关闭且缓冲器受触发维持开启，藉以使功能卡中断经由内部整合电路接口电性连接于平台路径控制器，并使各内存通过内部整合电路接口电性连接于平台路径控制器。其中，在多路复用器与缓冲器接收到第三控制信号时，多路复用器受触发开启且缓冲器受触发关闭，藉以使功能卡经由内部整合电路接口电性连接于平台路径控制器，并使各内存中断通过内部整合电路接口电性连接于平台路径控制器。
其中，上述用于防止地址冲突的系统的附属技术手段的一较佳实施例中，还包含一处理单元，处理单元电性连接于平台路径控制器与该些功能卡插槽，并设有一基本输入输出系统(BasicInput/OutputSystem；BIOS)，基本输入输出系统用以在判断出功能卡插接于该些功能卡插槽中的一者时，触发平台路径控制器判断各内存所对应的第一内部整合电路地址中的一者是否相同于第二内部整合电路地址。此外，该至少一控制接口为一通用型输入输出(General-purposeinput/output；GPIO)接口，第一控制信号、第二控制信号与第三控制信号为一通用型输入输出信号，该些功能卡为一快捷外设互联标准(PeripheralComponentInterconnectExpress；PCI-E)卡。
本发明所采用的主要技术手段还提供一种利用上述的用于防止地址冲突的系统来防止地址冲突的方法，应用于功能卡插接于该些功能卡插槽中的一者时，防止地址冲突的方法包含步骤(a)至步骤(d)，步骤(a)平台路径控制器侦测出各内存所对应的第一内部整合电路地址以及第二内部整合电路地址，步骤(b)平台路径控制器判断第一内部整合电路地址中的一者是否相同于第二内部整合电路地址，步骤(c)在步骤(b)的判断结果为否时，平台路径控制器通过该至少一控制接口将一第一控制信号传送至多路复用器以开启多路复用器，藉以使功能卡经由内部整合电路接口电性连接于平台路径控制器，步骤(d)在步骤(b)的判断结果为是时，平台路径控制器通过该至少一控制接口选择性地将一第二控制信号与一第三控制信号中的一者传送至多路复用器与缓冲器。其中，在多路复用器与缓冲器接收到第二控制信号时，多路复用器受触发关闭且缓冲器受触发维持开启，藉以使功能卡中断经由内部整合电路接口电性连接于平台路径控制器，并使各内存通过内部整合电路接口电性连接于平台路径控制器。其中，在多路复用器与缓冲器接收到第三控制信号时，多路复用器受触发开启且缓冲器受触发关闭，藉以使功能卡经由内部整合电路接口电性连接于平台路径控制器，并使各内存中断通过内部整合电路接口电性连接于平台路径控制器。
其中，上述防止地址冲突的方法的附属技术手段的一较佳实施例中，用于防止地址冲突的系统还包含一处理单元，处理单元电性连接于平台路径控制器与该些功能卡插槽，并设有一基本输入输出系统(BasicInput/OutputSystem；BIOS)，防止地址冲突的方法中，步骤(a)之前还包含一步骤(a0)基本输入输出系统判断功能卡是否插接于该些功能卡插槽中的一者，并在判断结果为是时，接续执行步骤(a)。此外，该至少一控制接口为一通用型输入输出(General-purposeinput/output；GPIO)接口，第一控制信号、第二控制信号与第三控制信号为一通用型输入输出信号，该些功能卡为一快捷外设互联标准(PeripheralComponentInterconnectExpress；PCI-E)卡。
藉由本发明所采用的用于防止地址冲突的系统及其方法的主要技术手段，由于在第一内部整合电路地址与第二内部整合电路地址彼此相同时，可直接关闭多路复用器或缓冲器，进而防止地址冲突并进一步防止开机错误，因此大幅增加实务上使用的方便性。
本发明所采用的具体实施例，将藉由以下的实施例及图式作进一步的说明。
附图说明
图1显示本发明较佳实施例的用于防止地址冲突的系统的方块示意图。
图2显示本发明较佳实施例的用于防止地址冲突的系统的关闭多路复用器的方块示意图。
图3显示本发明较佳实施例的用于防止地址冲突的系统的关闭缓冲器的方块示意图。
图4显示本发明较佳实施例的防止地址冲突的方法的流程示意图。
图5显示本发明另一较佳实施例的防止地址冲突的方法的流程示意图。
组件标号说明：
1用于防止地址冲突的系统
11平台路径控制器
111内部整合电路接口
112、113控制接口
12缓冲器
13多路复用器
14、14a内存
15、15a功能卡插槽
16处理单元
161基本输入输出系统
2功能卡
100、300内部整合电路路径
200、400控制路径
S1第一控制信号
S2第二控制信号
S3第三控制信号
具体实施方式
由于本发明所提供的用于防止地址冲突的系统及其方法中，其组合实施方式不胜枚举，故在此不再一一赘述，用于防止地址冲突的系统仅列举一个较佳实施例加以具体说明，防止地址冲突的方法仅列举两个较佳实施例加以具体说明。
请一并参阅图1至图3，图1显示本发明较佳实施例的用于防止地址冲突的系统的方块示意图，图2显示本发明较佳实施例的用于防止地址冲突的系统的关闭多路复用器的方块示意图，图3显示本发明较佳实施例的用于防止地址冲突的系统的关闭缓冲器的方块示意图，如图所示，本发明较佳实施例的用于防止地址冲突的系统1包含一平台路径控制器(PlatformControllerHub；PCH)11、一缓冲器12、一多路复用器13、多个内存14、14a、多个功能卡插槽15、15a以及一处理单元16。
平台路径控制器11具有一内部整合电路(Inter-IntegratedCircuit；I2C)接口111以及至少一控制接口112、113，其中，控制接口112、113为一通用型输入输出(General-purposeinput/output；GPIO)接口，虽然本发明较佳实施例举例两个控制接口112、113，但其他实施例中可仅只有一个，其视实务上的设计而定。
缓冲器12电性连接于平台路径控制器11的内部整合电路接口111以及控制接口112，也就是说，缓冲器12与平台路径控制器11之间具有内部整合电路路径100(即电性连接于内部整合电路接口111的路径)以及控制路径200(即电性连接于控制接口112的路径)。
多路复用器13电性连接于平台路径控制器11的内部整合电路接口111以及控制接口113，也就是说，多路复用器13与平台路径控制器11之间具有内部整合电路路径300(即电性连接于内部整合电路接口111的路径)以及控制路径400(即电性连接于控制接口113的路径)。
该些内存14、14a电性连接于缓冲器12，各内存14、14a分别对应于一第一内部整合电路地址，并经由缓冲器12而通过内部整合电路接口100电性连接于平台路径控制器11，具体来说，本发明较佳实施例的图式中，为使图式简化，因此仅绘示内存14、14a而未绘示内存插槽，以表示初始即已插接好内存14、14a，并也同时各自对应有第一内部整合电路地址，举例来说，内存14所对应的第一内部整合电路地址为00000001，内存14a所对应的第一内部整合电路地址为00000002，而在此需要一提的是，由于内部整合电路接口111是用来传输数据，因此内存14、14a主要是内部整合电路地址以执行功能(亦即通过内部整合电路路径100传输数据)，而控制接口112、113只是用来控制至开启或关闭缓冲器12与多路复用器13，因此一般来说内存14、14a并不会有对应于控制接口112、113的地址。
该些功能卡插槽15、15a电性连接于多路复用器13，各功能卡插槽15、15a供插接一功能卡2，并在功能卡2插接于该些功能卡插槽15、15a中的一者时，功能卡2对应于一第二内部整合电路地址，举例来说，本发明较佳实施例中，功能卡2为一快捷外设互联标准(PeripheralComponentInterconnectExpress；PCI-E)卡，并插接于功能卡插槽15，而在插接好时，功能卡2会对应于第二内部整合电路地址，同样地，功能卡2在插接好时，仅会通过功能卡插槽15电性连接于多路复用器13，并通过内部整合电路接口111来执行功能(亦即通过内部整合电路路径300传输数据)，因此仅只有内部整合电路地址而不会有对应于控制接口112、113的地址。当然，本发明较佳实施例仅以一个功能卡2为例，其他实施例中，可能有两个功能卡2(甚至更多)而分别插接于功能卡插槽15、15a而有各自对应的第二内部整合电路地址，因此其视实务的设计而定。
处理单元16电性连接于平台路径控制器11与该些功能卡插槽15、15a，并设有一基本输入输出系统(BasicInput/OutputSystem；BIOS)161，处理单元16例如可为一中央处理器(CentralProcessingUnit；CPU)，但其他实施例中可为其他具有处理功能的处理器或处理电路。
其中，如图1所示，基本输入输出系统161用以判断功能卡2是否插接于该些功能卡插槽15、15a中的一者，而在本发明较佳实施例中，由于功能卡2插接于功能卡插槽15，因此基本输入输出系统161判断出功能卡2插接于功能卡插槽15，处理单元16进而触发平台路径控制器11判断各内存14、14a所对应的第一内部整合电路地址是否相异于第二内部整合电路地址，举例来说，假若第二内部整合电路地址为00000003，那么平台路径控制器11判断出各内存14、14a所对应的第一内部整合电路地址相异于第二内部整合电路地址，此时，平台路径控制器11通过控制接口113将一第一控制信号S1传送至多路复用器13以开启多路复用器13，进而开启内部整合电路路径300，藉以使功能卡2经由内部整合电路接口111电性连接于平台路径控制器11，并使功能卡2正常运作。而在此需要一提的是，一般来说，内存14、14a初始便一定是开通，也就是说，内存14、14a初始就是经由内部整合电路接口111电性连接于平台路径控制器11，进而可通过内部整合电路路径100传输数据。
其中，如图2所示，同样地，基本输入输出系统161判断出功能卡2插接于功能卡插槽15时，且假若第二内部整合电路地址为00000001，那么平台路径控制器11会判断出各内存14、14a所对应的第一内部整合电路地址中的一者相同于第二内部整合电路地址时(在此实施例中第二内部整合电路地址相同于内存14所对应的第一内部整合电路地址)，平台路径控制器11通过控制接口112、113选择性地将一第二控制信号S2与一第三控制信号S3中的一者传送至多路复用器13与缓冲器12。
进一步来说，图2中，平台路径控制器11通过控制接口112、113将第二控制信号S2传送至多路复用器13与缓冲器12，在多路复用器13与缓冲器12接收到第二控制信号S2时，多路复用器13受触发关闭且缓冲器12受触发维持开启，此时内部整合电路路径100会维持开启而内部整合电路路径300会关闭，藉以使功能卡2中断经由内部整合电路接口111电性连接于平台路径控制器11，并使各内存14、14a通过内部整合电路接口111电性连接于平台路径控制器11。也就是说，图2中是直接选择关闭功能卡2的内部整合电路路径300而使功能卡2无法通过内部整合电路接口111传输数据(控制路径200、400维持开启)。
另外，图3中，平台路径控制器11通过控制接口112、113将第三控制信号S3传送至多路复用器13与缓冲器12，在多路复用器13与缓冲器12接收到第三控制信号S3时，多路复用器13受触发开启且缓冲器12受触发关闭，此时内部整合电路路径100会被关闭而内部整合电路路径300会开启，藉以使功能卡2经由内部整合电路接口111电性连接于平台路径控制器11，并使各内存14、14a中断通过内部整合电路接口111电性连接于平台路径控制器11。也就是说，图3中是直接选择关闭内存14、14a的内部整合电路路径100而使内存14、14a无法通过内部整合电路接口111传输数据(控制路径200、400维持开启)。
在此需要一提的是，上述的第一控制信号S1、第二控制信号S2与第三控制信号S3为一通用型输入输出信号，意即其是通用型输入输出格式的信号。此外，在选择关闭缓冲器12或多路复用器13的原则为，依据基本输入输出系统161初始判断内存14、14a与功能卡的优先性，若是内存14、14a较为重要，此时处理单元16即是触发平台路径控制器11关闭多路复用器13；若是功能卡2较为重要，那么处理单元16即是触发平台路径控制器11关闭缓冲器12。
请一并参阅图1、图2以及图4，图4显示本发明较佳实施例的防止地址冲突的方法的流程示意图，如图所示，本发明较佳实施例的防止地址冲突的方法是利用上述的用于防止地址冲突的系统1来防止地址冲突，并应用于功能卡2插接于该些功能卡插槽15、15a中的一者时，其中，防止地址冲突的方法包含以下步骤：
步骤S101：基本输入输出系统161判断功能卡2是否插接于该些功能卡插槽15、15a中的一者。
步骤S102：平台路径控制器11侦测出各内存14、14a所对应的第一内部整合电路地址以及第二内部整合电路地址。
步骤S103：平台路径控制器11判断第一内部整合电路地址中的一者是否相同于第二内部整合电路地址。
步骤S104：平台路径控制器11通过该至少一控制接口113将一第一控制信号S1传送至多路复用器13以开启多路复用器13，藉以使功能卡2经由内部整合电路接口111电性连接于平台路径控制器11(如图1所示)。
步骤S105：平台路径控制器11通过该至少一控制接口112、113将一第二控制信号S2传送至多路复用器13与缓冲器12，使多路复用器13受触发关闭且缓冲器12受触发维持开启，藉以使功能卡2中断经由内部整合电路接口111电性连接于平台路径控制器11，并使各内存14、14a通过内部整合电路接口111电性连接于平台路径控制器11。
其中，上述各步骤的执行详述内容均与用于防止地址冲突的系统1所述的内容相同，因此在此不再予以赘述。
请一并参阅图3以及图5，图5显示本发明另一较佳实施例的防止地址冲突的方法的流程示意图，如图所示，本发明另一较佳实施例的防止地址冲突的方法同样是利用上述的用于防止地址冲突的系统1来防止地址冲突，并应用于功能卡2插接于该些功能卡插槽15、15a中的一者时，其中，防止地址冲突的方法包含以下步骤：
步骤S201：基本输入输出系统161判断功能卡2是否插接于该些功能卡插槽15、15a中的一者。
步骤S202：平台路径控制器11侦测出各内存14、14a所对应的第一内部整合电路地址以及第二内部整合电路地址。
步骤S203：平台路径控制器11判断第一内部整合电路地址中的一者是否相同于第二内部整合电路地址。
步骤S204：平台路径控制器11通过该至少一控制接口113将一第一控制信号S1传送至多路复用器13以开启多路复用器13，藉以使功能卡2经由内部整合电路接口111电性连接于平台路径控制器11(如图1所示)。
步骤S205：平台路径控制器11通过该至少一控制接口112、113将一第三控制信号S3传送至多路复用器13与缓冲器12，使多路复用器13受触发开启且缓冲器12受触发关闭，藉以使功能卡2经由内部整合电路接口111电性连接于平台路径控制器11，并使各内存14、14a中断通过内部整合电路接口111电性连接于平台路径控制器11。
同样地，上述各步骤的执行详述内容均与用于防止地址冲突的系统1所述的内容相同，因此在此不再予以赘述。
综合以上所述，在采用本发明所提供的用于防止地址冲突的系统及其方法后，由于在第一内部整合电路地址与第二内部整合电路地址彼此相同时，可直接关闭多路复用器或缓冲器，进而防止地址冲突并进一步防止开机错误，因此大幅增加实务上使用的方便性。
藉由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。

Claims (8)

1.一种用于防止地址冲突的系统，其特征为，该系统包含：
一平台路径控制器，具有一内部整合电路接口以及至少一控制接口；
一缓冲器，电性连接于该内部整合电路接口以及该至少一控制接口；
一多路复用器，电性连接于该平台路径控制器的该内部整合电路接口以及该至少一控制接口；
多个内存，电性连接于该缓冲器，各内存分别对应于一第一内部整合电路地址，并经由该缓冲器而通过该内部整合电路接口电性连接于该平台路径控制器；以及
多个功能卡插槽，电性连接于该多路复用器，各功能卡插槽供插接一功能卡，并在该功能卡插接于该些功能卡插槽中的一者时，该功能卡对应于一第二内部整合电路地址；
其中，在该功能卡插接于该些功能卡插槽中的一者，且该平台路径控制器判断出各内存所对应的该第一内部整合电路地址相异于该第二内部整合电路地址时，该平台路径控制器通过该至少一控制接口将一第一控制信号传送至该多路复用器以开启该多路复用器，藉以使该功能卡经由该内部整合电路接口电性连接于该平台路径控制器；
其中，在该功能卡插接于该些功能卡插槽中的一者，且该平台路径控制器判断出各内存所对应的该第一内部整合电路地址中的一者相同于该第二内部整合电路地址时，该平台路径控制器通过该至少一控制接口选择性地将一第二控制信号与一第三控制信号中的一者传送至该多路复用器与该缓冲器；
其中，在该多路复用器与该缓冲器接收到该第二控制信号时，该多路复用器受触发关闭且该缓冲器受触发维持开启，藉以使该功能卡中断经由该内部整合电路接口电性连接于该平台路径控制器，并使各内存通过该内部整合电路接口电性连接于该平台路径控制器；
其中，在该多路复用器与该缓冲器接收到该第三控制信号时，该多路复用器受触发开启且该缓冲器受触发关闭，藉以使该功能卡经由该内部整合电路接口电性连接于该平台路径控制器，并使各内存中断通过该内部整合电路接口电性连接于该平台路径控制器。
2.如权利要求1所述的用于防止地址冲突的系统，其特征为，还包含一处理单元，电性连接于该平台路径控制器与该些功能卡插槽，并设有一基本输入输出系统，该基本输入输出系统用以在判断出该功能卡插接于该些功能卡插槽中的一者时，触发该平台路径控制器判断各内存所对应的该第一内部整合电路地址中的一者是否相同于该第二内部整合电路地址。
3.如权利要求1所述的用于防止地址冲突的系统，其特征为，该至少一控制接口为一通用型输入输出接口，该第一控制信号、该第二控制信号与该第三控制信号为一通用型输入输出信号。
4.如权利要求1所述的用于防止地址冲突的系统，其特征为，该些功能卡为一快捷外设互联标准卡。
5.一种利用如权利要求1所述的用于防止地址冲突的系统来防止地址冲突的方法，应用于该功能卡插接于该些功能卡插槽中的一者时，其特征为，该防止地址冲突的方法包含以下步骤：
(a)该平台路径控制器侦测出各内存所对应的该第一内部整合电路地址以及该第二内部整合电路地址；
(b)该平台路径控制器判断该第一内部整合电路地址中的一者是否相同于该第二内部整合电路地址；以及
(c)在该步骤(b)的判断结果为否时，该平台路径控制器通过该至少一控制接口将一第一控制信号传送至该多路复用器以开启该多路复用器，藉以使该功能卡经由该内部整合电路接口电性连接于该平台路径控制器；以及
(d)在该步骤(b)的判断结果为是时，该平台路径控制器通过该至少一控制接口选择性地将一第二控制信号与一第三控制信号中的一者传送至该多路复用器与该缓冲器；
其中，在该多路复用器与该缓冲器接收到该第二控制信号时，该多路复用器受触发关闭且该缓冲器受触发维持开启，藉以使该功能卡中断经由该内部整合电路接口电性连接于该平台路径控制器，并使各内存通过该内部整合电路接口电性连接于该平台路径控制器；
其中，在该多路复用器与该缓冲器接收到该第三控制信号时，该多路复用器受触发开启且该缓冲器受触发关闭，藉以使该功能卡经由该内部整合电路接口电性连接于该平台路径控制器，并使各内存中断通过该内部整合电路接口电性连接于该平台路径控制器。
6.如权利要求5所述的防止地址冲突的方法，其特征为，该用于防止地址冲突的系统还包含一处理单元，该处理单元电性连接于该平台路径控制器与该些功能卡插槽，并设有一基本输入输出系统，该防止地址冲突的方法中，该步骤(a)之前还包含一步骤(a0)该基本输入输出系统判断该功能卡是否插接于该些功能卡插槽中的一者，并在判断结果为是时，接续执行步骤(a)。
7.如权利要求5所述的防止地址冲突的方法，其特征为，该至少一控制接口为一通用型输入输出接口，该第一控制信号、该第二控制信号与该第三控制信号为一通用型输入输出信号。
8.如权利要求5项所述的防止地址冲突的方法，其特征为，该些功能卡为一快捷外设互联标准卡。
CN201610004526.6A 2016-01-05 2016-01-05 用于防止地址冲突的系统及其方法 Active CN105681485B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610004526.6A CN105681485B (zh) 2016-01-05 2016-01-05 用于防止地址冲突的系统及其方法
US15/171,687 US9977757B2 (en) 2016-01-05 2016-06-02 Prevented inter-integrated circuit address conflict service system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610004526.6A CN105681485B (zh) 2016-01-05 2016-01-05 用于防止地址冲突的系统及其方法

Publications (2)

Publication Number Publication Date
CN105681485A true CN105681485A (zh) 2016-06-15
CN105681485B CN105681485B (zh) 2019-01-08

Family

ID=56298902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610004526.6A Active CN105681485B (zh) 2016-01-05 2016-01-05 用于防止地址冲突的系统及其方法

Country Status (2)

Country Link
US (1) US9977757B2 (zh)
CN (1) CN105681485B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429041A (zh) * 2017-08-30 2019-03-05 佳能株式会社 摄像设备、客户端设备、方法和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183943A1 (en) * 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method and system for data transfers across different address spaces
CN101645779A (zh) * 2008-08-08 2010-02-10 鸿富锦精密工业（深圳）有限公司 网络数据传输设备
CN104298583A (zh) * 2013-07-15 2015-01-21 鸿富锦精密工业（深圳）有限公司 基于基板管理控制器的主板管理系统及方法
CN104951412A (zh) * 2015-06-06 2015-09-30 华为技术有限公司 一种通过内存总线访问的存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444453B2 (en) * 2006-01-03 2008-10-28 International Business Machines Corporation Address translation device
US20080288684A1 (en) * 2006-01-03 2008-11-20 Ellison Brandon J Design structure for an address translation device
KR20100034873A (ko) * 2008-09-25 2010-04-02 삼성전자주식회사 백라이트 장치 및 그것의 구동 방법
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
WO2013105963A1 (en) * 2012-01-12 2013-07-18 Intel Corporation Pcie smbus slave address self-selection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183943A1 (en) * 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method and system for data transfers across different address spaces
CN101645779A (zh) * 2008-08-08 2010-02-10 鸿富锦精密工业（深圳）有限公司 网络数据传输设备
CN104298583A (zh) * 2013-07-15 2015-01-21 鸿富锦精密工业（深圳）有限公司 基于基板管理控制器的主板管理系统及方法
CN104951412A (zh) * 2015-06-06 2015-09-30 华为技术有限公司 一种通过内存总线访问的存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429041A (zh) * 2017-08-30 2019-03-05 佳能株式会社 摄像设备、客户端设备、方法和存储介质
US10944894B2 (en) 2017-08-30 2021-03-09 Canon Kabushiki Kaisha Image capturing apparatus, client apparatus, method, and storage medium
CN109429041B (zh) * 2017-08-30 2021-10-22 佳能株式会社 摄像设备、客户端设备、方法和存储介质

Also Published As

Publication number Publication date
US20170192925A1 (en) 2017-07-06
CN105681485B (zh) 2019-01-08
US9977757B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
US10241951B1 (en) Device full memory access through standard PCI express bus
CN1085864C (zh) 用于pci总线计算机具有有效/无效扩充rom的内插式板卡
US7890812B2 (en) Computer system which controls closing of bus
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
TWI470436B (zh) 用於排序關聯於儲存裝置之複數個寫入命令之系統、方法、及電腦程式產品
US20110016253A1 (en) Auto-function USB port
CN109656630B (zh) 配置空间的访问方法、装置、架构及储存介质
US10572434B2 (en) Intelligent certificate discovery in physical and virtualized networks
US10289424B2 (en) System and method for loading and populating system inventory data in an event driven model
CN102375787A (zh) 利用内存窗口实现接口的系统及方法
CN102467402B (zh) 有关网络设备选择性暂停的方法
US20090037610A1 (en) Electronic device interface control system
WO2008027563A2 (en) System and device architecture for single-chip multi-core processor
US10419436B2 (en) Method to improve keyboard, video and mouse (KVM) security on blocking incoming KVM privilege request
CN107111568A (zh) 用于在启用usb 设备时呈现驱动器安装文件的系统和方法
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
US20180052881A1 (en) System and method to automate validating media redirection in testing process
CN105335227A (zh) 一种节点内的数据处理方法、装置和系统
CN105681485A (zh) 用于防止地址冲突的系统及其方法
CN107818061B (zh) 关联外围设备的数据总线和管理总线
US8412859B2 (en) Methods and systems for interconnecting a peripheral device and an electronic system
US10824471B2 (en) Bus allocation system
CN114020681A (zh) 逻辑盘符的分配方法、装置、系统、电子设备及存储介质
WO2018226765A1 (en) System and method for changing a slave identification of integrated circuits over a shared bus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant