CN105679669A - 硅基平面型三极管器件的制造方法和器件 - Google Patents

硅基平面型三极管器件的制造方法和器件 Download PDF

Info

Publication number
CN105679669A
CN105679669A CN201610189386.4A CN201610189386A CN105679669A CN 105679669 A CN105679669 A CN 105679669A CN 201610189386 A CN201610189386 A CN 201610189386A CN 105679669 A CN105679669 A CN 105679669A
Authority
CN
China
Prior art keywords
wafer
silicon base
triode
base plane
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610189386.4A
Other languages
English (en)
Other versions
CN105679669B (zh
Inventor
隋文波
杨德政
薛德胜
司明苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanzhou University
Original Assignee
Lanzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lanzhou University filed Critical Lanzhou University
Priority to CN201610189386.4A priority Critical patent/CN105679669B/zh
Publication of CN105679669A publication Critical patent/CN105679669A/zh
Application granted granted Critical
Publication of CN105679669B publication Critical patent/CN105679669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种硅基平面型三极管器件的制造方法和器件,其中硅基平面型三极管器件的制造方法,包括对晶片的上表面和下表面分别进行掺杂硼离子和磷离子,从而形成结构为p+-n-n+的平面型三极管的步骤。同时还公开提出利用硅基平面型三极管器件获得低磁场下大磁电阻效应的基本原理和思路。

Description

硅基平面型三极管器件的制造方法和器件
技术领域
本发明涉及半导体领域,具体地,涉及一种硅基平面型三极管器件的制造方法和器件,来实现在低磁场下获得大的磁电阻效应。
背景技术
过去的50年里,世界半导体产业的发展一直遵循着著名的摩尔定律, 即每隔18到24个月芯片上晶体管数目就增加一倍。但由于物理体积的限制,按照摩尔定律的预期,半导体产业的发展在未来十年内将接近极限,传统晶体管电路的性能无法再进一步提升。如何让半导体器件超越摩尔定律的限制已经成为当今半导体产业亟待解决的一个重要问题。
实现半导体器件的磁调控不仅赋予了传统半导体器件新的功能,而且在信息技术上具有广泛的应用前景。目前半导体器件的磁调控主要可以分为以下两个方面:一是利用磁场来操控半导体内电子的自旋。通过磁性材料与半导体器件的结合,来实现半导体中自旋的注入、传输、调控和探测。但是,目前磁性材料的引入仍然无法与现有的半导体工业紧密结合,同时低的自旋注入效率更使得半导体产业的自旋调控任重而道远。另一个重要的方面则是避免磁性材料的使用,直接利用磁场来调控半导体中电荷的输运行为。虽然利用洛仑兹力可以实现磁场对半导体器件输运性质的调控,但是由于其通常被霍尔电场所抵消,与磁性材料相比,在半导体材料中实现磁操控要困难得多。
目前人们陆续在从窄带半导体(Ag2Te,InSb等)到传统半导体(Si,Ge等)都报道了远大于目前磁性材料的大磁阻效应,但不难看出本质上人们都是利用洛仑兹力对电荷的操控,因此所需要的工作磁场通常很高,为几个甚至十几特斯拉才能获得可观的效应。如何降低工作磁场,并进一步探索新的半导体调控机理是目前半导体磁场调控的关键。
发明内容
本发明的目的在于,针对上述问题,提出一种硅基平面型三极管器件的制造方法,以实现低磁场下获得高的磁电阻效应的优点。
为实现上述目的,本发明采用的技术方案是:
一种硅基平面型三极管器件的制造方法,包括对晶片的上表面和下表面分别进行掺杂硼离子和磷离子,从而形成结构为p +- n - n +的平面型三极管的步骤。
优选的,形成结构为p +- n - n +的平面型三极管的步骤具体包括:
步骤1、利用微电机械系统在晶片中掺杂n型粒子从而提高晶片表面电阻率;
步骤2、将掺杂n型粒子后的晶片在氧化炉中高温处理,从而在晶片表面制作氧化层;
步骤3、利用光刻机在高温处理后的晶片表面做出微条状结构;
步骤4、通过中等能量离子注入机在经步骤3处理后的晶片顶部表面和底部表面分别注入硼离子和磷离子;
步骤5、对经步骤4处理后的晶片的顶部表面和底部表面在真空下采用磁控溅射方式生长铜电极。
优选的,步骤1具体为:利用微电机械系统在晶片中掺杂n型粒子从而使晶片表面电阻率超过2000 Ω cm。
优选的,步骤2具体为:在1030℃下氧化炉中处理4小时,晶片表面制作的氧化层厚度为6000 Å。
优选的,步骤4中注入硼离子的条件为:加速电压40 Kev, 粒子密度 ,注入磷离子的条件为:加速电压60 Kev, 粒子密度。
优选的,步骤5中的真空为真空下。
同时本发明技术方案还包括一种硅基平面型三极管器件,采用本发明技术方案的硅基平面型三极管器件的制造方法制作。
本发明的技术方案具有以下有益效果:
本发明的技术方案通过在晶片中掺杂硼离子和磷离子,形成结构为p +- n - n +的平面型三极管,用磁场代替电场来控制三极管中p-n结之间的耦合,从而显著控制三极管中p-n结之间的电流传输,实现在低磁场下获得高的磁电阻效应
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1a为电放大效应示意图;
图1b三极管的磁放大效应示意图;
图2为三极管器件正面示意图;
图3a非耦合的三极管示意图;
图3b为耦合后的三极管示意图;
图3c不同温度下三极管I-V曲线的变化关系示意图;
图4a为测试温度300K,器件处于非耦合状态时,三极管磁传感器探测磁场大小的实际曲线示意图;
图4b为测试温度为10K,器件处于耦合状态时,三极管磁传感器探测磁场大小的实际曲线示意图。
结合附图,本发明实施例中附图标记如下:
1-电子;2-空穴。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
一种硅基平面型三极管器件的制造方法,包括对晶片的上表面和下表面分别进行掺杂硼离子和磷离子,从而形成结构为p +- n - n +的平面型三极管的步骤。
形成结构为p +- n - n +的平面型三极管的步骤具体包括:
步骤1、利用微电机械系统在晶片中掺杂n型粒子从而提高晶片表面电阻率;
步骤2、将掺杂n型粒子后的晶片在氧化炉中高温处理,从而在晶片表面制作氧化层;
步骤3、利用光刻机在高温处理后的晶片表面做出微条状结构;
步骤4、通过中等能量离子注入机在经步骤3处理后的晶片顶部表面和底部表面分别注入硼离子和磷离子;
步骤5、对经步骤4处理后的晶片的顶部表面和底部表面在真空下采用磁控溅射方式生长铜电极。
优选的,步骤1具体为:利用微电机械系统在晶片中掺杂n型粒子从而使晶片表面电阻率超过2000 Ω cm。
步骤2具体为:在1030℃下氧化炉中处理4小时,晶片表面制作的氧化层厚度为6000 Å。
步骤4中注入硼离子的条件为:加速电压40 Kev, 粒子密度 ,注入磷离子的条件为:加速电压60 Kev, 粒子密度。
步骤5中的真空为真空下。
同时本发明技术方案还包含一种采用本发明技术方案的硅基平面型三极管器件的制造方法制作的硅基平面型三极管器件。
本发明一种最优选的方案为:器件样品由MEMS系统制作(微电机械系统)。晶片经掺杂1012 atom cm-3的n型粒子使表面电阻率超过2000 Ω cm。通过在氧化炉中1030℃下处理4小时的方法,在晶片表面制作厚度为6000 Å的氧化层。通过光刻机在晶片表面做出微条状结构。晶片通过中等能量离子注入机进一步处理为顶部表面硼离子注入(加速电压40Kev, 粒子密度2×1014 atom cm-3),底部表面磷离子注入(加速电压60 Kev, 粒子密度1×1015 atom cm-3)。最后,在顶部和底部在3×10-5 Pa真空下通过磁控溅射方式生长铜电极。
本发明技术方案与电放大原理类似如图1a,构造了一个磁放大三极管。如图1b所示,p-n结j1对应着真空管的收集阳极,j3对应着真空管的发射阴极,而j2为j1和j3 p-n结的耦合区域,对应着真空管栅极。
先以真空管的电放大效应为例解释一下放大效应的原理如图1a所示。当热电子从真空管阴极发射出来,通过栅极的金属网被阳极收集,在回路中形成电流。利用栅极金属网对热电子流量的控制,当栅极上外加电压信号时,回路中的电流会出现剧烈的改变,因此实现了对外加电压信号的放大。基于电放大原理,本技术方案提出了一种新型的三极管磁放大原理如图1b所示。当磁场改变p-n结j1和j3的耦合强度时,耦合区j2空间电荷区宽度会显著改变,因此可以有效控制三极管中的载流子的传输,实现对低场磁阻信号的放大。
在三极管磁放大原理的基础上,设计并制备了硅基平面型三极管器件。器件的结构为:电极/Si(p+)- Si(n) - Si(n+) /电极。采用离子注入并结合磁控溅射手段制备不同掺杂离子浓度、空间分布的硅基三极管。图2即为本发明制备的三极管器件的正面实物图。其中明条纹所示为SiO2,暗条纹为磷(60 keV,1×1015 atom/cm3)离子注入后的Si。反面采取同样的工艺制备,明条纹为SiO2,暗条纹为硼(40 keV,2×1014 atom/cm3)离子注入后的Si,从而形成Si(n+)/Si(n)/Si(p+)结构。
利用三极管耦合实现了磁阻的放大效应。在室温下,载流子的扩散长度l小于本发明技术方案的制备器件的n区的宽度,这时三极管可以看成两个p-n结串联(图3a)。然而,随着温度的降低,l的增加,超过n区的宽度。在这种情况下,由于注入载流子在n区域的重叠,两个p-n结发生耦合。如图3b所示,双p-n结形成耦合p+ - n’- p’-n +三极管,耦合区这里标记为j2。这一点可以从实验上得到证实。如图3c所示,存在一个40 K的临界转变温度。 在40 K以上三极管处于非耦合状态,其电流随电压增加指数上升。当温度低于40 K时,三极管转变为耦合状态,其电压电流曲线也发生明显改变。不难看出,在电流1mA到5mA区间出现了明显的负微分磁电阻,这实际上就是的一个典型三极管耦合效应。但是电流继续增大5mA以上时,耦合效应被外加电场破坏,三极管电流电压曲线恢复到40K以上的变化关系。图3c中(I)形成耦合电荷区 (II)大电压下耦合区被破坏。
图4a和图4b给出的是三极管磁传感器探测磁场大小的实际曲线,可以通过肖克莱理论获得曲线。其中图4a测试温度300K,器件处于非耦合状态,对于无外磁场时H = 0 T,器件在8 V工作电压下,电流I 为20 mA,器件的电阻为400 Ohm。但是当外加磁场时,在8V工作电压下,电流随着磁场的增加迅速减小。当磁场为 7T时,电流减小为1 mA,这时器件的电阻变到8000 Ohm。这时磁电阻变化率为1900%。图4b测试温度为10K,器件处于耦合状态,对于无外磁场时H = 0 T,器件在8 V工作电压下,电流I 为10 mA,器件的电阻为800 Ohm。但当施加一微小磁场时,在相同工作电压下,电流就可以随着磁场的增加显著减小。即便当磁场为0.1 T时,电流就减小为0.02 mA, 这时器件的电阻变到400000 Ohm。这时磁电阻变化率为50000%。通过对比非耦合(图4a)和耦合(图4b)三极管磁电阻,发现耦合后的三极管工作磁场可以从原来的7 T降低为0.4 T,磁电阻放大了约25倍,可见该原理将大大提高此类半导体器件工作的环境及要求,对半导体工业的发展有着极大的推动作用。
该专利关键技术在于实现了磁场对三极管中p-n结耦合的调制。为了实现这一关键技术,在样品设计方面主要采用平面型三极管,结构为电极/Si(p+)- Si(n) - Si(n+) /电极。利用垂直方向对样品上、下表面分别进行掺杂。与现有单面掺杂三极管相比,垂直结构p+-n-n+三极管的设计可以使p型区和n型区更容易实现耦合。空间电荷区的变化则通过系统改变上、下表面掺杂浓度和注入深度来实现。另外,还可以通过控制温度来改变耦合。随着温度的降低,载流子的扩散长度增加,因此可以连续调节三极管中p-n结耦合强度。
为了实现掺杂离子的浓度、空间分布,不同方法有着不同的制备工艺。离子扩散技术中主要利用炉内温度和扩散时间来实现;离子注入技术主要通过调节注入剂量和注入能量来实现。磁控溅射则主要完成金属电极的制备。平面型三极管则是通过在硅基半导体两面分别掺杂不同的离子来实现。顶和底电极采用两次磁控溅射方法来制备。在工艺技术和参数条件摸索成熟后,利用光刻技术可以实现微米量级的硅基三极管的制备。
本发明技术方案提出一种基于三极管的磁放大的新机理,以此来达到对非磁性半导体器件磁阻的增强和磁灵敏度的提高。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种硅基平面型三极管器件的制造方法,其特征在于,包括对晶片的上表面和下表面分别进行掺杂硼离子和磷离子,从而形成结构为p +- n - n +的平面型三极管的步骤。
2.根据权利要求1所述的硅基平面型三极管器件的制造方法,其特征在于,形成结构为p +- n - n +的平面型三极管的步骤具体包括:
步骤1、利用微电机械系统在晶片中掺杂n型粒子从而提高晶片表面电阻率;
步骤2、将掺杂n型粒子后的晶片在氧化炉中高温处理,从而在晶片表面制作氧化层;
步骤3、利用光刻机在高温处理后的晶片表面做出微条状结构;
步骤4、通过中等能量离子注入机在经步骤3处理后的晶片顶部表面和底部表面分别注入硼离子和磷离子;
步骤5、对经步骤4处理后的晶片的顶部表面和底部表面在真空下采用磁控溅射方式生长铜电极。
3.根据权利要求2所述的硅基平面型三极管器件的制造方法,其特征在于,上述步骤1具体为:利用微电机械系统在晶片中掺杂 n型粒子从而使晶片表面电阻率超过2000 Ωcm。
4.根据权利要求3所述的硅基平面型三极管器件的制造方法,其特征在于,上述步骤2具体为:在1030℃下氧化炉中处理4小时,晶片表面制作的氧化层厚度为6000 Å。
5.根据权利要求4所述的硅基平面型三极管器件的制造方法,其特征在于,上述步骤4中注入硼离子的条件为:加速电压40 Kev, 粒子密度 ,注入磷离子的条件为:加速电压60Kev, 粒子密度。
6.根据权利要求5所述的硅基平面型三极管器件的制造方法,其特征在于,上述步骤5中的真空为真空下。
7.一种硅基平面型三极管器件,其特征在于,采用权利要求1至6任一所述的硅基平面型三极管器件的制造方法制作。
CN201610189386.4A 2016-03-29 2016-03-29 硅基平面型三极管器件的制造方法和器件 Expired - Fee Related CN105679669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610189386.4A CN105679669B (zh) 2016-03-29 2016-03-29 硅基平面型三极管器件的制造方法和器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610189386.4A CN105679669B (zh) 2016-03-29 2016-03-29 硅基平面型三极管器件的制造方法和器件

Publications (2)

Publication Number Publication Date
CN105679669A true CN105679669A (zh) 2016-06-15
CN105679669B CN105679669B (zh) 2019-03-05

Family

ID=56224585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610189386.4A Expired - Fee Related CN105679669B (zh) 2016-03-29 2016-03-29 硅基平面型三极管器件的制造方法和器件

Country Status (1)

Country Link
CN (1) CN105679669B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855605A (en) * 1972-06-19 1974-12-17 Rca Corp Carrier injected avalanche device
US20020158312A1 (en) * 1998-04-20 2002-10-31 James D. Beasom Devices with patterned wells and method for forming same
US20040046186A1 (en) * 2002-09-06 2004-03-11 Park Chan-Ho Bipolar transistors and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855605A (en) * 1972-06-19 1974-12-17 Rca Corp Carrier injected avalanche device
US20020158312A1 (en) * 1998-04-20 2002-10-31 James D. Beasom Devices with patterned wells and method for forming same
US20040046186A1 (en) * 2002-09-06 2004-03-11 Park Chan-Ho Bipolar transistors and methods of manufacturing the same

Also Published As

Publication number Publication date
CN105679669B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
Xiu et al. Electric-field-controlled ferromagnetism in high-Curie-temperature Mn0. 05Ge0. 95 quantum dots
CN103762302B (zh) 一种纳米超导量子干涉器件及其制作方法
TW200615947A (en) Magnetic tunnel junction device and method of manufacturing the same
Min et al. White‐light emitting diode array of p+‐Si/Aligned n‐SnO2 nanowires heterojunctions
Seo et al. Itinerant helimagnetic single-crystalline MnSi nanowires
Wan et al. Electro-and magneto-transport properties of amorphous carbon films doped with iron
Wang et al. Angular dependence of the magnetoresistance effect in a silicon based p–n junction device
US20060240992A1 (en) Device having a structural element with magnetic properties, and method
CN108431960A (zh) 用于自旋-极化的电流-自旋转换和放大的非线性自旋-轨道相互作用装置和方法
Krammer et al. Silicon detectors
CN105217604B (zh) 一种在半绝缘硅面碳化硅上原位外延生长石墨烯pn结的方法
US9287497B2 (en) Integrated circuits with hall effect sensors and methods for producing such integrated circuits
CN105679669A (zh) 硅基平面型三极管器件的制造方法和器件
Dennis et al. High current gain silicon-based spin transistor
Newman et al. Recent progress towards the development of ferromagnetic nitride semiconductors for spintronic applications
CN105047814B (zh) 一种硅基低磁场巨磁阻磁传感器件及制备与性能测试方法
Pearton et al. GaN and other materials for semiconductor spintronics
CN107785436B (zh) 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法
Hu et al. Sensitive photoelectric response to magnetic field in p-type silicon-based structures
CN111312892B (zh) 一种具有超高三维磁场探测灵敏度的磁传感器及其制作方法
Leepattarapongpan et al. A merged magnetotransistor for 3-axis magnetic field measurement based on carrier recombination–deflection effect
Xin et al. Current-dependent positive magnetoresistance in Ga-doped La0. 5Ca0. 5MnO3
Xiu Magnetic Mn‐Doped Ge Nanostructures
US10608168B2 (en) Isolated hall effect element with improved electro-magnetic isolation
CN104269493A (zh) 一种有机单晶自旋二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190305

Termination date: 20200329