CN105637591A - 用于nand闪速存储器的缺陷管理策略 - Google Patents

用于nand闪速存储器的缺陷管理策略 Download PDF

Info

Publication number
CN105637591A
CN105637591A CN201480058193.4A CN201480058193A CN105637591A CN 105637591 A CN105637591 A CN 105637591A CN 201480058193 A CN201480058193 A CN 201480058193A CN 105637591 A CN105637591 A CN 105637591A
Authority
CN
China
Prior art keywords
triggering event
nvm
data
type
defect management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480058193.4A
Other languages
English (en)
Other versions
CN105637591B (zh
Inventor
P.卡拉瓦德
F.朱
S.S.拉胡纳桑
R.H.莫特万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105637591A publication Critical patent/CN105637591A/zh
Application granted granted Critical
Publication of CN105637591B publication Critical patent/CN105637591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

管理非易失性存储系统中的缺陷的系统和方法，其可以用于避免数据的无意丢失，同时在非易失性存储系统中维持尽可能多的有用存储器。公开的系统和方法可以监测多个触发事件以用于检测非易失性存储系统中包括的一个或多个非易失性存储器（NVM）设备中的可能缺陷，并且基于导致检测可能缺陷的触发事件的类型来对相应NVM设备应用一个或多个缺陷管理策略。这样的缺陷管理策略可以抢先地用于使非易失性存储系统中的存储器以增加的粒度引退，从而使存储器的引退集中在可能包含缺陷的非易失性存储器的区域上。

Description

用于NAND闪速存储器的缺陷管理策略
技术领域
本文描述的实施例大体涉及非易失性存储器技术，并且更具体地涉及管理非易失性存储器中的缺陷的系统和方法。
背景技术
在例如非易失性存储系统等常规存储系统中，数据可以根据预定纠错编码方案（例如低密度奇偶校验（LDPC）编码方案）来存储。这样的非易失性存储系统可以包括多个非非易失性存储器（NVM）设备，每个NVM设备包含众多NVM存储元件或单元，用于采用LDPC码字的形式存储编码数据。在从这样的NVM设备读取LDPC码字时，可以在每个NVM单元的多个编程状态之间建立一个或多个参考阈值电压水平，并且NVM单元的阈值电压水平可以与相应参考阈值电压水平比较来确定NVM单元的实际编程状态。
在典型操作模式中，为了从所选的NVM设备读取期望的LDPC码字，可以执行硬位读操作，其中从所选的NVM设备读取LDPC码字作为所谓的“硬数据”（即，LDPC码字中的逻辑高和低位级分别被看作“1”和“0”）。此外，可以执行软位读操作，其中从所选的NVM设备读取LDPC码字作为所谓的“软数据”（即，LDPC码字中的逻辑高和低位级分别被看作“1”和“0”，并且提供指示LDPC码字中的相应位是“1”或“0”的可能性的概率信息）。从所选的NVM设备读取的LDPC码字然后可以经历纠错解码来确定LDPC码字是否有效。如果发现解码的LDPC码字无效或“有故障”（例如，可存在纠错编码/解码失效），则可以从其他NVM设备读取额外LDPC码字，并且可以使用额外LDPC码字执行XOR数据恢复以试图恢复期望的LDPC码字。
这样的有故障LDPC码字的检测除其他事情外还可指示所选NVM设备上的物理存储器页面受到底层硬件缺陷（例如，开路或短路）的影响，或所选NVM设备具有固有地高的残余误码率（RBER）。在任何情况下，具有用于管理非易失性存储系统中的缺陷、可以用于避免数据的无意丢失同时在非易失性存储系统中维持尽可能多的有用存储器，这将是可取的。
附图说明
包含在该说明书中并且构成其部分的附图图示本文描述的一个或多个实施例，并且连同详细说明一起解释这些实施例。在图中：
图1a是根据本申请的示范性非易失性存储系统（其包括非易失性存储器（NVM）缺陷管理策略引擎）的框图；
图1b是图1a的非易失性存储系统中包括的示范性NVM读逻辑的框图；
图2是.代表从图1a的非易失性存储系统中包括的NVM设备读取的码字的解码的“电压”vs“概率”的图；
图3是图示操作图1a的非易失性存储系统中包括的NVM缺陷管理策略引擎的示范性方法的流程图；以及
图4是其中可采用图1a的非易失性存储系统的示范性计算机系统的框图。
具体实施方式
公开管理非易失性存储系统中的缺陷的系统和方法，其可以用于避免数据的无意丢失，同时在非易失性存储系统中维持尽可能多的有用存储器。公开的系统和方法可以监测多个触发事件以用于检测非易失性存储系统中包括的一个或多个非易失性存储器（NVM）设备中的可能缺陷，并且基于导致检测可能缺陷的触发事件的类型来将一个或多个缺陷管理策略应用于相应的NVM设备。这样的缺陷管理策略可以前摄地用于使非易失性存储系统中的存储器以增加的粒度引退，从而使存储器的引退集中在可能包含缺陷的非易失性存储器的区域上。
图1a描绘根据本申请用于访问非易失性存储系统中的一个或多个NVM设备的示范性系统100的说明性实施例。如在图1a中示出的，系统100包括主处理器102、非易失性存储系统104和操作成使主处理器102可通信耦合于非易失性存储系统104的存储器总线105。非易失性存储系统104包括NVM控制器106、可通信耦合于NVM控制器106的一个或多个NVM设备108.1-108.n以及可通信耦合于NVM控制器106的NVM缺陷管理策略引擎110。如在图1a中进一步示出的，NVM控制器106包括响应于由主处理器102发出的一个或多个数据读/写请求、供在从相应NVM设备108.1-108.n读取数据中使用的NVM读逻辑112以及供在将数据写入相应NVM设备108.1-108.n中使用的NVM写逻辑114。
在图1a的系统100中，主处理器102可以使用一个或多个处理器、一个或多个多核处理器和/或任何其他适合的处理器或多个处理器实现。此外，NVM设备108.1-108.n中的每个可以包括非易失性存储器，例如每存储器单元使用单个位的NAND或NOR闪速存储器、多级单元（MLC）存储器（例如每单元具有两个位的NAND闪速存储器）、聚合物存储器、相变存储器（PCM）、基于纳米线的电荷俘获存储器、铁电晶体管随机存取存储器（FeTRAM）、3维交叉点存储器、使用记忆电阻器（忆阻器）技术的非易失性存储器或任何其他适合的非易失性存储器。另外，非易失性存储系统104可以配置为固态驱动器（SSD）或任何其他适合的永久数据存储介质，并且存储器总线105可实现为外围组件互连express（PCIe）总线，或对永久数据存储介质的任何其他适合的接口。
图1b描绘NVM控制器106中包括的NVM读逻辑112的示范性功能图。如在图1b中示出的，NVM读逻辑112包括异或（XOR）逻辑116、复用器（MUX）118、硬数据发生器119、软数据发生器120和例如低密度奇偶校验（LDPC）解码器122等纠错解码器或任何其他适合的纠错解码器。在一个实施例中，采用LDPC编码以采用LDPC编码数据（在本文也称为“LDPC码字”）的形式将数据存储在相应NVM设备108.1-108.n中的至少一些中。例如，NVM设备108.1-108.n-1中的至少一些可用于存储这样的LDPC码字，并且至少NVM设备108.n可用于存储冗余数据（在本文也称为“XOR数据”），其随后可被采用来恢复由于例如一个或多个纠错编码/解码失效等而发现为无效或“有故障”的任何解码LDPC码字。此外，存储在NVM设备108.n中的这样的XOR数据可以通过对存储在相应NVM设备108.1-108.n-1中的至少一些的对应NVM存储位置中的LDPC码字执行异或（XOR）运算而生成。
注意非易失性存储器存储可以在NVM设备108.1-108.n中的每个内在非易失性存储器的多个块中组织。此外，每个块可以包括六十四个（64）按顺序排序的页面，或任何其他适合数量的按顺序排序页面。另外，每个页面可以包括多个NVM存储元件或单元，用于存储LDPC编码数据或XOR数据，以及可对页面生成的任何元数据（例如，有效/无效标记、物理/逻辑地址、序号）或存储在页面上的数据。
在图1a的系统100中，NVM缺陷管理策略引擎110操作以监测多个触发事件以用于检测非易失性存储系统104中包括的NVM设备108.1-108.n中的一个或多个中的可能缺陷，并且基于导致检测可能缺陷的触发事件的类型将一个或多个缺陷管理策略应用于相应NVM设备108.1-108.n。在一个实施例中，这样的触发事件可以包括至少三个（3）类型的触发事件，即硬位读（HBR）触发事件、软位读（SBR）触发事件和XOR数据恢复触发事件。此外，HBR触发事件、SBR触发事件和XOR数据恢复触发事件中的每个可以在使用NVM读逻辑112从相应NVM设备108.1-108.n读取数据的操作期间不时地生成。
HBR触发事件、SBR触发事件和XOR数据恢复触发事件的生成将参考下列说明性示例以及图1a-1b和2进一步理解。在该示例中，采用NVM控制器106内的NVM读逻辑112以响应于由主处理器102通过存储器总线105发出的数据读取请求来从相应NVM设备108.1-108.n中的一个或多个读取数据。例如，主处理器102可发出数据读取请求以用于读取存储在NVM设备108.1内的规定NVM存储位置处的期望LDPC码字。此外，规定的NVM存储位置可以包括一个或多个NVM单元，其中的每个可以被解码成对应于2位值、3位值或任何其他适合的多位值。
图2描绘代表存储在NVM设备108.1内的规定NVM存储位置处的期望LDPC码字的解码的“电压”vs.“概率”的图。如在图2中图示的，规定的NVM存储位置中包括的示范性NVM单元可以例如是每单元具有两个位的MLCNAND单元，其可以被解码成由多个状态（例如，至少状态1（11）、状态2（10）、状态3（00））中的一个表示的2位值。具体地，状态1、2、3分别参考三个（3）曲线202、204、206图示，这三个曲线代表沿水平轴的电压对应于引起相应状态1、2、3的各种位组合（例如，11、10、00）的数学概率。使用由如2的曲线202、204、206表示的数学概率，在本文称为从NVM单元的“硬位读”或“软位读”可以被解码成对应于由状态1、2、3中的一个表示的2位值。
当NVM读逻辑112（参见图1b）用于执行从示范性NVM单元的硬位读时，至少一个硬位（HB）参考阈值电压水平可以在状态1、2、3…中的相邻状态之间建立（参见图2）。例如，至少第一HB参考阈值电压水平（HB1）可以在相邻状态1、2之间建立，至少第二HB参考阈值电压水平（HB2）可以在相邻状态2、3之间建立并且至少第三HB参考阈值电压水平（HB3）可以在状态3与下一个相邻状态（未示出）之间建立。此外，NVM单元的阈值电压水平可以与至少这些参考阈值电压水平HB1、HB2、HB3比较来确定NVM单元的实际状态1、2、3。
参考图2，如果在执行硬位读时，确定参考阈值电压水平HB1大于示范性NVM单元的阈值电压水平，则可以推断NVM单元处于状态1中。此外，如果确定NVM单元的阈值电压水平大于参考阈值电压水平HB1但小于参考阈值电压水平HB2，则可以推断NVM单元处于状态2中。此外，如果确定NVM单元的阈值电压水平大于参考阈值电压水平HB2但小于参考阈值电压水平HB3，则可以推断NVM单元处于状态3中。
当NVM读逻辑112（参见图1b）用于执行从示范性NVM单元的软位读时，至少一个软位（SB）参考阈值电压水平可以例如在曲线202、204、206（分别对应于状态1、2、3）的区域内沿水平轴或在沿水平轴的任何其他适合位置处建立。例如，至少第一SB参考阈值电压水平（SB1）可以在曲线204（对应于状态2）的区域内建立，并且至少第二SB参考阈值电压水平（SB2）可以在曲线206（对应于状态3）的区域内建立。
参考图2，如果在执行软位读时，确定示范性NVM单元的阈值电压水平大于参考阈值电压水平HB1但小于参考阈值电压水平SB1，则可以推断NVM单元的阈值电压水平在对应于状态1的曲线202的上部电压区域中。相似地，如果确定NVM单元的阈值电压水平大于参考阈值电压水平HB2但小于参考阈值电压水平SB2，则可以推断NVM单元的阈值电压水平在对应于状态2的曲线204的上部电压区域中。这样，这样的软位读可以允许以提高的分辨率确定NVM单元的状态。
响应于由主处理器102发出的数据读取请求，NVM读逻辑112（参见图1a、1b）操作以控制MUX118来从NVM设备108.1-108.n-1中的所选设备读取期望的LDPC码字。如上文论述的，NVM设备108.1-108.n-1中的至少一些可用于存储这样的LDPC码字，并且至少NVM设备108.n可用于存储冗余数据（XOR数据）。
在该示例中，NVM读逻辑112控制MUX118以首先执行从所选NVM设备的期望LDPC码字的硬位读。为此，MUX118从所选NVM设备的至少一个NVM存储位置接收对应于LDPC码字的数据，并且将接收的数据提供给硬数据发生器119，其使用数据来将NVM存储位置中包括的至少一个NVM单元的阈值电压水平与一个或多个硬位（HB）参考阈值电压水平（例如，HB1、HB2、HB3；参见图2）（在本文也称为“中心参考阈值电压水平”）比较来确定NVM单元的状态（例如，状态1、2、3…；参见图2）。在一个实施例中，硬数据发生器119可以进一步操作来将NVM单元的阈值电压水平与偏离相应中心参考阈值水平（例如，HB1、HB2、HB3；参见图2）的一个或多个额外HB参考阈值电压水平（例如，HB1a、HB1b、HB2a、HB2b、HB3a、HB3b；参见图2）比较来确定NVM单元的状态。硬数据发生器119然后将由相应硬位阈值电压水平比较产生的所谓的“硬数据”提供给LDPC解码器122。
NVM读逻辑112可以进一步控制MUX118来执行从所选NVM设备的LDPC码字的软位读。为此，MUX118将对应于LDPC码字的数据提供给软数据发生器120，其使用数据来将NVM单元的阈值电压水平与一个或多个软位（SB）参考阈值电压水平（例如，SB1、SB2；参见图2）比较来确定NVM单元的状态（例如，状态1、2、3…；参见图2）。在一个实施例中，软数据发生器120可以进一步操作以将NVM单元的阈值电压水平与偏离相应SB1、SB2参考阈值电压水平的一个或多个额外SB参考阈值电压水平（例如，SB1a、SB1b、SB2a、SB2b；参见图2）比较来确定NVM单元的状态。软数据发生器120然后将由相应软位阈值电压水平比较产生的所谓的“软数据”提供给LDPC解码器122。
分别从硬数据发生器119和软数据发生器120接收硬数据和软数据后，LDPC解码器122操作以首先使用硬数据对LDPC码字解码来确定LDPC码字是否有效。如果LDPC码字确定为有效，则LDPC解码器122可以将解码的LDPC码字作为数据输出转发到主处理器102（参见图1b）。如果使用硬数据解码后，发现LDPC无效或“有故障”（例如，可存在纠错编码/解码失效），则LDPC解码器122可以生成触发事件（参见图1b），即HBR触发事件，以供在NVM缺陷管理策略引擎110处接收。注意这样的有故障LDPC码字的检测除其他事情外还可指示所选NVM设备上的物理存储器页面受到潜在硬件缺陷（例如，开路或短路）的影响，或所选NVM设备具有固有地高的残余误码率（RBER）。
在使用硬数据对LDPC码字解码的一个或多个不成功尝试后，LDPC解码器122可以进一步操作以使用由软数据发生器120生成的软数据来对LDPC码字解码。在一个实施例中，LDPC解码器122可以实现迭代概率解码过程以通过对LDPC码字中的每个位指派初始概率度量来对LDPC码字解码。例如，这样的迭代概率解码过程可以采用以对数似然比（LLR）形式的概率度量，其中多个LLR值作为已知从所选NVM设备读取的位值的可靠性的度量而提供。如果LDPC码字确定为有效，则LDPC解码器122可以将解码的LDPC码字作为数据输出转发到主处理器102（参见图1b）。如果使用软数据解码后，再次发现解码的LDPC码字有故障，则LDPC解码器122可以生成另外的触发事件（参见图1b），即SBR触发事件，以供在NVM缺陷管理策略引擎110处接收。
在使用软数据对LDPC码字解码的一个或多个不成功尝试后，LDPC解码器122可以再进一步操作来执行XOR数据恢复以试图恢复期望的LDPC码字。为此，NVM读逻辑112（参见图1a、1b）控制XOR逻辑116来接收存储在当前未选NVM设备108.1-108.n-1中的额外LDPC码字，以及存储在NVM设备108.n中的XOR数据。XOR逻辑116操作来对这些额外LDPC码字和XOR数据执行一个或多个异或（XOR）运算，并且将XOR运算的结果作为所谓的“端数据”提供给LDPC解码器122，其可以使用至少这些端数据来执行额外LDPC解码以恢复期望的LDPC码字。
由LDPC解码器122执行的这样的额外LDPC解码可以牵涉任何适合的XOR数据恢复过程。在一个实施例中，XOR数据恢复过程可以包括使端数据中的至少额外LDPC码字与软数据组合，并且对组合数据执行LDPC解码。如果额外LDPC码字中的至少一些未能成功解码，则可以对成功解码和不成功解码的LDPC码字执行一个或多个XOR运算，并且这些XOR运算的结果可以经历进一步LDPC解码。如果这样的进一步LDPC解码不成功，则可以对LDPC码字执行一个或多个额外XOR运算，并且额外XOR运算的结果可以组合以用于再进一步LDPC解码。如果认为这样的进一步LDPC解码成功，则可以推断期望的LDPC码字是可恢复的。LDPC解码器122然后可以提供恢复的LDPC码字作为数据输出以后续转发到主处理器102。否则，如果这样的进一步LDPC解码再次失败，则LDPC解码器122可以生成额外触发事件，即XOR数据恢复触发事件，以供在NVM缺陷管理策略引擎110处接收。
如上文论述的，NVM缺陷管理策略引擎110操作以监测多个触发事件以用于检测NVM设备108.1-108.n中的一个或多个中的可能缺陷，并且基于导致检测可能缺陷的触发事件的类型来将一个或多个缺陷管理策略应用于相应NVM设备108.1-108.n。在该示例中，被NVM缺陷管理策略引擎110监测的触发事件的类型可以包括HBR触发事件、SBR触发事件和XOR数据恢复触发事件。这样的缺陷管理策略可以前摄地用于使非易失性存储系统104中的存储器以增加的粒度引退，从而使存储器的引退集中在可能包含缺陷的非易失性存储器的区域上。
非易失性存储系统104（参见图1a）中这样的存储器引退可以牵涉非易失性存储器的至少一个块、非易失性存储器的至少一个块内的至少一个页面、至少一个页面内至少一个NVM存储位置或非易失性存储器的任何其他适合区域的引退（即，间断使用）。例如，物理存储器块/页面可以通过使它的数据内容重定位在非易失性存储器的另一个物理存储器块/页面或其他区域上并且将引退的物理存储器块/页面放置在后续不应分配用于存储数据的块/页面的一个或多个列表上而引退。非易失性存储器的区域还可以通过使对于非易失性存储器的该区域的地址重映射以对应于非易失性存储器的另一个区域的地址而引退。引退的块/页面和/或重映射地址的这样的列表可以存储在与NVM控制器106关联的易失性或非易失性存储器（例如，存储器420b；参见图4）中。
在一个实施例中，为了使非易失性存储系统104中的非易失性存储器的区域引退，NVM缺陷管理策略引擎110可以将至少下列策略应用于相应NVM设备108.1-108.n：
策略1-响应于SBR触发事件和/或XOR数据恢复触发事件，（a）使主处理器102发出数据读取请求所针对的码字的NVM存储位置引退，或（b）使包括主处理器102发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退；以及
策略2-响应于预定数量的HBR触发事件，（a）使主处理器102发出一个或多个数据读取请求所针对的码字的NVM存储位置引退，或（b）使包括主处理器102发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
注意响应于XOR数据恢复触发事件，上文的策略1（a）的重复应用可在非易失性存储器经历多个编程/擦除（P/E）周期时导致与SBR触发事件关联的增加数量的页面。响应于SBR触发事件的策略1（a）的应用在维持对SBR触发事件速率的合适界定方面更加有利，因为每个瞬时SBR触发事件将与新页面关联；可与之前的SBR触发事件关联的任何页面将已经被引退。
响应于SBR触发事件的上文的策略1（b）的应用可视为比策略1（a）的应用更加具有抢先性，因为本征残余误码率（RBER）跨页面大体上是均一的。例如，如果页面上一个NVM存储位置处的码字引起SBR触发事件，该页面上另一个NVM存储位置处的另一个码字将引起另一个SBR触发事件，这是可能的。策略1（b）的应用还可对存储引退的块/页面和/或重映射地址的列表降低存储器要求。
响应于预定数量的HBR触发事件的上文的策略2（a）的应用可视为比响应于SBR触发事件的策略1（a）的应用更加有抢先性。此外，响应于预定数量的HBR触发事件的上文的策略2（b）的应用可视为比响应于SBR触发事件的策略1（b）的应用更加有抢先性。一般，当用于使非易失性存储器的区域引退的相应策略变得更加有抢先性，对于相同P/E周期计数可以使非易失性存储器的更多区域引退。用于使非易失性存储器的区域引退的这样的抢先性策略因此可以导致预留空间（over-provisioning）减少、写入放大增加和/或更高的持久性。
操作非易失性存储系统104中包括的NVM缺陷管理策略引擎110的示范性方法在下文参考图1a、1b和3描述。如在框302（参见图3）中描述的，NVM缺陷管理策略引擎110（参见图1a）监测多个触发事件以用于检测NVM设备108.1-108.n（参见图1a、1b）的所选设备中的可能缺陷。这样的触发事件可以包括至少一个HBR触发事件、至少一个SBR触发事件和/或至少一个XOR数据恢复触发事件。此外，这样的触发事件可以由LDPC解码器122在对从所选NVM设备读取的LDPC码字解码的一个或多个尝试期间生成。如在框304中描述的，做出关于触发事件的类型是否对应于SBR触发事件或XOR数据恢复触发事件的确定。在触发事件类型对应于SBR触发事件或XOR数据恢复触发事件的情况下，由NVM缺陷管理策略引擎110应用至少一个策略，其包括使主处理器102发出数据读取请求所针对的LDPC码字的NVM存储位置引退或使包括主处理器102发出数据读取请求所针对的LDPC码字的NVM存储位置的物理存储器页面引退的策略，如在框306中描绘的。如在框308中描绘的，关于触发事件的类型是否对应于预定数量的HBR触发事件做出进一步确定。在触发事件的类型对应于预定数量的HBR触发事件的情况下，由NVM缺陷管理策略引擎110应用至少一个另外的策略，其包括使主处理器102发出一个或多个数据读取请求所针对的LDPC码字的NVM存储位置引退或使包括主处理器102发出数据读取请求所针对的LDPC码字的NVM存储位置的物理存储器页面引退的策略，如在框310中描绘的。
图4描绘示范性计算机系统400，其可以配置成实现要求保护的本发明的系统和方法。如在图4中示出的，计算机系统400可以包括至少一个处理器402，其通过系统总线414可通信耦合于至少一个存储器404并且通过存储器总线415可通信耦合于NVM控制器420。计算机系统400可以进一步包括可通信耦合于系统总线414的键盘416和显示器418，以及可通信耦合于NVM控制器420的NVM缺陷管理策略引擎430和NVM设备412。NVM控制器420包括至少一个处理器420a，其操作以执行来自至少一个非暂时性存储介质（例如存储器420b或任何其他适合的存储介质）的至少一个程序，来访问可存储在NVM设备412内的一个或多个块/页面中的永久数据并且控制NVM缺陷管理策略引擎430的操作。处理器402操作以执行存储在至少一个非暂时性存储介质（例如存储器404或任何其他适合的存储介质）上的指令，以用于执行计算机系统400内的各种进程，其包括用于控制NVM控制器420的操作的一个或多个进程。存储器404可以包括一个或多个存储器部件，例如易失性存储器410，其可实现为动态随机存取存储器（DRAM）或任何其他适合的易失性存储器。存储器404还可以配置成存储由处理器402可执行的操作系统406，以及可由操作系统406运行的一个或多个应用408。响应于由应用408中的一个生成的请求，处理器402可以执行操作系统406来对易失性存储器410执行期望的数据写/读操作，和/或经由NVM控制器420对NVM设备412执行期望的块/页面写/读操作。
注意图4图示计算机系统400的示范性实施例，并且注意计算机系统400的其他实施例可包括比图4中图示的部件更多的部件或更少的部件。此外，部件可不同于如图4中图示的不同地设置。例如，在一些实施例中，NVM设备412可定位在计算机系统400经由互联网或任何其他适合的网络而可访问的远程位置处。另外，由计算机系统400的其他实施例中包含的各种部件执行的功能可与如本文描述的不同地分布在相应部件之中。
描述上文的公开系统和方法的示范性实施例后，可做出其他备选实施例或改变。例如，本文描述具有缺陷的物理存储器页面可以通过使它的数据内容重定位到非易失性存储器的另一个物理存储器页面或其他区域而引退。这样的数据重定位大体上意指有缺陷的物理存储器页面上的数据将尽可能快地被重定位到其他物理存储器页面以避免由于从有缺陷页面读取数据而出现的另外的触发事件，例如SBR触发事件。在完成数据重定位后，有缺陷页面（例如上页面、下页面）要永久地被引退。为了维持非易失性存储器的相邻字线之间期望的单元到单元耦合，以及维持相邻字线上期望的读-写缓冲区（RWB）裕度，适合的随机数据模式可以在每当要对包含引退页面的块/带编程时编程到引退页面（上或下）上。此外，如果引退页面对应于下页面，则关联的上页面可以通过在上页面编程期间修改下页面的预读电压而变得更鲁棒。这样，修改的下页面预读电压可以用于有效地将来自上页面的潜在错误推入下页面，该下页面要被引退并且再也不会被读取。
另外，本文描述上文的策略1（b）的应用可对存储引退块/页面和/或重映射地址的列表降低存储器要求。为了进一步降低这样的存储器要求，存储器引退的粒度可从单页面修改为一组页面。例如，如果这样的一组页面包括N个单面页面（例如，对于双面页面，N=2；对于四面页面，N=4），则存储器要求可降低至1/N。此外，存储的涉及引退块/页面和/或重映射地址列表的信息的量可以简化为所有引退页面（或页面组）的简单的位图，从而指示那些页面或页面组是否包含缺陷。
存储器引退粒度的进一步修改也是可能的。例如，在具有跨多个NVM设备配置为块（例如，方块）的带的独立随机磁盘阵列（RAID）中，对于相同条或片（die）中的所有块可使相同页面引退。备选地，如果对于相同片中的相同页面超过预定数量的块中出现一个或多个HBR触发事件，对于所有块可使相同页面引退。
下列示例关于公开的系统和方法的另外的说明性实施例。示例1是管理非易失性存储系统中的缺陷的方法，其中非易失性存储系统包括一个或多个非易失性存储器（NVM）设备。该方法包括由NVM缺陷管理策略引擎监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，其中多个触发事件中的每个具有关联的类型。方法进一步包括监测至少一个触发事件后由NVM缺陷管理策略引擎确定触发事件的类型以及由NVM缺陷管理策略引擎基于触发事件的类型将至少一个缺陷管理策略应用于NVM设备。
在示例2中，示例1的主旨可以可选地包括这样的特征，其中触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中将至少一个缺陷管理策略应用于NVM设备包括使主处理器发出数据读取请求所针对的码字的NVM存储位置引退。
在示例3中，示例1-2中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中将至少一个缺陷管理策略应用于NVM设备包括使物理存储器页面引退，该物理存储器页面包括主处理器发出数据读取请求所针对的码字的NVM存储位置。
在示例4中，示例1的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中将至少一个缺陷管理策略应用于NVM设备包括使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退。
在示例5中，示例1和4中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中将至少一个缺陷管理策略应用于NVM设备包括使包括主处理器发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
在示例6中，示例3和5中的任一个的主旨可以可选地包括在要对包含物理存储器页面的非易失性存储器的区域编程的情况下，将预定随机数据模式编程到物理存储器页面上。
在示例7中，示例3和5中的任一个的主旨可以可选地包括这样的特征，其中使物理存储器页面引退包括使一组页面引退。
在示例8中，示例3和5中的任一个的主旨可以可选地包括这样的特征，其中使物理存储器页面引退包括使NVM设备中的一个或多个中的多个块中的相同页面引退。
示例9是非易失性存储系统，其包括：非易失性存储器（NVM）控制器；一个或多个NVM设备，其可通信耦合于NVM控制器；以及NVM缺陷管理策略引擎，其可通信耦合于NVM控制器。NVM缺陷管理策略引擎操作成监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，其中多个触发事件中的每个具有关联的类型。NVM缺陷管理策略引擎进一步操作成在监测至少一个触发事件后确定触发事件的类型，并且基于触发事件的类型将至少一个缺陷管理策略应用于NVM设备。
在示例10中，示例9的主旨可以可选地包括这样的特征，其中
触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中NVM缺陷管理策略引擎进一步操作成在监测软位读触发事件或XOR数据恢复事件后使主处理器发出数据读取请求所针对的码字的NVM存储位置引退。
在示例11中，示例9-10中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括软位读触发事件和XOR数据恢复触发事件中的一个或多个，并且其中NVM缺陷管理策略引擎进一步操作成在监测软位读触发事件或XOR数据恢复触发事件后使包括主处理器发出所述数据读请求所针对的码字的NVM存储位置的物理存储器页面引退。
在示例12中，示例9的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中NVM缺陷管理策略引擎进一步操作成在监测所述预定数量的硬位读触发事件后使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退。
在示例13中，示例9和12中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中NVM缺陷管理策略引擎进一步操作成在监测预定数量的硬位读触发事件后使包括主处理器发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
在示例14中，示例11和13中的任一个的主旨可以可选地包括这样的特征，其中NVM控制器操作成在要对包含物理存储器页面的非易失性存储器的区域编程的情况下控制预定随机数据模式到物理存储器页面上的编程。
示例15是计算机系统，其包括：系统总线；存储器总线；显示器，其可通信耦合于系统总线；至少一个易失性存储器，其耦合于系统总线；以及示例9的非易失性存储系统，其可通信耦合于存储器总线。
示例16是非易失性存储系统，其包括一个或多个非易失性存储器（NVM）设备，其中该系统包括：用于监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷的部件，其中多个触发事件中的每个具有关联的类型。系统进一步包括用于在监测至少一个触发事件后确定触发事件的类型的部件，和用于基于触发事件的类型将至少一个缺陷管理策略应用于NVM设备的部件。
在示例17中，示例16的主旨可以可选地包括这样的特征，其中触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中系统进一步包括用于在监测软位读触发事件或XOR数据恢复触发事件后使主处理器发出数据读取请求所针对的码字的NVM存储位置引退的部件。
在示例18中，示例16和17中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中系统进一步包括用于在监测软位读触发事件或XOR数据恢复触发事件后使包括主处理器发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退的部件。
在示例19中，示例16的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中系统进一步包括用于在监测预定数量的硬位读触发事件后使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退的部件。
在示例20中，示例16和19中的任一个的主旨可以可选地包括这样的特征，其中触发事件的类型包括预定数量的硬位读触发事件，并且其中系统进一步包括用于在监测预定数量的硬位读触发事件后使包括主处理器发出数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退的部件。
示例21是计算机可读介质，其包括用于访问可存储在计算机系统中的非易失性存储器（NVM）设备内的数据的可执行指令。计算机系统包括至少一个处理器，并且计算机可读存储介质包括可执行指令，用于监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，其中多个触发事件中的每个具有关联的类型。计算机可读存储介质进一步包括可执行指令，用于在监测至少一个触发事件后确定触发事件的类型并且基于触发事件的类型将至少一个缺陷管理策略应用于NVM设备。
尽管本文描述公开的主旨的各种实施例的说明性示例，相关领域内普通技术人员将意识到可备选地使用实现公开主旨的其他方式。在前面的描述中，描述公开主旨的各种方面。为了解释目的，阐述特定系统、装置、方法和配置以便提供对公开的主旨的全面理解。然而，主旨可在没有本文描述的特定细节的情况下实践，这对具有该公开权益的相关领域内的技术人员将是明显的。在其他实例中，众所周知的特征、部件和/或模块被省略、简化或组合以便不混淆公开的主旨。
注意，如本文采用的术语“操作成”意指对应设备、系统、装置等在设备、系统或装置处于其通电状态时针对其期望功能性能够操作或适于操作。此外，公开的主旨的各种实施例可在硬件、固件、软件或其某种组合中实现，并且可参考或结合例如指令、函数、规程、数据结构、逻辑、应用程序、设计表示和/或设计的模拟、仿真和/或制造的格式等程序代码描述，该程序代码在被机器访问时导致该机器执行任务、定义抽象数据类型或低级硬件上下文或产生结果。
另外注意在图中图示的技术可以使用在一个或多个计算设备上存储和/或执行的代码和/或数据来实现，例如通用计算机或计算设备。这样的计算机或计算设备使用例如机器可读存储介质（例如，磁盘、光盘、随机存取存储器（RAM）、只读存储器（ROM）、闪速存储器设备、相变存储器）和机器可读通信介质（例如，电、光、声或其他形式的传播信号，例如载波、红外信号、数字信号等）等机器可读介质来存储和传达代码和/或数据（在内部和/或通过网络与其他计算设备）。
本文采用的元素、操作或指令不应解释为对应用是关键或必不可少的，除非如此明确描述。同样，如本文采用的，冠词“一”意在包括一个或多个项。在意指仅仅一个项的情况下，采用术语“一个”或相似语言。此外，短语“基于”意在指“至少部分基于”，除非另外明确规定。
规定本发明不限于本文公开的特定实施例，但本发明将包括落在下列所附的权利要求的范围内的任意和所有特定实施例和等同。

Claims (21)

1.一种管理非易失性存储系统中的缺陷的方法，所述非易失性存储系统包括一个或多个非易失性存储器（NVM）设备，所述方法包括：
由NVM缺陷管理策略引擎监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，所述多个触发事件中的每个具有关联的类型；
监测至少一个触发事件后，由所述NVM缺陷管理策略引擎确定所述触发事件的类型；以及
由所述NVM缺陷管理策略引擎基于所述触发事件的类型将至少一个缺陷管理策略应用于所述NVM设备。
2.如权利要求1所述的方法，其中所述触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中将所述至少一个缺陷管理策略应用于所述NVM设备包括使主处理器发出数据读取请求所针对的码字的NVM存储位置引退。
3.如权利要求1或2所述的方法，其中所述触发事件的类型包括所述软位读触发事件和所述XOR数据恢复触发事件中的一个或多个，并且其中将所述至少一个缺陷管理策略应用于所述NVM设备包括使包括所述主处理器发出所述数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
4.如权利要求1所述的方法，其中所述触发事件的类型包括预定数量的硬位读触发事件，并且其中将所述至少一个缺陷管理策略应用于所述NVM设备包括使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退。
5.如权利要求1或4所述的方法，其中所述触发事件的类型包括预定数量的硬位读触发事件，并且其中将所述至少一个缺陷管理策略应用于所述NVM设备包括使包括所述主处理器发出所述数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
6.如权利要求3或5所述的方法，其进一步包括：
在要对包含所述物理存储器页面的非易失性存储器的区域编程的情况下，将预定随机数据模式编程到所述物理存储器页面上。
7.如权利要求3或5所述的方法，其中使所述物理存储器页面引退包括使一组页面引退。
8.如权利要求3或5所述的方法，其中使所述物理存储器页面引退包括使所述NVM设备中的一个或多个中的多个块中的相同页面引退。
9.一种非易失性存储系统，其包括：
非易失性存储器（NVM）控制器；
一个或多个NVM设备，其可通信耦合于所述NVM控制器；以及
NVM缺陷管理策略引擎，其可通信耦合于所述NVM控制器，其中所述NVM缺陷管理策略引擎操作成：
监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，所述多个触发事件中的每个具有关联的类型；
监测至少一个触发事件后，确定所述触发事件的类型；以及
基于所述触发事件的类型将至少一个缺陷管理策略应用于所述NVM设备。
10.如权利要求9所述的系统，其中所述触发事件的类型包括软
位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中所述NVM缺陷管理策略引擎进一步操作成在监测所述软位读触发事件或所述XOR数据恢复事件后使主处理器发出数据读取请求所针对的码字的NVM存储位置引退。
11.如权利要求9或10所述的系统，其中所述触发事件的类型包括所述软位读触发事件和所述XOR数据恢复触发事件中的一个或多个，并且其中所述NVM缺陷管理策略引擎进一步操作成在监测所述软位读触发事件或所述XOR数据恢复触发事件后使包括所述主处理器发出所述数据读请求所针对的码字的NVM存储位置的物理存储器页面引退。
12.如权利要求9所述的系统，其中所述触发事件的类型包括预定数量的硬位读触发事件，并且其中所述NVM缺陷管理策略引擎进一步操作成在监测所述预定数量的硬位读触发事件后使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退。
13.如权利要求9或12所述的系统，其中所述触发事件的类型包括所述预定数量的硬位读触发事件，并且其中所述NVM缺陷管理策略引擎进一步操作成在监测所述预定数量的硬位读触发事件后使包括所述主处理器发出所述数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退。
14.如权利要求11或13所述的系统，其中所述NVM控制器操作成在要对包含所述物理存储器页面的非易失性存储器的区域编程的情况下控制预定随机数据模式到所述物理存储器页面上的编程。
15.一种计算机系统，其包括：
系统总线；
存储器总线；
显示器，其可通信耦合于所述系统总线；
至少一个易失性存储器，其耦合于所述系统总线；以及
如权利要求9所述的非易失性存储系统，其可通信耦合于所述存储器总线。
16.一种非易失性存储系统，其包括一个或多个非易失性存储器（NVM）设备，所述系统包括：
用于监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷的部件，所述多个触发事件中的每个具有关联的类型；
用于在监测至少一个触发事件后确定所述触发事件的类型的部件；以及
用于基于所述触发事件的类型将至少一个缺陷管理策略应用于所述NVM设备的部件。
17.如权利要求16所述的系统，其中所述触发事件的类型包括软位读触发事件和异或（XOR）数据恢复触发事件中的一个或多个，并且其中所述系统进一步包括：
用于在监测所述软位读触发事件或所述XOR数据恢复触发事件后使主处理器发出数据读取请求所针对的码字的NVM存储位置引退的部件。
18.如权利要求16或17所述的系统，其中所述触发事件的类型包括所述软位读触发事件和所述XOR数据恢复触发事件中的一个或多个，并且其中所述系统进一步包括：
用于在监测所述软位读触发事件或所述XOR数据恢复触发事件后使包括所述主处理器发出所述数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退的部件。
19.如权利要求16所述的系统，其中所述触发事件的类型包括预定数量的硬位读触发事件，并且其中所述系统进一步包括：
用于在监测所述预定数量的硬位读触发事件后使主处理器发出一个或多个数据读取请求所针对的码字的NVM存储位置引退的部件。
20.如权利要求16或19所述的系统，其中所述触发事件的类型包括所述预定数量的硬位读触发事件，并且其中所述系统进一步包括：
用于在监测所述预定数量的硬位读触发事件后使包括所述主处理器发出所述数据读取请求所针对的码字的NVM存储位置的物理存储器页面引退的部件。
21.一种计算机可读存储介质，其包括可执行指令，用于访问可存储在计算机系统中的非易失性存储器（NVM）设备内的数据，所述计算机系统包括至少一个处理器，所述计算机可读存储介质包括可执行指令，用于：
监测多个触发事件以用于检测至少一个NVM设备中的可能缺陷，所述多个触发事件中的每个具有关联的类型；
在监测至少一个触发事件后确定所述触发事件的类型；以及
基于所述触发事件的类型将至少一个缺陷管理策略应用于所述NVM设备。
CN201480058193.4A 2013-11-22 2014-10-21 用于nand闪速存储器的缺陷管理策略 Active CN105637591B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/087282 2013-11-22
US14/087,282 US9535777B2 (en) 2013-11-22 2013-11-22 Defect management policies for NAND flash memory
PCT/US2014/061486 WO2015076963A1 (en) 2013-11-22 2014-10-21 Defect management policies for nand flash memory

Publications (2)

Publication Number Publication Date
CN105637591A true CN105637591A (zh) 2016-06-01
CN105637591B CN105637591B (zh) 2019-06-14

Family

ID=53180004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480058193.4A Active CN105637591B (zh) 2013-11-22 2014-10-21 用于nand闪速存储器的缺陷管理策略

Country Status (5)

Country Link
US (1) US9535777B2 (zh)
EP (1) EP3072134B1 (zh)
KR (1) KR101995748B1 (zh)
CN (1) CN105637591B (zh)
WO (1) WO2015076963A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053451A (zh) * 2021-03-05 2021-06-29 深圳三地一芯电子有限责任公司 Nandflash内生成softbit的方法、系统、主机以及储存介质

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059742B1 (en) 2013-03-15 2015-06-16 Western Digital Technologies, Inc. System and method for dynamic scaling of LDPC decoder in a solid state drive
US9286155B1 (en) * 2013-05-24 2016-03-15 Marvell International Ltd. Systems and methods for generating soft information in a flash device
US10733069B2 (en) 2013-12-04 2020-08-04 International Business Machines Corporation Page retirement in a NAND flash memory system
US9274882B2 (en) * 2013-12-04 2016-03-01 International Business Machines Corporation Page retirement in a NAND flash memory system
TWI556249B (zh) * 2014-11-07 2016-11-01 群聯電子股份有限公司 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
US9766814B2 (en) * 2015-08-10 2017-09-19 Intel Corporation Method and apparatus for defect management in a non-volatile memory device
US10120751B2 (en) 2015-09-25 2018-11-06 Intel Corporation Techniques to recover data using exclusive OR (XOR) parity information
US20170115900A1 (en) * 2015-10-23 2017-04-27 International Business Machines Corporation Dummy page insertion for flexible page retirement in flash memory storing multiple bits per memory cell
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
CN108701488A (zh) * 2015-12-01 2018-10-23 科内克斯实验室公司 用于在逻辑上去除非易失性存储器存储设备中的缺陷页的方法和装置
US9417809B1 (en) * 2015-12-07 2016-08-16 International Business Machines Corporation Efficient management of page retirement in non-volatile memory utilizing page retirement classes
US10256842B2 (en) * 2016-03-03 2019-04-09 Intel Corporation Technologies for correcting flipped bits for an error correction decode process
US9910606B2 (en) 2016-03-23 2018-03-06 Seagate Technology Llc End of life extension of solid state memory
US10453547B2 (en) 2017-06-16 2019-10-22 Seagate Technologies Llc Monitoring a memory for retirement
US10163500B1 (en) * 2017-09-30 2018-12-25 Intel Corporation Sense matching for hard and soft memory reads
US10599515B2 (en) 2017-12-21 2020-03-24 Intel Corporation Transfer of encoded data stored in non-volatile memory for decoding by a controller of a memory device
US20190042112A1 (en) * 2018-03-20 2019-02-07 Intel Corporation Data storage device with defective die indicator
US10839916B2 (en) * 2018-04-09 2020-11-17 Intel Corporation One-sided soft reads
KR102586741B1 (ko) * 2018-04-23 2023-10-11 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10699797B2 (en) 2018-04-27 2020-06-30 Seagate Technology Llc Storage area retirement in a storage device
US11579772B2 (en) 2020-11-25 2023-02-14 Micron Technology, Inc. Managing page retirement for non-volatile memory
US11922025B2 (en) 2021-11-24 2024-03-05 Micron Technology, Inc. Memory device defect scanning
CN114327263A (zh) * 2021-12-15 2022-04-12 中国航空工业集团公司成都飞机设计研究所 一种飞控计算机nvm多层次管理方法
US20230342244A1 (en) * 2022-04-20 2023-10-26 Western Digital Technologies, Inc. Read Look Ahead Optimization According To NVMe Dataset Management Hints

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470641A (zh) * 2007-08-06 2009-07-01 财团法人工业技术研究院 储存媒体的损坏管理方法及其系统
US20100122148A1 (en) * 2008-11-10 2010-05-13 David Flynn Apparatus, system, and method for predicting failures in solid-state storage
US20110055468A1 (en) * 2003-10-03 2011-03-03 Gonzalez Carlos J Flash Memory Data Correction and Scrub Techniques
CN102227876A (zh) * 2009-01-16 2011-10-26 Lsi公司 用于存储装置测试的ldpc码纠错能力调节
US20120159281A1 (en) * 2006-12-03 2012-06-21 Anobit Technologies Ltd. Automatic defect management in memory devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619644A (en) * 1995-09-18 1997-04-08 International Business Machines Corporation Software directed microcode state save for distributed storage controller
US5968182A (en) * 1997-05-12 1999-10-19 International Business Machines Corporation Method and means for utilizing device long busy response for resolving detected anomalies at the lowest level in a hierarchical, demand/response storage management subsystem
US6931571B2 (en) * 2001-11-20 2005-08-16 Hewlett-Packard Development Company, L.P. Method and apparatus for handling transient memory errors
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7861139B2 (en) * 2007-01-26 2010-12-28 Micron Technology, Inc. Programming management data for NAND memories
US7966550B2 (en) 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
BRPI0811669B1 (pt) * 2007-07-02 2020-01-14 Ibm método, controlador de armazenamento e equipamento para priorização de interrupções em um controlador de armazenamento
US8347029B2 (en) 2007-12-28 2013-01-01 Intel Corporation Systems and methods for fast state modification of at least a portion of non-volatile memory
US8503238B1 (en) * 2010-07-21 2013-08-06 Sk Hynix Memory Solutions Inc. Error recovery for flash memory
US8549382B2 (en) 2010-12-17 2013-10-01 Intel Corporation Storage drive with LDPC coding
US8560922B2 (en) 2011-03-04 2013-10-15 International Business Machines Corporation Bad block management for flash memory
US9086983B2 (en) * 2011-05-31 2015-07-21 Micron Technology, Inc. Apparatus and methods for providing data integrity
US8549380B2 (en) 2011-07-01 2013-10-01 Intel Corporation Non-volatile memory error mitigation
WO2013089715A1 (en) 2011-12-14 2013-06-20 Intel Corporation Storage of codeword portions
US9477670B2 (en) 2012-04-02 2016-10-25 Hewlett Packard Enterprise Development Lp Information management policy based on relative importance of a file
US9135100B2 (en) * 2013-03-14 2015-09-15 Micron Technology, Inc. Cooperative memory error detection and repair

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110055468A1 (en) * 2003-10-03 2011-03-03 Gonzalez Carlos J Flash Memory Data Correction and Scrub Techniques
US20120159281A1 (en) * 2006-12-03 2012-06-21 Anobit Technologies Ltd. Automatic defect management in memory devices
CN101470641A (zh) * 2007-08-06 2009-07-01 财团法人工业技术研究院 储存媒体的损坏管理方法及其系统
US20100122148A1 (en) * 2008-11-10 2010-05-13 David Flynn Apparatus, system, and method for predicting failures in solid-state storage
CN102227876A (zh) * 2009-01-16 2011-10-26 Lsi公司 用于存储装置测试的ldpc码纠错能力调节

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053451A (zh) * 2021-03-05 2021-06-29 深圳三地一芯电子有限责任公司 Nandflash内生成softbit的方法、系统、主机以及储存介质
CN113053451B (zh) * 2021-03-05 2022-05-10 深圳三地一芯电子有限责任公司 Nandflash内生成softbit的方法、系统、主机以及储存介质

Also Published As

Publication number Publication date
EP3072134B1 (en) 2023-10-04
EP3072134A4 (en) 2017-06-21
US20150149818A1 (en) 2015-05-28
KR20160087799A (ko) 2016-07-22
WO2015076963A1 (en) 2015-05-28
US9535777B2 (en) 2017-01-03
CN105637591B (zh) 2019-06-14
KR101995748B1 (ko) 2019-07-03
EP3072134A1 (en) 2016-09-28

Similar Documents

Publication Publication Date Title
CN105637591A (zh) 用于nand闪速存储器的缺陷管理策略
US10020072B2 (en) Detect developed bad blocks in non-volatile memory devices
US11287998B2 (en) Read count scaling factor for data integrity scan
US9135112B2 (en) Policy for read operations addressing on-the-fly decoding failure in non-volatile memory
US20200152280A1 (en) Read disturb scan consolidation
US9875035B2 (en) Memory system having a read and copy-back operation and method for the same
US20130024735A1 (en) Solid-state memory-based storage method and device with low error rate
US11430540B2 (en) Defective memory unit screening in a memory system
US11688483B2 (en) Managing block retirement for temporary operational conditions
US20230017942A1 (en) Memory sub-system event log management
US11810627B2 (en) Selective read disturb sampling
CN112673356B (zh) 快速非易失性存储装置恢复技术
CN105489242A (zh) 数据储存器件及其操作方法
US11443826B2 (en) Storage area retirement in a storage device
US10475522B2 (en) Memory system including a delegate page and method of identifying a status of a memory system
US11748008B2 (en) Changing of memory components to be used for a stripe based on an endurance condition
US20230393920A1 (en) Adaptive wear leveling for endurance compensation
US20240062839A1 (en) Performing block-level media management operations for block stripes in a memory device
US20220050618A1 (en) Memory sub-system retirement determination
CN109582492A (zh) 减轻错误控制编码中的静默数据损坏

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant