CN105633164A - 具有场电极的功率晶体管 - Google Patents

具有场电极的功率晶体管 Download PDF

Info

Publication number
CN105633164A
CN105633164A CN201510830240.9A CN201510830240A CN105633164A CN 105633164 A CN105633164 A CN 105633164A CN 201510830240 A CN201510830240 A CN 201510830240A CN 105633164 A CN105633164 A CN 105633164A
Authority
CN
China
Prior art keywords
field plate
groove
semiconductor fin
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510830240.9A
Other languages
English (en)
Inventor
M.巴特尔斯
R.魏斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN105633164A publication Critical patent/CN105633164A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有场电极的功率晶体管。公开的是半导体器件和用于产生半导体器件的方法。半导体器件包含至少两个晶体管单元。这些至少两个晶体管单元中的每个包含：半导体本体的半导体鳍中的漏极区、漂移区以及本体区；邻接本体区的源极区；邻近本体区并且通过栅极电介质与本体区电介质绝缘的栅极电极；以及通过场电极电介质与漂移区电介质绝缘并且被连接到源极区的场电极。场电极电介质被布置在半导体鳍与场电极之间的第一沟槽中。所述至少两个晶体管单元包含第一晶体管单元以及第二晶体管单元。第一晶体管单元的半导体鳍通过不同于第一沟槽的第二沟槽与第二晶体管单元的半导体鳍分离。

Description

具有场电极的功率晶体管
技术领域
本发明的实施例涉及功率晶体管，特别地，功率场效应晶体管。
背景技术
功率晶体管，特别地，功率场效应晶体管，诸如功率MOSFET（金属氧化物场效应晶体管）或者功率IGBT（绝缘栅双极型晶体管）在驱动应用诸如电动机驱动应用或者功率转换应用诸如AC/DC转换器、DC/AC转换器或者DC/DC转换器中被广泛地用作电子开关。
需要提供能够阻断高电压并且具有低的比导通电阻（与功率晶体管的半导体区域（芯片大小）相乘的导通电阻）的功率晶体管。另外，针对尤其如果在相同的晶片上制造的简单模拟或逻辑电路使用最小型的晶体管是非常有用的。
发明内容
一个实施例涉及功率晶体管。功率晶体管包含至少两个晶体管单元，每个晶体管单元包含：半导体本体的半导体鳍中的漏极区、漂移区以及本体区；邻接本体区的源极区；邻近本体区并且通过栅极电介质与本体区电介质绝缘的栅极电极；以及通过场电极电介质与漂移区电介质绝缘并且被连接到源极区的场电极。场电极电介质被布置在半导体鳍与场电极之间的第一沟槽中。所述至少两个晶体管单元包括第一晶体管单元以及第二晶体管单元。第一晶体管单元的半导体鳍通过不同于第一沟槽的第二沟槽与第二晶体管单元的半导体鳍分离。
另一个实施例涉及方法。所述方法包含：在邻近第一半导体鳍的第一沟槽以及邻近第二半导体鳍的第二沟槽中的每个中形成栅极电极、栅极电极电介质以及场电极电介质；在第一与第二半导体鳍之间的第三沟槽中形成绝缘层；形成第一场电极，所述第一场电极与绝缘层和第一半导体鳍间隔分开并且邻近在第一沟槽中形成的场电极电介质；以及形成第二场电极，所述第二场电极与绝缘层和第二半导体鳍间隔分开并且邻近在第二沟槽中形成的场电极电介质。
附图说明
参考附图解释示例。附图用于说明基本原理，以便仅仅对于理解所述基本原理是必要的方面被图解。附图不是成比例的。在附图中，相同的参考字符表示相似的特征。
图1图解根据一个实施例的功率晶体管的垂直的横截面视图；
图2图解根据一个实施例的在图1中示出的功率晶体管的顶视图；
图3图解根据一个实施例的功率晶体管的垂直的横截面视图；
图4图解根据一个实施例的在图3中示出的功率晶体管的顶视图；
图5图解根据另一个实施例的功率晶体管的垂直的横截面视图；
图6示出根据一个实施例的在图1、3和5中示出的功率晶体管中的一个在与图1、3和5中示出的剖面正交的剖面中的垂直的横截面视图；
图7图解根据一个实施例的在图1、3和5中示出的功率晶体管中的一个的顶视图；
图8图解在图7中示出的功率晶体管的垂直的横截面视图；
图9示出在图1、3和5中示出的功率晶体管中的一个在与图1、3和5中示出的剖面正交的剖面中的垂直的横截面视图；
图10A-10H图解根据一个实施例的用于产生功率晶体管的方法。
具体实施方式
在下面的具体描述中，参考了附图。附图形成本描述的一部分并且以图解的方式示出特定的实施例，在所述特定的实施例中可以实践本发明。将理解的是在本文中描述的各种实施例的特征可以互相组合，除非另外具体地指出。
图1和2图解根据一个实施例的功率晶体管。图1示出半导体本体100的一部分的垂直的横截面视图，在所述半导体本体100中集成了功率晶体管的有源器件区，并且图2示出半导体本体100的顶视图。参照图1和2，功率晶体管包含多个基本上同样的晶体管单元。“基本上同样的”意指单独的晶体管单元具有同样的器件特征，但是在它们在半导体本体100中的方位方面可以是不同的。特别地，功率晶体管包含至少两个晶体管单元101、102，其在下面将分别被称为第一和第二晶体管单元。在下面，当参考晶体管单元中的任意一个或者多个晶体管单元时，并且当在单独的晶体管单元之间的区别没有必要时，参考字符10将被用于表示多个晶体管单元中的一个或多个。
参照图1，每个晶体管单元10包含在半导体本体100的半导体鳍中的漏极区11、漂移区12以及本体区13。进一步，源极区14邻接每个晶体管单元10的本体区13。在本实施例中，单独的晶体管单元10共同具有源极区14。即，源极区14是邻接单独的晶体管单元10的本体区13的连续的半导体区，其中单独的晶体管单元10的本体区13（以及漏极区11和漂移区12）是分离的半导体区。在另一个实施例中，每个单独的晶体管的源极和/或本体区可以在结构上被分离但是被电气地连接。
参照图1，每个晶体管单元10进一步包含邻近本体区13并且通过栅极电介质31与本体区13电介质绝缘的栅极电极21。进一步，场电极41通过场电极电介质32与漂移区12电介质绝缘并且被电气地连接到源极区14。
图3和4图解功率晶体管的一个实施例，所述功率晶体管包含至少三个晶体管单元。除了参考图1和2解释的第一和第二晶体管单元101、102之外，在图3和4中示出的功率晶体管包含邻近第一晶体管单元101的第三晶体管单元103。在这个实施例中，两个相邻的晶体管单元分享一个场电极41。即，同一个场电极41通过一个场电极电介质32与一个晶体管单元的漂移区电介质绝缘，并且通过另一个场电极电介质32与另一个晶体管单元的漂移区12电介质绝缘。例如，第一晶体管单元101和第三晶体管单元103分享一个场电极41，以便第一和第三晶体管单元101、103的场电极41通过第一晶体管单元101的场电极电介质32与第一晶体管单元101的漂移区12电介质绝缘，并且通过第三晶体管单元103的场电极电介质32与相邻的第三晶体管单元103的漂移区12电介质绝缘。等同地，第二晶体管单元102与邻近第二晶体管单元102的第四晶体管单元分享一个场电极，以便第二和第四晶体管单元102、104的场电极41通过第二晶体管单元102的场电极电介质32与第二晶体管单元102的漂移区12电介质绝缘，并且通过第四晶体管单元103的场电极电介质32与相邻的第四晶体管单元104的漂移区12电介质绝缘。
在图1和3中示出的实施例中，每个晶体管单元10的栅极电极21、栅极电介质31以及场电极电介质32（其中在图3中，参考字符10代表晶体管单元101-104）被布置在邻近相应的晶体管单元10的漏极区11、漂移区12以及本体区13的第一沟槽中。场电极可以在横向的方向终止功率晶体管，或者如在图3中图解的那样，可以被定位于分享场电极41的两个晶体管单元的第一沟槽之间。
在图3中示出的实施例中，由第一晶体管单元101与第三晶体管单元103分享的场电极41被布置在容纳第一晶体管单元101的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽与容纳第三晶体管单元103的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽之间。等同地，由第二晶体管单元102与第四晶体管单元104分享的场电极41被布置在容纳第二晶体管单元102的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽与容纳第四晶体管单元104的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽之间。
包含第一晶体管单元101的漏极区11、漂移区12以及本体区13的半导体鳍通过包含电气绝缘的或者电介质绝缘的材料33的第二沟槽与包含第二晶体管单元102的漏极区11、漂移区12以及本体区13的半导体鳍分离。
在图1和3中示出的实施例中，第一晶体管单元101与第二晶体管单元102基本上是轴对称的，其中对称轴通过具有绝缘材料33的第二沟槽。在图3中示出的实施例中，第一晶体管单元101和第三晶体管单元103以及第二晶体管单元102和第四晶体管单元104基本上是轴对称的，其中对称轴通过共同的场电极41。
参照图1和3，单独的晶体管单元10通过使它们的漏极区11电气地连接到漏极节点D、通过使它们的栅极电极21经栅极节点G电气地连接、并且通过使源极区14连接到源极节点S而被并联连接。在图1中仅仅示意地图解了漏极区11与漏极节点D之间的电气连接。能够使用在半导体本体的顶部上实施的传统的接线布置来实施这个电气连接。等同地，在图1和3中仅仅示意地图解了场电极41与源极节点S之间的电气连接。在图1和3中以点线图解了栅极电极21与栅极节点G之间的电气连接。在图1和3中示出的实施例中，这些栅极电极21被埋在第一沟槽中的场电极电介质32之下。参考以下本文中的图6解释了这些栅极电极21如何被连接到栅极节点G的一个方式。
在图1和3中，参考字符101表示单独的晶体管单元10的半导体鳍的表面。参考字符102表示场电极41的表面，参考字符103表示场电极电介质32的表面，并且参考字符104表示在第二沟槽中的绝缘材料33的表面。根据一个实施例，这些表面101、102、103以及104基本上在相同的水平面中。漏极区11可以在表面101处被接触以便将漏极区11连接到漏极端子D，并且场电极41可以在表面102中被接触以便将场电极41连接到共同的源极节点S。
参照图1和3，每个晶体管单元10的半导体鳍具有第一宽度w1。这个第一宽度w1对应于在邻接半导体鳍并且容纳场电极电介质32的第一沟槽与邻接半导体鳍并且容纳绝缘材料33的第二沟槽之间的距离。根据一个实施例，从在10nm（纳米）与100nm之间的范围选择第一宽度w1。根据一个实施例，单独的晶体管单元10的半导体鳍具有基本上相同的第一宽度w1。根据另一个实施例，单独的半导体鳍的第一宽度w1是彼此不同的。
当由两个晶体管单元分享场电极41（如图3中图解的那样）时，场电极41的宽度w2可以在参考以上的第一宽度w1所解释的相同的范围中。当场电极41终止具有数个晶体管单元的单元区时，它可以更宽。场电极电介质32的第三宽度w3例如是在30nm与300nm之间。因为参照图1和3，场电极电介质33填充在栅极电极21与栅极电介质31之上的沟槽，所以场电极电介质33的宽度w3大于栅极电介质31的厚度。
第一宽度w1是半导体鳍在半导体本体100的第一水平方向x中的尺寸。参照示出半导体本体100的顶视图的图2和4，具有漏极区11、漂移区12以及本体区13（然而图2和4仅仅示出漏极区11）的半导体鳍具有在与第一水平方向x正交的方向中的长度。在图2和4中，点线示出在第一沟槽中场电极电介质32以下的栅极电极的位置。根据一个实施例，半导体鳍的长度比第一宽度w1更长得多。根据一个实施例，所述长度与宽度w1之间的比例是至少2：1、至少100：1、至少1000：1或者至少10000：1。这同样分别应用于场电极41的长度与对应的宽度w2、以及场电极电介质32的长度与对应的宽度w3之间的比例。
在图1-4中示出的功率晶体管是FET（场效应晶体管），并且更具体地，MOSFET（金属氧化物场效应晶体管）或者IGBT（绝缘栅双极型晶体管）。应该指出的是如在本文中使用的术语MOSFET表示具有绝缘的栅极电极的任何类型的场效应晶体管（经常被称为IGFET）而不依赖于栅极电极是否包含金属或者另一类型的导电材料并且不依赖于栅极电介质是否包含氧化物或者另一类型的电介质绝缘材料。单独的晶体管单元10的漏极区11、漂移区12、本体区13以及源极区14可以包含传统的单晶半导体材料诸如例如硅（Si）、锗（Ge）、碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）等。栅极电极21可以包含金属、TiN、碳或者高掺杂的多晶半导体材料，诸如多晶硅或者多孔硅。栅极电介质31可以包含氧化物诸如例如二氧化硅（SiO2）、氮化物诸如例如氮化硅（Si3N4）、氮氧化物等。像栅极电极21那样，场电极41可以包含金属、TiN、碳或者高掺杂的多晶半导体材料。像栅极电介质31那样，场电极电介质32可以包含氧化物或氮化物或氮氧化物。这同样应用于绝缘材料33。
功率晶体管能够被实施为n型晶体管或者为p型晶体管。在第一种情况下，每个晶体管单元10的源极区14以及漂移区12是n掺杂的。在第二种情况下，每个晶体管单元10的源极区14以及漂移区12是p掺杂的。进一步，晶体管能够被实施为增强型（常关型）晶体管或者为耗尽型（常开型）晶体管。在第一种情况下，本体区13具有与源极区14和漂移区12的掺杂类型互补的掺杂类型。在第二种情况下，本体区13具有与源极14和漂移区12的掺杂类型对应的掺杂类型。进一步，晶体管能够被实施为MOSFET或者为IGBT。在MOSFET中，漏极区具有与源极区相同的掺杂类型。IGBT（绝缘栅双极型晶体管）与MOSFET不同在于漏极区11（其还被称为IGBT中的集电极区）具有与源极和漂移区14、12的掺杂类型互补的掺杂类型。
漏极区11的掺杂浓度例如是在1E19cm-3与1E21cm-3之间，漂移区12的掺杂浓度例如是在1E14cm-3与1E18cm-3之间，本体区13的掺杂浓度例如是在1E14cm-3与1E18cm-3之间，以及源极区14的掺杂浓度例如是在1E17cm-3与1E21cm-3之间。
参照图1和3，源极区14是埋没的半导体区（半导体层），其远离单独的半导体鳍的表面101。根据（在图1和3中以虚线图解的）一个实施例，源极区14邻接可以提供功率晶体管的机械稳定性的载体50。根据一个实施例，载体50是半导体衬底。这个半导体衬底可以具有与源极区14的掺杂类型互补的掺杂类型。根据另一个实施例，载体50包含半导体衬底以及在衬底上的绝缘层。在这个实施例中，源极区14可以邻接载体50的绝缘层。
在图1中示出的功率晶体管能够像传统的场效应晶体管那样，即像传统的MOSFET或者传统的IGBT那样操作。能够通过经由栅极节点G对单独的栅极电极21施加合适的驱动电势来接通或者切断功率晶体管。当施加到栅极电极21的驱动电势是使得在源极区14与漂移区12之间的本体区13中存在导电沟道时，功率晶体管被接通（处于开态）。当功率晶体管被实施为增强型晶体管时，当对应的栅极电极21被偏置使得在本体区13中沿着栅极电极电介质31存在反型沟道时，在每个晶体管单元的本体区13中存在导电沟道。例如，在n型增强型晶体管中，将被施加到栅极电极21以便接通晶体管的驱动电势是如下电势：所述电势相对于在源极节点S处的电势是正的。在耗尽型晶体管中，当栅极电极21被偏置使得栅极电极21不导致本体区13被耗尽时，在每个晶体管单元10的本体区13中存在导电沟道。例如，在耗尽型晶体管中，在栅极电极21处的电势可以对应于在源极节点S处的电势以便接通晶体管。
当功率晶体管处于关态并且电压被施加在漏极和源极节点D、S之间时，耗尽区（空间电荷区）可以从本体区13开始在漂移区12中扩展。例如，在n型晶体管中，当正电压被施加在漏极和源极节点D、S之间时并且当晶体管处于关态时，耗尽区在漂移区12中扩展。在漂移区12中扩展的耗尽区与漂移区12中电离的掺杂剂原子相关联。在图1中示出的功率晶体管中，漂移区12中的这些电离的掺杂剂原子的一部分在场电极41中找到对应的反电荷。从具有邻近漂移区的场电极（场板）的场效应晶体管得知这个效应。在不减少电压阻断能力的情况下，场电极，诸如在图1中示出的场电极41，允许将功率晶体管实施为具有高于没有场电极的相当的功率晶体管的掺杂浓度的漂移区12的掺杂剂浓度。然而，漂移区11的更高的掺杂浓度提供功率晶体管的更低的导通电阻。
在图1和3中示出的功率晶体管中，场电极21不但充当场电极，而且用于将埋没的源极区14电气地连接到源极节点S。凭借场电极41的这两个功能，功率晶体管能够以空间节省的方式被实施。还引起空间节省的实施方式是以下事实：在具有图3和4中示出的三个或多个器件单元的布置中，一个场电极41由两个相邻的晶体管单元（诸如图3中示出的第一和第三单元101、103）分享。
在图1和3中示出的实施例中，每个晶体管单元10的栅极电极21被布置在第一沟槽中、邻近本体区13并且通过栅极电介质31与本体区13电介质绝缘。根据（在图1和3中以虚线图解的）另一个实施例，一个晶体管单元的栅极电极21不但被布置在第一沟槽中而且被布置在第二沟槽中在绝缘材料33以下、邻近本体区13并且通过栅极电介质31与本体区13电介质绝缘。像第一沟槽中的栅极电极21那样，第二沟槽中的栅极电极21被连接到栅极节点G。
可选地，不同于第一沟槽中的栅极电极21，第二沟槽中的栅极电极21被连接到源极节点S。在这个实施例中，第二沟槽中的栅极电极21充当场电极并且不用于控制本体区13中的导电沟道。
根据还有另一个实施例（未示出），每个晶体管单元的栅极电极21仅仅被布置在第二沟槽中。在这个情况下，完全用场电极电介质32来填充第一沟槽。
图5示出根据另一个实施例的功率晶体管的垂直的横截面视图。不像在图1和3中示出的实施例那样，在图5中示出的功率晶体管中，第一沟槽中的栅极电极21仅仅被定位在邻近本体区13的那些区段中。即，栅极电极21仅仅邻近面向本体区13的第一沟槽的侧壁。这帮助减少栅极-源极电容。（在具有漏极区11、漂移区12以及本体区13的两个半导体鳍之间的）第二沟槽中的可选的栅极电极21邻近第二沟槽的两个侧壁，因为第二沟槽的两个侧壁面向在相邻的第一和第二晶体管单元101、102下方的本体区。
图6示出一个晶体管单元的栅极电极21和场电极电介质32在剖面C-C（参见图1）中的垂直的横截面视图。参照图6，栅极连接电极22可以从栅极电极21延伸到场电极电介质32的表面103。在这个表面103中，栅极连接电极22可以被接触以便被连接到栅极节点G。参照图2和4（其每一个示出单独的晶体管单元的栅极连接电极22的顶视图），在这个实施例中栅极连接电极22通过场电极电介质32的区段与半导体鳍和场电极41绝缘。
参照图2和4，半导体鳍和场电极41可以通过进一步的沟槽在它们的纵向方向上被终止。进一步的沟槽可以基本上与容纳栅极电极21和场电极电介质32、33的沟槽正交。这个进一步的沟槽包含在下部沟槽区段中的栅极电极21的区段以及在上部沟槽区段中的进一步的电介质34。栅极连接电极22被电气地连接到在进一步的沟槽中的栅极电极21的区段。参照图2和4（在图2和4中栅极电极21的位置以虚线被图解），沟槽中在场电极电介质32和/或场电极电介质33以下的栅极电极21可以通过在进一步的沟槽中的电极彼此电气地连接。栅极连接电极22被连接到这个电极。尽管图2和4示出数个栅极连接电极22，应该指出的是一个栅极连接电极在这个实施例中将是足够的。（一个或多个）栅极连接电极被连接到栅极节点G（在图2和4中未示出）。
根据另一个实施例（未示出），栅极电极21延伸到进一步的沟槽中但是在进一步的沟槽中不互相电气地连接。在这个实施例中，栅极电极21中的每个被连接到栅极连接电极22，其中单独的栅极连接电极被连接到栅极节点G。
图7示出根据另一个实施例的功率晶体管的顶视图。在这个实施例中，栅极连接电极22是纵向电极并且被布置在基本上与单独的晶体管单元的第一沟槽正交延伸的沟槽中，并且。图8示出在图7中示出的功率晶体管在图7中示出的剖面F-F中的垂直的横截面视图。参照图7和8，栅极连接电极22向下延伸到单独的第一沟槽中的栅极电极21并且分别通过绝缘层33来与源极区14和半导体鳍的半导体区电气地或者电介质地绝缘。
图9示出根据一个实施例的一个晶体管单元的半导体鳍（在图1和3中示出的剖面E-E中）的垂直的横截面视图。在这个实施例中，本体区13通过从半导体鳍的表面101向下延伸到本体区13的接触区15被电气地连接到源极节点S。在半导体鳍的纵向方向中，接触区15通过绝缘层35与漏极和漂移区11、12电气地或电介质地绝缘。这个绝缘层被布置在从半导体鳍的表面向下延伸到本体区13的沟槽中。根据一个实施例，接触区15被接近半导体鳍的纵向末端定位。在图9中示出的实施例中，半导体鳍的纵向末端由从表面101向下延伸到源极区14（或者甚至超过源极区14）的沟槽来形成并且用电气地或者电介质地绝缘的材料36来填充。
图10A-10H示出用于产生根据在上文中解释的实施例中的一个的功率晶体管的方法的一个实施例。图10A示出在方法的开始处的半导体本体100的顶视图并且图10B示出该半导体本体100的垂直的横截面视图。参照图10B，半导体本体100可以包含两个半导体层：第一半导体层110，形成完成的功率晶体管中的晶体管单元的漏极区；以及第二半导体层120，在所述第二半导体层120中形成单独的晶体管单元的漂移区12、本体区13以及源极区14。可选地，第二半导体层120邻接载体50。根据一个实施例，载体50包含电气绝缘材料，诸如陶瓷制品。根据另一个实施例，载体50是半导体衬底。半导体衬底可以具有与第二半导体层120相同的掺杂类型，或者与第二半导体层120的掺杂类型互补的掺杂类型。当载体是半导体衬底时，第一和第二层110、120可以是在衬底50上生长的外延层的部分。第二层120的掺杂浓度可以对应于在生长过程期间形成的外延层的基本掺杂浓度。第一层110例如是由注入和扩散过程中的至少一个形成的掺杂层。根据另一个实施例，第一和第二层110、120通过注入和扩散过程中的至少一个被形成在半导体衬底50中。
图10C示出半导体本体100的顶视图，并且图10D示出在过程步骤之后的半导体本体100的垂直的横截面视图，多个沟槽201在所述过程步骤中被形成在半导体本体100中。这些沟槽201通过第一层110延伸到第二层120中并且可以使用传统的刻蚀过程（诸如，例如各向异性刻蚀过程）来形成。
参照图10E，所述方法进一步包含在第二半导体层120中形成源极区14。形成源极区14可以包含注入掺杂剂原子到沟槽201的底部中并且在第二半导体层120中扩散注入的掺杂剂原子。保护层（未示出）可以覆盖通过刻蚀沟槽形成的半导体鳍的顶部表面101以便防止掺杂剂原子被注入到半导体鳍中。
根据一个实施例，保护层被省略以便掺杂剂原子被注入到沟槽201的底部中并且被注入到靠近表面101的半导体鳍中。（在扩散过程之后）被注入到鳍中的那些掺杂剂原子形成漏极区。在这个实施例中，通过相同的过程步骤形成源极区14和漏极区11。在这个情况下，省略了形成第一层110。
根据另一个实施例（未示出），在形成沟槽201之前（即，在图10B中示出的半导体本体100中）通过经由第一表面101注入掺杂剂原子到半导体本体100中来形成源极区14。
根据又一个实施例，源极区14在外延过程中被形成作为第二层120的部分。
参照图10F，进一步的方法步骤包含至少在形成完成的功率晶体管中的第一沟槽的那些沟槽中形成栅极电极21和栅极电介质31。在图10F中示出的实施例中，栅极电极21和栅极电介质31被形成在沟槽201中的每个中，即被形成在形成完成的功率晶体管中的第一沟槽和第二沟槽的那些沟槽中。形成栅极电极21和栅极电介质31可以包含在单独的沟槽201的底部上并且至少在单独的沟槽201的下部侧壁区段上形成栅极电介质31。单独的沟槽201的“下部侧壁区段”是邻近完成的功率晶体管中的本体区13的单独的沟槽的那些区段。形成栅极电介质31可以包含氧化过程。形成栅极电极21可以包含在邻近完成的功率晶体管中的本体区13的那些区段中用电极材料填充沟槽201。这可以包含用电极材料完全填充沟槽201，并且对电极材料开槽下至邻近本体区13。在栅极电极21之上，沟槽201可以用电介质绝缘材料来填充。这个电介质绝缘材料，可选地与栅极电介质31的部分一起，形成完成的功率晶体管的第一沟槽中的场电极电介质32以及完成的功率晶体管的第二沟槽中的绝缘材料33。
参照图10G和10H，进一步的方法步骤包含移除被定位在两个相邻的第一沟槽（其是具有场电极电介质32的沟槽）之间的那些半导体鳍。移除在相邻的第一沟槽之间的那些半导体鳍可以包含刻蚀过程，特别地，各向同性刻蚀过程。参照图10H，通过移除在第一沟槽之间的半导体鳍来形成的沟槽202被用导电材料类填充以致形成场电极41。
在耗尽型晶体管中，本体区13具有与漂移区12相同的掺杂类型。在这个情况下，本体区13能够通过第二半导体层120来形成，使得不必要有附加的方法步骤以便形成本体区13。在增强型晶体管中，本体区13具有与源极区14和漂移区12的掺杂类型互补的掺杂类型。存在用于形成这样的本体区13的数个方法，所述方法中的一些在下面被解释。
根据一个实施例，源极区14、本体区13以及漂移区12被形成作为衬底50上的外延层的部分。在这个实施例中，源极和本体区14、13在沟槽201被形成之前已经被形成在半导体本体100中。漏极区11可以通过注入（以及扩散）掺杂剂原子被形成，或者还可以被形成作为外延层的部分。
根据另一个实施例，在形成沟槽之前通过经由表面101注入掺杂剂原子到半导体本体100中来形成源极和本体区14、13。在这些过程中选择不同的注入能量以致到半导体本体100中注入源极区14的掺杂剂原子比注入本体区13的掺杂剂原子更深。
根据又一个实施例，通过注入掺杂剂原子到沟槽201的底部中并且扩散注入的掺杂剂原子来形成源极区14。在这个实施例中，以两个步骤来形成沟槽201。在第一个步骤中，沟槽被向下刻蚀到本体区13的期望的位置，并且本体区13的掺杂剂原子被注入到沟槽的底部中并且被扩散。在下一个步骤中，沟槽被向下刻蚀到它们的最终深度，并且源极区14的掺杂剂原子被注入到沟槽的底部中并且被扩散。根据一个实施例，仅仅一个扩散过程被用于扩散本体区13和源极区14的掺杂剂原子。
根据一个实施例，参照图10C，不但形成半导体鳍的平行的沟槽201被产生在半导体本体100中，而且两个进一步的（以虚线图解的）沟槽203被产生。那些进一步的沟槽在半导体鳍的纵向方向中被间隔分开，并且可以与形成半导体鳍的沟槽201一样深地延伸到半导体本体100中。在这些进一步的沟槽203中，像在沟槽201中那样，栅极电极和栅极电极电介质可以被形成在下部沟槽区段中。然而，不像沟槽201那样，这些沟槽在栅极电极之上可以不完全用电介质绝缘材料来填充，而是连接电极被形成在这些沟槽201中的至少一个中，以致形成至少一个如在图6中示出的栅极连接电极22。这两个沟槽203在半导体鳍的纵向末端处终止所述半导体鳍。取决于沟槽203的宽度，沟槽可以用图9中示出的绝缘材料36来完全填充。另外，具有下至本体区13的较浅深度的一个沟槽203可以在鳍之内分离本体接触区，如在图9中示出的那样。具有如在图9中示出的绝缘材料35的沟槽也能够通过使用刻蚀效应来平行于沟槽203中的一个被形成，根据所述刻蚀效应，沟槽深度取决于沟槽的宽度。
在上文中的描述中，参考被描述的附图的方位使用了方向的术语，诸如“顶部”、“底部”、“前”、“后”、“前沿”、“后沿”等。因为实施例的部件能够被定位在多个不同的方位中，所以方向的术语为了图解的目的被使用而决不是限制。将理解的是在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构的或者逻辑的改变。因此，将不以限制的意义理解下面的具体描述，并且由所附的权利要求定义本发明的范围。
尽管公开了本发明的各种示例性实施例，对于本领域的技术人员将是显然的是：在不脱离本发明的精神和范围的情况下能够进行各种改变和修改，所述改变和修改将实现本发明的一些优点。对于本领域的合理的技术人员将是明显的是：可以用执行相同功能的其他部件来合适地替代。应该提到的是：参照特定附图解释的特征可以与其他附图的特征组合，即使在这没有明确地提到的那些情况下。进一步，本发明的方法可以被实现在使用适当的处理器指令的所有软件实施方式中，或者被实现在利用硬件逻辑和软件逻辑的组合以实现相同的结果的混合实施方式中。旨在由所附的权利要求覆盖对于发明的概念的这样的修改。
为了便于描述，使用空间相对术语诸如“下”、“以下”、“下部”、“上”、“上部”等来解释一个元件相对于第二个元件的定位。这些术语旨在涵盖除了与附图中描绘的那些不同的方位之外的器件的不同方位。进一步，诸如“第一”、“第二”等的术语也用于描述各种元件、区、区段等，而也不旨在限制。贯穿本描述，相似的术语指代相似的元件。
如在本文中使用的那样，术语“具有”、“含有”、“包含”、“包括”等是指示声明的元件或特征的存在但是不排除附加的元件或特征的开放性术语。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文清楚地另外指示。
考虑到变化和应用的以上范围，应该理解的是本发明不由前述的描述限制，它也不由附图限制。相反，本发明仅仅由所附的权利要求以及它们的法律等同物限制。
要理解的是本文中描述的各种实施例的特征可以互相组合，除非另外具体地指出。

Claims (23)

1.一种功率晶体管，包括至少两个晶体管单元，每个包括：
在半导体本体的半导体鳍中的漏极区、漂移区以及本体区；
邻接本体区的源极区；
栅极电极，邻近本体区并且通过栅极电介质与本体区电介质绝缘；
场电极，通过场电极电介质与漂移区电介质绝缘并且被连接到源极区，其中场电极电介质被布置在半导体鳍与场电极之间的第一沟槽中；
其中所述至少两个晶体管单元包括第一晶体管单元以及第二晶体管单元，
其中第一晶体管单元的半导体鳍通过不同于第一沟槽的第二沟槽与第二晶体管单元的半导体鳍分离。
2.根据权利要求1所述的功率晶体管，其中所述至少两个晶体管单元包括第三晶体管单元，其中第一晶体管单元与第三晶体管单元具有相同的场电极。
3.根据权利要求1所述的功率晶体管，其中栅极电极和栅极电介质被布置在第一沟槽中。
4.根据权利要求1所述的功率晶体管，其中栅极电极和栅极电介质被布置在第二沟槽中。
5.根据权利要求1所述的功率晶体管，其中所述至少两个晶体管单元通过使每个晶体管单元的栅极电极连接到栅极节点、通过使每个晶体管单元的漏极区连接到漏极节点、并且通过使每个晶体管单元的场电极连接到源极节点而被并联连接。
6.根据权利要求1所述的功率晶体管，其中所述第二沟槽容纳进一步的栅极电极，所述进一步的栅极电极通过进一步的栅极电介质与第一和第二晶体管单元的本体区电介质绝缘。
7.根据权利要求1所述的功率晶体管，其中本体区具有与源极区相同的掺杂类型。
8.根据权利要求1所述的功率晶体管，其中本体区具有与源极区的掺杂类型互补的掺杂类型。
9.根据权利要求1所述的功率晶体管，其中场电极包括从由以下各项组成的组中选择的材料：
金属；
金属氮化物；
碳；以及
高掺杂的多晶半导体材料。
10.根据权利要求5所述的功率晶体管，
其中所述至少两个晶体管单元中的每个进一步包括本体接触电极，
其中本体接触从半导体鳍的表面延伸到本体区、与漂移区电气绝缘、在半导体鳍的纵向方向中邻近漂移区，
并且被连接到源极节点。
11.根据权利要求5所述的功率晶体管，进一步包括：
至少一个栅极接触电极，连接在所述至少两个晶体管单元的栅极电极与栅极节点之间。
12.根据权利要求11所述的功率晶体管，其中每个晶体管单元包括栅极接触电极。
13.根据权利要求11所述的功率晶体管，
其中所述至少两个晶体管单元具有布置在第三沟槽中的共同的栅极接触电极，
其中所述第三沟槽具有与半导体鳍的纵向方向正交的纵向方向。
14.根据权利要求1所述的功率晶体管，
其中半导体鳍具有宽度和长度，
其中从以下各项中的一个选择长度与宽度之间的比例：
至少2：1
至少100：1，
至少1000：1，以及
至少10000：1。
15.根据权利要求1所述的功率晶体管，其中从以下各项中的一个选择多个晶体管单元的数量：
至少100，
至少1000，以及
至少10000。
16.根据权利要求1所述的功率晶体管，
其中源极区以埋没的层被实施，并且
其中所述埋没的层邻接载体层。
17.一种用于产生功率晶体管的方法，包括：
在邻近第一半导体鳍的第一沟槽以及邻近第二半导体鳍的第二沟槽中的每个中形成栅极电极、栅极电极电介质以及场电极电介质；
在第一与第二半导体鳍之间的第三沟槽中形成绝缘层；
形成第一场电极，所述第一场电极与绝缘层和第一半导体鳍间隔分开并且邻近在第一沟槽中形成的场电极电介质；以及
形成第二场电极，所述第二场电极与绝缘层和第二半导体鳍间隔分开并且邻近在第二沟槽中形成的场电极电介质。
18.根据权利要求17所述的方法，进一步包括：
在邻近第三半导体鳍并且与第一场电极间隔分开的第四沟槽中形成栅极电极、栅极电极电介质以及场电极电介质，
其中第三半导体鳍邻接第一场电极。
19.根据权利要求17所述的方法，
其中形成第一场电极包括：至少部分地移除邻近第一沟槽的半导体鳍，并且
其中形成第二场电极包括：至少部分地移除邻近第二沟槽的另一个半导体鳍。
20.根据权利要求17所述的方法，进一步包括：
在形成沟槽之后并且在形成栅极电极、栅极电介质以及场电极电介质之前，形成埋没的源极区。
21.根据权利要求17所述的方法，进一步包括：
在第一、第二和第三半导体鳍中的每个中形成本体区、漂移区和漏极区。
22.根据权利要求21所述的方法，进一步包括：
在第一和第二半导体鳍中的每个中形成本体接触电极，使得本体接触电极从半导体鳍的表面延伸到本体区、与漂移区电气绝缘并且在第一和第二半导体鳍中的每个的纵向方向中邻近漂移区。
23.根据权利要求17所述的方法，进一步包括：
形成连接在至少两个晶体管单元的栅极电极与栅极节点之间的至少一个栅极接触电极。
CN201510830240.9A 2014-11-25 2015-11-25 具有场电极的功率晶体管 Pending CN105633164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014117242.6 2014-11-25
DE102014117242.6A DE102014117242A1 (de) 2014-11-25 2014-11-25 Leistungstransistor mit Feldelektrode

Publications (1)

Publication Number Publication Date
CN105633164A true CN105633164A (zh) 2016-06-01

Family

ID=55914204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510830240.9A Pending CN105633164A (zh) 2014-11-25 2015-11-25 具有场电极的功率晶体管

Country Status (5)

Country Link
US (1) US20160149032A1 (zh)
KR (1) KR20160062715A (zh)
CN (1) CN105633164A (zh)
DE (1) DE102014117242A1 (zh)
TW (1) TW201631759A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698197A (zh) * 2017-10-24 2019-04-30 英飞凌科技股份有限公司 用于产生具有dV/dt可控性的IGBT的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090181508A1 (en) * 2008-01-16 2009-07-16 International Business Machines Corporation Method and Structure For NFET With Embedded Silicon Carbon
US8735235B2 (en) * 2008-08-20 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
JP2014027182A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US20140103439A1 (en) * 2012-10-15 2014-04-17 Infineon Technologies Dresden Gmbh Transistor Device and Method for Producing a Transistor Device
US9006811B2 (en) * 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9831345B2 (en) * 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698197A (zh) * 2017-10-24 2019-04-30 英飞凌科技股份有限公司 用于产生具有dV/dt可控性的IGBT的方法

Also Published As

Publication number Publication date
KR20160062715A (ko) 2016-06-02
DE102014117242A1 (de) 2016-05-25
TW201631759A (zh) 2016-09-01
US20160149032A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
US9799762B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US9941403B2 (en) Semiconductor device and method for manufacturing a semiconductor device
CN105280711B (zh) 电荷补偿结构及用于其的制造
KR102066310B1 (ko) 전력용 반도체 소자
US20130341689A1 (en) Method of forming a self-aligned charge balanced power dmos
CN103915499A (zh) 半导体器件和制造半导体器件的方法
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP2011512677A (ja) 半導体素子構造及び関連プロセス
CN104576737B (zh) 半导体器件
CN104103690B (zh) 半导体器件和用于生产该半导体器件的方法
US20180040729A1 (en) Semiconductor device comprising a transistor cell including a source contact in a trench, method for manufacturing the semiconductor device and integrated circuit
US9825148B2 (en) Semiconductor device comprising an isolation trench
CN103855222A (zh) 半导体器件和制造半导体器件的方法
CN103579233A (zh) 半导体器件以及用于制造半导体器件的方法
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
CN102386124A (zh) 直接接触的沟槽结构
KR100656239B1 (ko) 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는 트렌치-게이트 파워 디바이스
CN104183631A (zh) 半导体器件、制造半导体器件的方法以及集成电路
US9324817B2 (en) Method for forming a transistor device having a field electrode
CN106057898B (zh) 包括晶体管的半导体器件
CN104600067B (zh) 集成电路和制造集成电路的方法
US8288230B2 (en) Method for producing a gate electrode structure
CN105633164A (zh) 具有场电极的功率晶体管
CN103378159A (zh) 具有mosfet的晶体管装置和制造方法
US9450085B2 (en) Semiconductor device and method for producing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160601

WD01 Invention patent application deemed withdrawn after publication