CN105594210B - 一种视频处理装置和相关视频处理方法 - Google Patents

一种视频处理装置和相关视频处理方法 Download PDF

Info

Publication number
CN105594210B
CN105594210B CN201580001980.XA CN201580001980A CN105594210B CN 105594210 B CN105594210 B CN 105594210B CN 201580001980 A CN201580001980 A CN 201580001980A CN 105594210 B CN105594210 B CN 105594210B
Authority
CN
China
Prior art keywords
pixel
reconstruction
prediction
piece
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580001980.XA
Other languages
English (en)
Other versions
CN105594210A (zh
Inventor
胡孟杰
张永昌
郑佳韵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105594210A publication Critical patent/CN105594210A/zh
Application granted granted Critical
Publication of CN105594210B publication Critical patent/CN105594210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/55—Motion estimation with spatial constraints, e.g. at image or region borders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/563—Motion estimation with padding, i.e. with filling of non-object values in an arbitrarily shaped picture block or region for estimation purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种视频处理装置包含重建电路、存储装置和帧内预测电路。重建电路生成图片的第一块的重建的像素。存储装置至少储存第一块的重建的像素的部分，其中存储装置的容量小于图片的重建的数据大小。帧内预测电路至少部分基于从存储装置获得的像素数据，执行图片的第二块的帧内预测。

Description

一种视频处理装置和相关视频处理方法
【相关申请的交叉引用】
本申请要求2014年5月28日提交的序列号为62/003,612的美国临时申请以及2015年5月20日提交的序列号为14/716,904的美国申请的优先权，上述申请参考并入本文。
【技术领域】
本发明涉及视频处理(例如，视频解码)，且更特别地，涉及用于在存储装置中储存局部重建的像素数据用于帧内预测的视频处理装置和相关视频处理方法。
【背景技术】
现有的视频编码标准通常采用基于块的编码技术以扩展空间和时间冗余。例如，基本方法是将整个来源帧分割为多个块，对每个块执行帧内预测/帧间预测，转换每个块的残值，以及执行量化和熵编码。此外，重建的帧在编码循环中生成以提供参考像素数据用于编码接下来的块。对于某些视频编码标准，环内滤波器可用于增强重建的帧的图像质量。
视频解码器用于执行由视频编码器执行的视频编码的逆操作。例如，视频解码器也具有帧内预测单元用于生成预测的像素，预测的像素需要用来生成用作参考帧的重建的帧。对于某些视频编码标准，正被解码的当前块的帧内预测要求先前解码的块的重建的像素。然而，使用容量不小于一个图片的重建的数据大小的图片缓冲器来缓冲从重建单元生成的每个重建的像素不是成本有效的。因此，需要一种新的低成本视频解码器设计，其可使用小容量的缓冲器，用于缓冲由即将被解码的一个块的帧内预测所需要的重建的像素。
【发明内容】
本发明的一个目的是提供在存储装置储存局部重建的像素数据用于帧内预测的视频处理装置和相关视频处理方法。
根据本发明的第一方面，揭示一种示范性视频处理装置。示范性视频处理装置包含重建电路、存储装置和帧内预测电路。重建电路用于生成图片的第一块的重建的像素。存储装置用于至少储存第一块的重建的像素的部分，其中存储装置的容量小于图片的重建的数据大小。帧内预测电路用于至少部分基于从存储装置获得的像素数据执行图片的第二块的帧内预测。
根据本发明的第二方面，揭示一种示范性视频处理方法。示范性视频处理方法包含：生成图片的第一块的重建的像素；利用存储装置以至少储存第一块的重建的像素的部分，其中存储装置的容量小于图片的重建的数据大小；并至少部分基于从存储装置获得的像素数据执行图片的第二块的帧内预测。
本领域技术人员在阅读了以附图来图示的优选实施例后，可以明白本发明的这些和其它目的。
【附图说明】
图1是根据本发明的实施例的第一视频处理装置的示意图。
图2是图示像素填补示例的示意图。
图3是图示根据本发明的实施例的由视频处理装置处理的图片的部分的示意图。
图4是图示使用显示于图1中的存储装置以储存重建的像素和/或填补的像素的像素数据的示例。
图5是根据本发明的实施例的第二视频处理装置的示意图。
图6是图示根据本发明的实施例的第一视频处理方法的示意图。
图7是根据本发明的实施例的第三视频处理装置的示意图。
图8是图示使用显示于图7中的存储装置以储存重建的像素的像素数据的示例。
图9是根据本发明的实施例的第四视频处理装置的示意图。
图10是图示根据本发明的实施例的第二视频处理方法的示意图。
【具体实施方式】
遍及整篇描述和权利要求的某些术语用于指代特定部件。如本领域的技术人员意识到的，制造商可用不同的名称指代部件。此文档不打算区别名称不同但功能相同的部件。在权利要求和下文的描述中，术语“包括”和“包含”用于开放方式，且因此应该解释为意思是“包含，但不限于”。而且，术语“耦合”意于表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接，或通过经由其它装置和连接的间接电连接。
图1是根据本发明第一实施例的视频处理装置的示意图。视频处理装置100 可以是电子装置的部分，例如，个人计算机(例如，膝上计算机或台式计算机)、移动电话、平板电脑或可穿戴装置。视频处理装置100可包含用于解码比特流 BS以生成包含多个连续的解码后的图片(即，重建的图片)的视频序列的视频解码器的至少部分(即，部分或所有)。视频处理装置100的至少部分可以实施于集成电路(IC)。简而言之，使用提出的视频处理装置100的任何电子装置或电子系统落入本发明的范围。
如图1所示，视频处理装置(例如，视频解码器)100包含熵解码电路102、逆扫描电路(由“IS”指代)104、逆量化电路(由“IQ”指代)106、逆转换电路(由“IT”指代)108、重建电路(由“REC”指代)110、至少一个环内滤波器(例如，解块滤波器(DF)112)、参考图片缓冲器114、帧内预测电路(由“IP”指代)116、运动补偿电路(由“MC”指代)118、填补电路120以及存储装置(例如，线缓冲器)122。参考图片缓冲器114可以是外部存储装置，例如，芯片外动态随机存取存储器(DRAM)，且存储装置122可以是内部存储装置，例如，芯片上静态随机存取存储器(SRAM)。以示例的方式，但并非限制，视频处理装置100可用于解码使用由开发的开放及免费使用的视频编码标准的VP9编码标准生成的进来的比特流BS。然而，此仅仅是用于说明性的目的，且并非是作为本发明的限制。使用提出的视频解码器结构的任何视频解码器落入本发明的范围。
熵解码电路102用于将熵解码应用到进来的比特流BS用于生成帧内模式信息INFintra、帧间模式信息INFinter以及残值。残值通过逆扫描(在逆扫描电路104 执行)、逆量化(在逆量化电路106执行)以及逆转换(在逆转换电路108执行) 发送到重建电路110。当原始图片中的块使用帧内预测模式编码时，使能帧内预测电路116以生成预测的像素/样本到重建电路110。当原始图片中的块是使用帧间预测模式编码时，使能运动补偿电路118以生成预测的像素/样本到重建电路110。重建电路110用于将逆转转电路108的残值输出和帧内预测电路116和运动补偿电路118中的一个的预测像素输出结合，以由此生成图片(即，重建的/解码的图片)的每个块的重建的像素/样本。解块滤波器112用于将解块滤波应用于从重建电路110生成的重建的图片，且生成解块的图片作为参考图片。参考图片储存于参考图片缓冲器114，且可以由运动补偿电路118参考以生成预测的像素/样本。
VP9将一个图片分割成称为超级块SB64x64的64x64大小的块。图片的超级块SB64x64以光栅顺序来处理：从左到右，从顶部到底部。此外，VP9支持基于四叉树的编码。因此，可以采用递归分区以将每个超级块SB64x64分成一个或多个分区(例如，较小尺寸的超级块)用于进一步处理。例如，一个具有64x64 的大小的超级块SB64x64可以分成一个或多个编码单元(或称作模式信息(MI) 单元)，其中由VP9编码标准支持的分区可包含方形分区，例如，64x64大小的块、32x32大小的块、16x16大小的块、8x8大小的块，且还可包含非方形分区，例如，64x32大小的块、32x64大小的块、32x16大小的块、16x32大小的块、…、 8x4大小的块。因此，编码单元(MI单元)大小可包含64x64、32x32、16x16、 8x8、64x32、32x64、32x16、16x32、…、8x4。每个编码单元(MI单元)可以进一步分为一个或多个转换块，每个具有从32x32、16x16、8x8和4x4中选择的转换单元(TU)大小。
VP9中的帧内预测紧接着转换块分区。换句话说，帧内预测可以以由使用的TU大小确定的4个不同尺度(即，4x4、8x8、16x16和32x32)来执行。因此，帧内预测操作应用到方形转换块。例如，一个具有8X8转换的16x8块将导致两个8x8帧内预测操作。VP9使用10个不同的帧内预测选项，包含H_PRED (水平预测)、V_PRED(垂直预测)、DC_PRED(DC预测)、TM_PRED(真实运动预测)，以及6角预测模式。类似于其它编码标准，VP9的当前块的帧内预测要求两个一维阵列，其包含属于相邻块的左边重建的像素和上面重建的像素。
然而，根据VP9编码标准，在图片边界对帧内预测没有限制。因此，所有的TU大小4x4、8x8、16x16和32x32允许位于图片边界。图片边界可以等于扩展到8倍的最接近值的显示边界。需要在帧内预测操作之前在图片边界执行像素填补。图2是图示像素填补示例的示意图。转换块206-209具有相同的TU 大小4x4。转换块201、202和210具有相同的TU大小8x8。转换块203和205 具有相同的TU大小16x16。转换块204具有TU大小32x32。转换块201、202、208、209和210位于图片边界PB，而转换块203、204和205跨过图片边界PB。如上所述，当前块的VP9的帧内预测要求两个一维阵列，两个一维阵列包含属于相邻块的左边重建的像素和上面重建的像素。相对于跨过图片边界PB的转换块205，重建的像素的上面的部分是不可用的。因此，图片边界PB上的重建的边界像素P1被复制以在图片边界PB外形成多个填补的像素P1’，其中重建的边界像素P1和填补的像素P1’对应于相同的行。
相对于跨过图片边界PB的转换块204，重建的像素的上面阵列的部分是不可用的，且重建的像素的左边阵列的部分是不可用的。因此，图片边界PB上的重建的边界像素P2被复制以在图片边界PB外形成多个填补的像素P2’，其中重建的边界像素P2和填补的像素P2’对应于相同的行。此外，图片边界PB上的重建的边界像素P3被复制以在图片边界PB外形成多个填补的像素P3’，其中重建的边界像素P3和填补的像素P3’对应于相同的列。
相对于跨过图片边界PB的转换块203，重建的像素的左边阵列的部分是不可用的。因此，图片边界PB上的重建的边界像素P4被复制以在图片边界PB 外形成多个填补的像素P4’，其中重建的边界像素P4和填补的像素P4’对应于相同的列。
在本实施例中，填补电路120用于当即将被解码的块跨过图片边界PB(即，部分地在图片边界PB内)时，在图片边界上执行像素填补。例如，重建电路 110生成图片的第一块(例如，转换块202或转换块209)的重建的像素，其中重建的像素包含图片的图片边界上的重建的边界像素(例如，P4或P1)。因此，填补电路120在图片边界外生成至少一个填补的像素(例如，P4’或P1’)，其中重建的边界像素和至少一个填补的像素对应于图片的相同行或图片的相同列。此外，填补电路120储存第一块的重建的像素的部分(例如，转换块202的最右边重建的像素列，包含重建的边界像素P4；或转换块209的最底部的重建的像素行，包含重建的边界像素P1)以及至少一个填补的像素(例如，P4’或P1’) 到存储装置122。应该注意到两个一维阵列(其包含属于在当前块之前解码的相邻块的左边重建的像素和上面重建的像素)可以储存于存储装置122用于在当前块的帧内预测中使用。
帧内预测电路116基于从存储装置122获得的像素数据的至少部分，执行图片的第二块(例如，转换块203或转换块205)的帧内预测，例如，重建的像素的部分(例如，转换块202的最右边重建的像素列，包含重建的边界像素P4；或转换块209的最底部重建的像素行，包含重建的边界像素P1)和关联的至少一个填补的像素(例如，P4’或P1’)。第一块(例如，正被解码的当前块)和第二块(例如，即将被解码的以后块)可以垂直邻近于彼此。即，第一块可以位于第二块之上。在一个示例中，第一块和第二块可属于相同的编码单元(MI单元)，且可具有相同的TU大小。在另一示例中，第一块和第二块可属于不同的编码单元(MI单元)，且具有相同的TU大小或不同的TU大小。
应该注意到，存储装置122可以在解码一个图片期间被再使用。换句话说，在解码此图片期间，储存于存储装置122的像素数据的至少部分可以被覆写或丢弃。以此方式，储存于存储装置122包含重建的像素数据和/或填补的数据的旧的像素数据，由于先前的解码的块不再由即将被解码的随后块的帧内预测所需要，可以用新的像素数据(包含由即将被解码的随后块的帧内预测所需要的重建的像素数据和/或填补的数据)替代/覆写。由于存储装置122不需要储存完全重建的图片，存储装置122的容量(即，缓冲器大小)小于图片的重建的数据大小。相较于使用大尺寸DRAM实施的图片缓冲器，存储装置122可以使用小尺寸SRAM来实施。以此方式，提出的视频处理装置100具有帧内预测实施的优点，例如，更短的存储器访问延迟和/或更低产出成本。
当重建电路110生成图片的当前解码的块的重建的像素且不需要像素填补用于提供可能由即将解码的随后块的帧内预测要求的填补的像素时，存储装置 122储存当前解码的块的重建的像素的部分(例如，当前解码的块的最右边重建的像素列或最底部重建的像素行)。当重建电路110生成图片的当前解码的块的重建的像素且填补电路120被使能以生成由即将被解码的随后块的帧内预测需要的填补的像素时，存储装置122储存当前解码的块的重建的像素的部分(例如，当前解码的块的最右边重建的像素列或最底部重建的像素行)和相关的填补的像素。另外，在解码一个图片期间，储存于存储装置122用于图片的一个块的帧内预测的像素数据可以由用于相同图片中的不同块的帧内预测的新的像素数据来替代。
请结合图4参考图3。图3是图示根据本发明的实施例的由视频处理装置处理的图片的部分的示意图。图4是图示使用存储装置122以储存重建的像素和/ 或填补的像素的像素数据的示例的示意图。由视频处理装置(例如，视频解码器)100解码的图片的部分可包含块(例如，转换块)BKm，n-BKm+3，n+3。关于每个块BKm+3，n，BKm+3，n+1，BKm+3，n+2，和BKm+3，n+3，帧内预测是跨过图片边界来执行的。假设块BKm，n-BKm+3，n+3是以光栅扫描顺序来解码。当块BKm，n的解码完成时，最底部重建的像素行Pm，n的像素数据可以储存到存储装置122，因为块BKm，n+1(直接在块BKm，n下)的帧内预测可需要最底部重建的像素行Pm，n。因为块BKm，n+1完全在图片边界内，不需要基于最底部重建的像素行Pm，n的最右边重建的像素执行像素填补。类似地，当块BKm+1，n的解码完成时，最底部重建的像素行Pm+1，n的像素数据储存到存储装置122，且当块BKm+2，n的解码完成时，最底部重建的像素行Pm+2，n的像素数据储存到存储装置122。
当块BKm+3，n的解码完成时，最底部重建的像素行Pm+3，n的像素数据储存到存储装置122，因为块BKm+3，n+1(直接在块BKm+3，n下)的帧内预测需要最底部重建的像素行Pm+3，n。因为块BKm+3，n+1的帧内预测是跨过图片边界的，填补电路120用于基于最底部重建的像素行Pm+3，n中最右边重建的像素(即，重建的边界像素)生成填补的像素行Pn，且储存填补的像素行Pn到存储装置122。
当块BKm，n+1的解码开始时，需要用于块BKm，n+1的帧内预测的相邻像素数据在存储装置122中已经可用。在此示例中，上面的一维阵列的重建的像素数据(即，底部重建的像素行Pm，n)可以直接从存储装置122获得。当块BKm，n+1的解码完成时，底部重建的像素行Pm，n不再由即将被解码的任何随后块所需要。因此，最底部重建的像素行Pm，n+1的像素数据可以储存到存储装置122，以覆写无用的底部重建的像素行Pm，n，其中块BKm，n+2(直接在块BKm，n+1下面)的帧内预测可需要最底部重建的像素行Pm，n+1。因为块BKm，n+2完全在图片边界内，不需要基于最底部重建的像素行Pm，n+1中最右边重建的像素执行像素填补。类似地，当块BKm+1，n+1的解码完成时，最底部重建的像素行Pm+1，n+1的像素数据可以储存到存储装置122，以覆写无用的底部重建的像素行Pm+1，n，且当块BKm+2，n+1的解码完成时，最底部重建的像素行Pm+2，n+1可以储存到存储装置122，以覆写无用的底部重建的像素行Pm+2，n。
当块BKm+3，n+1的解码开始时，需要用于块BKm+3，n+1的帧内预测的相邻像素数据在存储装置122可用。在此示例中，上面的一维阵列的重建的像素数据(即，底部重建的像素行Pm+3，n)和相关的填补的像素数据(即，填补的像素行 Pn)可以直接从存储装置122获得。当块BKm+3，n+1的解码完成时，最底部重建的像素行Pm+3，n+1的像素数据储存到存储装置122，因为块BKm+3，n+2(直接在块 BKm+3，n+1下面)的帧内预测需要最底部重建的像素行Pm+3，n+1。因为块BKm+3，n+2部分地在图片边界内，填补电路120用于基于最底部重建的像素行Pm+3，n+1中最右边重建的像素(即，重建的边界像素)生成填补的像素行Pn+1，并储存填补的像素行Pn+1到存储装置122。当块BKm+3，n+1的解码完成时，底部重建的像素行Pm+3，n和相关的填补的像素行Pn不再由即将被解码的任何随后块所需要。因此，最底部重建的像素行Pm+3，n+1和相关的填补的像素行Pn+1可以储存到存储装置122，以覆写无用的底部重建的像素行Pm+3，n和相关的填补的像素行Pn。
由于本领域的技术人员在阅读以上段落后可容易理解使用存储装置122储存和替代/覆写由后续块的帧内预测所使用的重建的像素数据和/或填补的像素数据的操作，为了简洁，此处省略进一步的描述。
如上所述，像素填补选择性地由填补电路120基于转换块是否跨过图片边界来执行。在本实施例中，填补电路120由从控制电路(例如，解码器控制单元)124生成的图片边界信息INF_PB控制。以示例的方式，控制电路124可以是熵解码电路102的部分。当重建电路110生成第一块(例如，当前解码的块，例如，转换块202或转换块209)的重建的像素时，则控制电路124用于根据图片的宽度W、图片的高度H和第二块(例如，即将被解码的以后块，例如，转换块203或转换块205)的位置相关信息，生成图片边界信息INF_PB，其中图片边界信息INF_PB指示第二块是否跨过图片的图片边界。因此，填补电路120 使能像素填补，以当图片边界信息INF_PB指示第二块是跨过图片边界时，根据重建的边界像素生成填补的像素；且填补电路120不使能像素填补，以当图片边界信息INF_PB指示第二块完全在图片边界内时，根据重建的边界像素生成填补的像素。
在一个示范性设计中，图片边界信息INF_PB可以使用控制旗标 cross_boundary_flag来实施。例如，第二块(例如，即将被解码的以后块)的位置相关的信息可包含起始X-轴位置XL、结束X-轴位置XH、起始Y-轴位置YL 以及结束Y-轴位置YH，其中XH>XL且YH>YL。具体地，第二块的左上角位于(XL，YH)，第二块的右上角位于(XH，YH)，第二块的左下角位于(XL，YL)，以及第二块的右下角位于(XH，YL)。图片宽度W和图片高度H可以从进来的比特流BS的头段解析。控制电路124根据跨过水平边界旗标 h_cross_boundary_flag和跨过垂直边界旗标v_cross_boundary_flag设置控制旗标 cross_boundary_flag。设置跨过水平边界旗标h_cross_boundary_flag的操作可以由以下的伪代码来表示。
设置跨过垂直边界旗标v_cross_boundary_flag的操作可以由以下伪代码表示。
在跨过水平边界旗标h_cross_boundary_flag和跨过垂直边界旗标v_cross_boundary_flag确定后，控制旗标cross_boundary_flag可以由跨过水平边界旗标h_cross_boundary_flag和跨过垂直边界旗标v_cross_boundary_flag的逻辑组合来设置。例如，逻辑组合是或逻辑操作。因此，控制旗标cross_boundary_flag 的计算可以表示为：
cross_boundary_flag＝h_cross_boundary_flag||v_cross_boundary_flag。
应该注意到以上示例并非是作为本发明的限制。在备选设计中，控制电路 124可用于使用不同的计算算法用于设置图片边界信息INF_PB，以指示块的帧内预测是否是跨过图片边界。
关于视频处理装置100，帧内预测电路116用于当第一块的预测模式是帧内预测模式时，生成第一块的第一预测的像素到重建电路110，以及运动补偿电路 118用于当第一块的预测模式是帧间预测模式时，生成第一块的第二预测的像素到重建电路110。在本实施例中，重建电路110使用在帧内预测电路116和运动补偿电路118之间共享的单个重建单元来实施，用于选择性地基于第一预测的像素的至少部分执行帧内编码像素重建，以及基于第二预测的像素的至少部分执行帧间编码像素重建。因此，第一块的重建的像素可以基于帧内预测电路116 的预测的像素输出和运动补偿电路118的预测的像素输出中的一个来生成。然而，此仅仅是用于说明性的目的，且并非是本发明的限制。备选地，显示于图1 中的重建电路110可以修改为包含多于一个重建单元。
图5是根据本发明的实施例的第二视频处理装置的示意图。视频处理装置 500可以是电子装置的部分，电子装置例如，个人计算机(例如，膝上计算机或台式计算机)、移动电话、平板电脑或可穿戴装置。视频处理装置500可包含视频解码器的至少部分(即，部分或所有)用于解码比特流BS，以生成包含多个连续的解码的图片(即，重建的图片)的视频序列。视频处理装置500的至少部分可以在集成电路(IC)中实施。简而言之，使用提出的视频处理装置500 的任何电子装置或电子系统落入本发明的范围。视频处理装置100和500之间的主要差别是重建电路设计。如图5所示，重建电路510包含第一重建单元(由“REC0”指代)512和第二重建单元(由“REC1”指代)514。帧内预测电路116 用于当第一块的预测模式是帧内预测模式时，生成第一块的第一预测的像素到第一重建单元512。运动补偿电路118用于当第一块的预测模式是预测模式时，生成第一块的第二预测的像素到第二重建单元514。因此，第一重建单元512是专属于帧内预测电路116，以及第二重建单元514专属于运动补偿电路118。具体地，帧内预测电路116耦合到帧内预测电路116，用于基于第一预测的像素的至少部分，执行帧内编码像素重建。第二重建单元514耦合到运动补偿电路118，用于基于第二预测的像素的至少部分，执行帧间编码像素重建。因此，第一块的重建的像素可以从第一重建单元512和第二重建单元514中的一个生成到后续的电路组件(例如，填补电路120和存储装置122)。
图6是图示根据本发明实施例的第一视频处理方法的示意图。假设结果基本相同，不要求以显示于图6中的精确顺序来执行步骤。显示于图6中的视频处理方法可以是视频解码方法的部分，且可以由任何视频处理装置100和500 采用。视频处理方法可以简短地概括如下。
步骤602：在一个编码单元(MI单元)开始当前块(例如，转换块)的解码。
步骤604：检查当前块的预测模式。当当前块的预测模式是帧内预测模式，进入步骤606。当当前块的预测模式是帧间预测模式，进入步骤612。
步骤606：从存储装置(例如，存储装置122)获得相邻像素数据。
步骤608：进行帧内预测以生成第一预测的像素数据。
步骤610：将第一预测的像素数据和残值数据结合，以获得当前重建的像素数据。进入步骤616。
步骤612：进行运动补偿以生成第二预测的像素数据。
步骤614：将第二预测的像素数据和残值数据结合，以获得当前重建的像素数据。
步骤616：根据图片边界信息对当前重建的像素数据选择性地执行像素填补。
步骤618：储存局部当前重建的像素数据(或局部当前重建的像素数据和相关的填补的像素数据)到存储装置(例如，存储装置122)，其中存储装置的容量小于一个完整图片的重建的数据大小。
由于本领域技术人员在阅读以上段落后应该容易理解图6中每个步骤的细节，为了简明，此处省略进一步的描述。
在显示于图1和图5中的实施例中，填补电路120耦合于重建电路110/510 和存储装置122之间。因此，在视频处理装置100/500开始解码可能是跨过图片边界且可需要填补的像素数据用于帧内预测的块之前，填补的像素数据在存储装置122中已经可用。换句话说，填补电路120提前准备随后块需要的填补的像素数据。此外，无论重建的像素数据是否基于由帧内预测电路116提供的预测的像素数据或是否基于由运动补偿电路118提供的预测的像素数据，填补电路120参考图片边界信息ING_PB，以选择性地对重建的像素数据执行像素填补。换句话说，尽管储存于存储装置122的像素数据主要用于帧内预测，填补电路120可基于将由运动补偿电路118提供的预测的像素数据和由逆扫描电路104、逆量化电路106和逆转换电路108提供的像素数据结合派生的重建的像素数据，生成填补的像素数据。
备选地，填补电路120可以从重建电路110/510和存储装置122之间的路径移动到帧内预测电路116和存储装置122之间的路径。图7是根据本发明的实施例的第三视频处理装置的示意图。视频处理装置700可以是电子装置的部分，电子装置例如，个人计算机(例如，膝上计算机或台式计算机)、移动电话、平板电脑或可穿戴装置。视频处理装置700可包含视频解码器的至少部分(即，部分或所有)，用于解码比特流BS以生成包含多个连续解码的图片(即，重建的图片)的视频序列。视频处理装置700的至少部分可以在集成电路(IC)中实施。简而言之，使用提出的视频处理装置700的任何电子装置或电子系统落入本发明的范围。视频处理装置100和700之间的主要差别是填补电路设计。如图7所示，填补电路710耦合于存储装置(例如，线缓冲器)722和帧内预测电路116之间。类似于以上提及的存储装置122，存储装置722可以使用内部存储装置(例如，芯片上SRAM)来实施。此外，存储装置722的容量小于一个图片的重建的数据大小。因此，在解码一个图片期间，储存于存储装置722的像素数据的至少部分可以被覆写或丢弃。应该注意到，两个一维阵列(包含属于在当前块之前解码的相邻块的左边重建的像素和上面重建的像素)可以储存于存储装置722，用于当前块的帧内预测。
重建电路110储存第一块的重建的像素(例如，转换块202的最右边重建的像素列，或转换块209的最底部重建的像素行)的部分到存储装置722，且填补电路720根据图片边界信息INF_PB，对存储装置722中的第一块的重建的像素的部分选择性地执行像素填补。当图片边界信息INF_PB指示第二块(例如，转换块203或转换块205)是跨过图片边界时，填补电路710使能像素填补，以基于包含于第一块的重建的像素的部分重建的边界像素生成填补的像素，并输出从存储装置722读取的第一块的重建的像素的部分和通过像素填补生成的相关的填补的像素到帧内预测电路116。当图片边界信息INF_PB指示第二块完全在图片边界内时，填补电路710不使能像素填补，以基于包含于第一块的重建的像素的部分的重建的边界像素生成填补的像素，并输出从存储装置722读取的第一块的重建的像素的部分到帧内预测电路116。相较于用于视频处理装置 100/500的存储装置122，用于视频处理装置700的存储装置722不需要储存任何填补的像素数据。具体地，填补电路720仅仅当块正被解码时准备由块的帧内预测需要的填补的像素数据。另外，当当前块的预测模式是帧间预测模式时，填补电路720不需要使能像素填补操作。
请结合图8参考图3。图8是使用存储装置722以储存重建的像素的像素数据的示意图。由视频处理装置700解码的图片的部分可包含块(例如，转换块) BKm，n-BKm+3，n+3。关于每个块BKm+3，n，BKm+3，n+1，BKm+3，n+2，和BKm+3，n+3，帧内预测是跨过图片边界执行的。假设块BKm，n-BKm+3，n+3是以光栅扫描顺序解码。当块BKm，n的解码完成时，最底部重建的像素行Pm，n的像素数据储存到存储装置722，因为块BKm，n+1(直接在块BKm，n下面)的帧内预测可需要最底部重建的像素行Pm，n。类似地，当块BKm+1，n的解码完成时，最底部重建的像素行Pm+1，n的像素数据储存于存储装置722，当块BKm+2，n的解码完成时，最底部重建的像素行Pm+2，n的像素数据储存到存储装置722，以及当块BKm+3，n的解码完成时，最底部重建的像素行Pm+3，n的像素数据储存到存储装置722。应该注意到，填补的像素行Pn在此时不是由填补电路720生成的，因为块BKm+3，n+1(直接在块BKm+3，n下面)的解码还没开始。
当块BKm，n+1的解码开始时，需要用于块BKm，n+1的帧内预测的相邻像素数据在存储装置722中是可用的。在此示例中，上面一维阵列的重建的像素数据 (即，底部重建的像素行Pm，n)可以直接从存储装置722获得。当块BKm，n+1的解码完成时，底部重建的像素行Pm，n不再由即将被解码的任何随后块所需要。因此，最底部重建的像素行Pm，n+1的像素数据可以储存到存储装置722，以覆写无用的底部重建的像素行Pm，n，其中块BKm，n+2(直接在块BKm，n+1下面)的帧内预测可需要最底部重建的像素行Pm，n+1。类似地，当块BKm+1，n+1的解码完成时，最底部重建的像素行Pm+1，n+1的像素数据可以储存到存储装置722，以覆写无用的底部重建的像素行Pm+1，n，且当块BKm+2，n+1的解码完成时，最底部重建的像素行Pm+2，n+1的像素数据可以储存到存储装置722，以覆写无用的底部重建的像素行Pm+2，n。
当块BKm+3，n+1的解码开始时，从控制电路生成的图片边界信息ING_PB指示块BKm+3，n+1是跨过图片边界。在块BKm+3，n+1的预测模式是帧内预测模式的情形中，填补电路720使能像素填补，以基于储存于存储装置722的最底部重建的像素行Pm+3，n中最右边重建的像素(即，重建的边界像素)，生成填补的像素行Pn，并输出由像素填补生成的填补的像素行Pn和从存储装置722读取的最底部重建的像素行Pm+3，n到帧内预测电路116。在块BKm+3，n+1的预测模式是帧间预测模式的另一情形中，填补电路720输出从存储装置722读取的最底部重建的像素行Pm+3，n到帧内预测电路116，而不使能像素填补功能。当块BKm+3，n+1的解码完成时，最底部重建的像素行Pm+3，n+1的像素数据储存到存储装置722，因为块BKm+3，n+2(直接在块BKm+3，n+1下面)的帧内预测可需要最底部重建的像素行Pm+3，n+1。另外，当块BKm+3，n+1的解码完成时，底部重建的像素行Pm+3，n不再由即将被解码的任何随后块所需要。因此，最底部重建的像素行Pm+3，n+1可储存到存储装置722，以覆写无用的底部重建的像素行Pm+3，n。应注意到，填补的像素行Pn+1此刻不是由填补电路720生成的，因为块BKm+3，n+2(直接在块 BKm+3，n+1下面)的解码还没开始。
由于本领域的技术人员在阅读以上段落后可以容易理解使用存储装置722 储存和替代/覆写由后续块的帧内预测所使用的重建的像素数据的操作，为了简明，此处省略进一步的描述。
图9是根据本发明实施例的第四视频处理装置的示意图。视频处理装置900 可以是电子装置的部分，电子装置例如，个人计算机(例如，膝上计算机或台式计算机)、移动电话、平板电脑或可穿戴装置。视频处理装置900可包含视频解码器的至少部分(即，部分或所有)，用于解码比特流BS，以生成包含多个连续的解码的图片(即，重建的图片)的视频序列。视频处理装置900的至少部分可以在集成电路(IC)中实施。简而言之，使用提出的视频处理装置900 的任何电子装置或电子系统落入本发明的范围。视频处理装置700和900之间的主要差别是重建电路设计。例如，视频处理装置900通过用前述重建电路510 替代用于视频处理装置700中的重建电路110来从视频处理装置700获得，因为本领域的技术人员在阅读关于视频处理装置500和700的以上段落后可容易理解视频处理装置900的细节，为了简明，此处省略进一步的描述。
图10是图示根据本发明实施例的第二视频处理方法的示意图。假设结果基本相同，不要求以显示于图10中的精确顺序来执行步骤。显示于图10中的视频处理方法可以是视频解码方法的部分，且可以由视频处理装置700和900的任何来采用。视频处理方法可以简短地概括如下。
步骤1002：在一个编码单元(MI单元)开始当前块(例如，转换块)的解码。
步骤1004：检查当前块的预测模式。当当前块的预测模式是帧内预测模式，进入步骤1006。当当前块的预测模式是帧间预测模式，进入步骤1014。
步骤1006：从存储装置(例如，存储装置722)获得相邻像素数据。
步骤1008：根据图片边界信息对相邻像素数据选择性地执行像素填补。
步骤1010：进行帧内预测以生成第一预测的像素数据。
步骤1012：将第一预测的像素数据和残值数据结合，以获得当前重建的像素数据。进入步骤1018。
步骤1014：进行运动补偿以生成第二预测的像素数据。
步骤1016：将第二预测的像素数据和残值数据结合，以获得当前重建的像素数据。
步骤1018：储存局部当前重建的像素数据到存储装置(例如，存储装置 722)，其中存储装置的容量小于一个完整图片的重建的数据大小。
由于本领域的技术人员在阅读了以上段落后容易理解显示于图10中的每个步骤的细节，为了简明，此处省略进一步的描述。
本领域技术人员将轻易地看出在保留本发明的教导时，可以对装置和方法作出许多修改和替换。因此，以上揭露应该解释为仅仅由所附的权利要求的范围和界限来限制。

Claims (18)

1.一种视频处理装置，包含：
重建电路，用于生成图片的第一块的重建的像素，所述重建的像素包含所述图片的图片边界上的重建的边界像素；
存储装置，用于至少储存所述第一块的重建的像素的部分，其中所述存储装置的容量小于所述图片的重建的数据大小；
帧内预测电路，用于至少部分基于从所述存储装置获得的像素数据执行所述图片的第二块的帧内预测；以及
填补电路，用于在所述图片边界外生成至少一个填补的像素，其中所述重建的边界像素和所示至少一个填补的像素对应于所述图片的相同的行或所述图片的相同的列；
其中所述帧内预测电路至少部分基于所述重建的边界像素和所述至少一个填补的像素，执行所述图片的第二块的帧内预测。
2.如权利要求1所述的视频处理装置，其特征在于，所述填补电路至少储存所述重建的边界像素和所述至少一个填补的像素到所述存储装置；且所述帧内预测电路从所述存储装置读取所述重建的边界像素和所示至少一个填补的像素。
3.如权利要求2所述的视频处理装置，其特征在于，当所述第一块的预测模式是帧内预测模式时，所述帧内预测电路用于生成所述第一块的第一预测的像素到所述重建电路；且所述视频处理装置还包括：
运动补偿电路，用于当所述第一块的预测模式是帧间预测模式时，生成所述第一块的第二预测的像素到所述重建电路；
其中所述重建电路是在所述帧内预测电路和所示运动补偿电路之间共享的单个重建单元，用于选择性地至少部分基于所述第一预测的像素执行帧内编码像素重建，以及至少部分基于所述第二预测的像素执行帧间编码像素重建。
4.如权利要求2所述的视频处理装置，其特征在于，所述帧内预测电路用于当所述第一块的预测模式是帧内预测模式时，生成所述第一块的第一预测的像素到所述重建电路；且所述视频处理装置还包括：
运动补偿电路，用于当所述第一块的预测模式是帧间预测模式时，生成所述第一块的第二预测的像素到所述重建电路；
其中所述重建电路包含：
第一重建单元，耦合到所述帧内预测电路，用于至少部分基于所述第一预测的像素执行帧内编码像素重建；以及
第二重建单元，耦合到所述运动补偿电路，用于至少部分基于所述第二预测的像素执行帧间编码像素重建。
5.如权利要求1所述的视频处理装置，其特征在于，所述重建电路至少储存所述重建的边界像素到所述存储装置；且所述填补电路从所述存储装置读取所述重建的边界像素，并输出所述重建的边界像素和所示至少一个填补的像素到所述帧内预测电路。
6.如权利要求5所述的视频处理装置，其特征在于，所述帧内预测电路用于当所述第一块的预测模式是帧内预测模式时，生成所述第一块的第一预测的像素到所述重建电路；且所述视频处理装置还包括：
运动补偿电路，用于当所述第一块的预测模式是帧间预测模式时，生成所述第一块的第二预测的像素到所述重建电路；
其中所述重建电路是在所述帧内预测电路和所示运动补偿电路之间共享的单个重建单元，用于选择性地至少部分基于所述第一预测的像素执行帧内编码像素重建，以及至少部分基于所述第二预测的像素执行帧间编码像素重建。
7.如权利要求5所述的视频处理装置，其特征在于，所述帧内预测电路用于当所述第一块的预测模式是帧内预测模式时，生成所述第一块的第一预测的像素到所述重建电路；且所述视频处理装置还包括：
运动补偿电路，用于当所述第一块的预测模式是帧间预测模式时，生成所述第一块的第二预测的像素到所述重建电路；
其中所述重建电路包含：
第一重建单元，耦合到所述帧内预测电路，用于至少部分基于所述第一预测的像素执行帧内编码像素重建；以及
第二重建单元，耦合到所述运动补偿电路，用于至少部分基于所述第二预测的像素执行帧间编码像素重建。
8.如权利要求1所述的视频处理装置，其特征在于，还包括：
控制电路，用于根据所述图片的宽度、所述图片的高度和所述第二块的位置相关信息生成图片边界信息；
其中所述图片边界信息指示所述第二块是否跨过所述图片的图片边界；且所述填补电路根据所述重建的边界像素和所示图片边界信息生成所述至少一个填补的像素。
9.如权利要求1所述的视频处理装置，其特征在于，在所述图片的解码期间，储存于所述存储装置且参考用于帧内预测的所述像素数据的部分被覆写或丢弃。
10.一种视频处理方法，包含：
生成图片的第一块的重建的像素，所述重建的像素包含所述图片的图片边界上的重建的边界像素；
利用存储装置，至少储存所述第一块的重建的像素的部分，其中所述存储装置的容量小于所述图片的重建的数据大小；
至少部分基于从所述存储装置获得的像素数据执行所述图片的第二块的帧内预测；以及
在所述图片边界外生成至少一个填补的像素，其中所述重建的边界像素和所示至少一个填补的像素对应于所述图片的相同的行或所述图片的相同的列；
执行所述第二块的帧内预测包含：
至少部分基于所述重建的边界像素和所示至少一个填补的像素，执行所述图片的第二块的帧内预测。
11.如权利要求10所述的视频处理方法，其特征在于，在所述图片边界外生成所述至少一个填补的像素还包括：
至少储存所述重建的边界像素和所述至少一个填补的像素到所述存储装置；以及
执行所述图片的所述第二块的帧内预测还包括：
从所述存储装置读取所述重建的边界像素和所示至少一个填补的像素。
12.如权利要求11所述的视频处理方法，其特征在于，当所述第一块的预测模式是帧内预测模式时，执行帧内预测以生成所述第一块的第一预测的像素；且所述视频处理方法还包括：
当第一块的预测模式是帧间预测模式时，执行运动补偿以生成所述第一块的第二预测的像素；
其中生成所述第一块的重建的像素包含：
利用在帧内预测电路和运动补偿电路之间共享的单个重建单元，用于选择性地至少部分基于所述第一预测的像素执行帧内编码像素重建，以及至少部分基于所述第二预测的像素执行帧间编码像素重建。
13.如权利要求11所述的视频处理方法，其特征在于，当所述第一块的预测模式是帧内预测模式时，执行帧内预测以生成所述第一块的第一预测的像素；且所述视频处理方法还包括：
当所述第一块的预测模式是帧间预测模式时，执行运动补偿以生成所述第一块的第二预测的像素；
其中生成所述第一块的重建的像素包含：
当所述第一块的预测模式是帧内预测模式时，利用第一重建单元用于至少部分基于所述第一预测的像素执行帧内编码像素重建；以及
当所述第一块的预测模式是帧间预测模式时，利用第二重建单元用于至少部分基于所述第二预测的像素执行帧间编码像素重建。
14.如权利要求10所述的视频处理方法，其特征在于，生成所述第一块的重建的像素还包括：
至少储存所述重建的边界像素到所述存储装置；以及
在所述图片边界外生成所述至少一个填补的像素还包括：
从所述存储装置读取所述重建的边界像素，并输出所述重建的边界像素和所示至少一个填补的像素用于所述第二块的帧内预测。
15.如权利要求14所述的视频处理方法，其特征在于，当所述第一块的预测模式是帧内预测模式时，执行所述帧内预测以生成所述第一块的第一预测的像素；且所述视频处理方法还包括：
当所述第一块的预测模式是帧间预测模式时，执行运动补偿，以生成所述第一块的第二预测的像素；
其中生成所述第一块的重建的像素包含：
利用在所述帧内预测和所述运动补偿之间共享的单个重建单元，用于选择性地至少部分基于所述第一预测的像素执行帧内编码像素重建，以及至少部分依据所述第二预测的像素执行帧间编码像素重建。
16.如权利要求14所述的视频处理方法，其特征在于，当所述第一块的预测模式是帧内预测模式时，执行帧内预测以生成所述第一块的第一预测的像素；且所述视频处理方法还包括：
当所述第一块的预测模式是帧间预测模式时，执行运动补偿，以生成所述第一块的第二预测的像素；
其中生成所述第一块的重建的像素包含：
当所述第一块的预测模式是帧内预测模式时，利用第一重建单元来至少部分基于所述第一预测的像素执行帧内编码像素重建；以及
当所述第一块的预测模式是帧间预测模式时，利用第二重建单元来至少部分基于所述第二预测的像素执行帧间编码像素重建。
17.如权利要求10所述的视频处理方法，其特征在于，还包括：
根据所述图片的宽度、所述图片的高度以及所述第二块的位置相关信息生成图片边界信息；
其中所述图片边界信息指示所述第二块是否跨过所述图片的图片边界；且在所述图片边界外生成所述至少一个填补的像素包含：
根据所述重建的边界像素和所述图片边界信息，生成所述至少一个填补的像素。
18.如权利要求10所述的视频处理方法，其特征在于，在所述图片的解码期间，储存于所述存储装置的所述像素数据的至少部分被覆写或丢弃。
CN201580001980.XA 2014-05-28 2015-05-28 一种视频处理装置和相关视频处理方法 Active CN105594210B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462003612P 2014-05-28 2014-05-28
US62/003,612 2014-05-28
US14/716,904 2015-05-20
US14/716,904 US10104397B2 (en) 2014-05-28 2015-05-20 Video processing apparatus for storing partial reconstructed pixel data in storage device for use in intra prediction and related video processing method
PCT/CN2015/080006 WO2015180657A1 (en) 2014-05-28 2015-05-28 Video processing apparatus for storing partial reconstructed pixel data in storage device for use in intra prediction and related video processing method

Publications (2)

Publication Number Publication Date
CN105594210A CN105594210A (zh) 2016-05-18
CN105594210B true CN105594210B (zh) 2018-11-02

Family

ID=54698116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001980.XA Active CN105594210B (zh) 2014-05-28 2015-05-28 一种视频处理装置和相关视频处理方法

Country Status (3)

Country Link
US (1) US10104397B2 (zh)
CN (1) CN105594210B (zh)
WO (1) WO2015180657A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102341872B1 (ko) * 2015-06-12 2021-12-23 삼성디스플레이 주식회사 영상의 부호화, 복호화 방법 및 장치
US10368073B2 (en) * 2015-12-07 2019-07-30 Qualcomm Incorporated Multi-region search range for block prediction mode for display stream compression (DSC)
US10999602B2 (en) 2016-12-23 2021-05-04 Apple Inc. Sphere projected motion estimation/compensation and mode decision
US11259046B2 (en) 2017-02-15 2022-02-22 Apple Inc. Processing of equirectangular object data to compensate for distortion by spherical projections
US10924747B2 (en) 2017-02-27 2021-02-16 Apple Inc. Video coding techniques for multi-view video
US11093752B2 (en) 2017-06-02 2021-08-17 Apple Inc. Object tracking in multi-view video
US20190005709A1 (en) * 2017-06-30 2019-01-03 Apple Inc. Techniques for Correction of Visual Artifacts in Multi-View Images
US10754242B2 (en) 2017-06-30 2020-08-25 Apple Inc. Adaptive resolution and projection format in multi-direction video
US10699413B1 (en) * 2018-03-23 2020-06-30 Carmax Business Services, Llc Automatic image cropping systems and methods
EP4049448A4 (en) * 2019-12-24 2023-03-08 Telefonaktiebolaget Lm Ericsson (Publ) VIRTUAL BORDER PROCESSING FOR ADAPTIVE LOOP FILTERING

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563927A (zh) * 2006-12-21 2009-10-21 汤姆森许可贸易公司 用于对视频图像的块进行解码的方法
CN101710990A (zh) * 2009-11-10 2010-05-19 华为技术有限公司 视频图像编码处理、解码处理方法和装置及编解码系统
CN103238318A (zh) * 2010-11-02 2013-08-07 联发科技股份有限公司 用于高效率视频编码的条带边缘滤波方法及其装置
CN103621095A (zh) * 2011-06-13 2014-03-05 高通股份有限公司 用于视频译码中的帧内预测的边界像素填补

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285599B1 (ko) * 1998-03-14 2001-04-02 전주범 격행 부호화에서의 움직임 추정을 위한 텍스쳐 패딩 장치 및그 패딩 방법
JP3934568B2 (ja) 2003-03-04 2007-06-20 松下電器産業株式会社 動画符号化方法および装置
TWI277013B (en) 2005-02-01 2007-03-21 Ind Tech Res Inst Method for reducing buffered-frame memory sizes and accesses in a video codec
KR100727972B1 (ko) 2005-09-06 2007-06-14 삼성전자주식회사 영상의 인트라 예측 부호화, 복호화 방법 및 장치
US20080260023A1 (en) * 2007-04-18 2008-10-23 Chih-Ta Star Sung Digital video encoding and decoding with refernecing frame buffer compression
CN102668565B (zh) * 2009-10-21 2015-12-09 Sk电信有限公司 图像编码和解码装置和方法
US20110122950A1 (en) * 2009-11-26 2011-05-26 Ji Tianying Video decoder and method for motion compensation for out-of-boundary pixels
US9641866B2 (en) * 2011-08-18 2017-05-02 Qualcomm Incorporated Applying partition-based filters
US9083983B2 (en) * 2011-10-04 2015-07-14 Qualcomm Incorporated Motion vector predictor candidate clipping removal for video coding
EP2767089A4 (en) * 2011-10-14 2016-03-09 Mediatek Inc METHOD AND APPARATUS FOR LOOP FILTERING
EP2769550A4 (en) * 2011-10-14 2016-03-09 Mediatek Inc METHOD AND APPARATUS FOR LOOP FILTRATION
US8983218B2 (en) 2012-04-11 2015-03-17 Texas Instruments Incorporated Virtual boundary processing simplification for adaptive loop filtering (ALF) in video coding
US9451250B2 (en) * 2012-10-03 2016-09-20 Broadcom Corporation Bounded rate compression with rate control for slices
US10440365B2 (en) * 2013-06-28 2019-10-08 Velos Media, Llc Methods and devices for emulating low-fidelity coding in a high-fidelity coder
US20150071357A1 (en) * 2013-09-12 2015-03-12 Qualcomm Incorporated Partial intra block copying for video coding
US20150264348A1 (en) * 2014-03-17 2015-09-17 Qualcomm Incorporated Dictionary coding of video content
US20150334425A1 (en) * 2014-05-14 2015-11-19 Blackberry Limited Adaptive context initialization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563927A (zh) * 2006-12-21 2009-10-21 汤姆森许可贸易公司 用于对视频图像的块进行解码的方法
CN101710990A (zh) * 2009-11-10 2010-05-19 华为技术有限公司 视频图像编码处理、解码处理方法和装置及编解码系统
CN103238318A (zh) * 2010-11-02 2013-08-07 联发科技股份有限公司 用于高效率视频编码的条带边缘滤波方法及其装置
CN103621095A (zh) * 2011-06-13 2014-03-05 高通股份有限公司 用于视频译码中的帧内预测的边界像素填补

Also Published As

Publication number Publication date
CN105594210A (zh) 2016-05-18
WO2015180657A1 (en) 2015-12-03
US20150350673A1 (en) 2015-12-03
US10104397B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
CN105594210B (zh) 一种视频处理装置和相关视频处理方法
KR102349176B1 (ko) 영상 부호화 방법 및 컴퓨터로 읽을 수 있는 기록 매체
JP6835448B2 (ja) 画像符号化装置、画像復号装置、画像符号化方法、画像復号方法及び符号化ビットストリームを記録した記録媒体
CN107517377B (zh) 视频解码方法
JP2022078048A (ja) 画像復号方法及び画像符号化方法
AU2010313997B2 (en) Method and apparatus for encoding and decoding coding unit of picture boundary
JP2019106717A (ja) 符号化装置、復号装置、符号化方法、復号方法、及びプログラム
KR20210152476A (ko) 코딩 된 비디오의 양자화된 잔차 차동 펄스 코드 변조 표현의 제약
EP3989550A1 (en) Method for encoding/decoding image signal and apparatus therefor
CN106664421B (zh) 视频处理装置及相关的视频处理方法
EP2846544A1 (en) Method and apparatus for encoding multi-view images, and method and apparatus for decoding multi-view images
BR112020025916A2 (pt) Método para decodificar um sinal de vídeo
JP7490859B2 (ja) 映像コーディングシステムにおいてイントラ予測による映像デコーディング方法及び装置
CN104853194A (zh) 编码方法及编码装置
JP7427790B2 (ja) コンテンツ適応セグメント化予測
CN114846797A (zh) 编码和解码方法及装置
JP2017069862A (ja) 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム
JP2024508850A (ja) ウェッジレット分割を用いたＩｎｔｒａＢＣ
KR20230170004A (ko) 넓은 구역에 대한 공간 조명 보상
JP2023552224A (ja) 探索範囲制限を用いたイントラブロックコピー（ｉｎｔｒａｂｃ）モードコーディングのための方法および装置
JP2024024091A (ja) 変換に基づく映像コーディング方法及びその装置
CN116368800A (zh) 用于具有搜索范围切换的帧内块拷贝模式编码的方法及装置
JP5340440B2 (ja) 映像符号化装置及び映像符号化方法
KR20160066743A (ko) 비디오 신호 처리 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant