CN105550145A - 一种用于单芯片系统内双总线间的传输同步器 - Google Patents
一种用于单芯片系统内双总线间的传输同步器 Download PDFInfo
- Publication number
- CN105550145A CN105550145A CN201510915134.0A CN201510915134A CN105550145A CN 105550145 A CN105550145 A CN 105550145A CN 201510915134 A CN201510915134 A CN 201510915134A CN 105550145 A CN105550145 A CN 105550145A
- Authority
- CN
- China
- Prior art keywords
- bus
- transmission
- equipment
- shielding
- command information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种用于单芯片系统内双总线间的传输同步器，包括：总线解析器,负责接收主设备通过两条总线发出的传输命令信息，并转发给判别器；判别器，内部包括至少2组地址寄存器和2位屏蔽控制位，2组地址寄存器分别存储需要进行同步控制的总线0传输目标地址和总线1传输目标地址，2位屏蔽控制位用于分别控制对应总线的总线屏蔽器的开启和关闭；总线屏蔽器,负责根据判别器发出的控制信息来屏蔽对应总线的新的传输。本发明具有以下优势：解决不同总线协议和总线延时带来的传输顺序不正确的问题。
Description
技术领域
本发明属于集成电路芯片内部互连总线技术领域，尤其是涉及一种用于单芯片系统内双总线间的传输同步器。
背景技术
在一个SoC(SystemonChip,单芯片系统)中,通常包含若干个主设备和若干个从设备。在主设备和从设备之间,通过特定协议的总线相连接,以实现数据的传输。通常,主设备和从设备之间,只通过一条总线相连.但当主设备和从设备之间,有两条不同协议的总线相连时,就产生了多总线数据同步问题。
所谓的多总线数据同步问题,在本文中,特指如下情况:主设备向从设备一先一后,发出A,B两次数据传输.这两次数据传输,分别通过总线0和总线1完成.但由于总线0的传输延迟大于总线1,使得总线1上传输的B数据,先于总线0上的A数据,到达从设备。从而使得从设备对于A,B两次数据传输的接受顺序,与主设备的发出顺序不符。
为了应对上述由于不同总线传输延迟不同,致使从设备接受数据顺序发生了错误的情况,一般采用软件的方式加以解决。即通过编写主设备的程序,当主设备发出A数据后,先不立即发出B数据,而是先从从设备回读A数据，确认A数据已经被从设备收到后,再发出B数据。
上述通过软件程序来解决多总线数据同步问题的方法,不仅增加了软件代码的复杂度,也降低了数据传输的效率。
发明内容
有鉴于此，本发明旨在提出一种用于单芯片系统内双总线间的传输同步器，以解决不同总线协议和总线延时带来的传输顺序不正确的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种用于单芯片系统内双总线间的传输同步器，包括：
总线解析器,负责接收主设备通过两条总线发出的传输命令信息，总线解析器接收信息后,立即转发给判别器,进行判别；总线解析器包括总线0解析器和总线1解析器；
判别器，内部包括至少2组地址寄存器和2位屏蔽控制位，主设备通过总线1可以读写上述地址寄存器和屏蔽控制位，2组地址寄存器分别存储需要进行同步控制的总线0传输目标地址和总线1传输目标地址，2位屏蔽控制位用于分别控制总线0屏蔽器和总线1屏蔽器的开启和关闭；
总线屏蔽器,负责根据判别器发出的控制信息来屏蔽对应总线的新的传输，如果判别结果为不屏蔽，总线屏蔽器将允许对应总线上的传输命令信息转发至从设备，反之如果判别结果为屏蔽,总线屏蔽器则不将收到的传输命令信息转发至从设备；总线屏蔽器包括总线0屏蔽器和总线1屏蔽器。
进一步的，所述主设备通过两条总线发出的传输命令信息至少应包括传输开启信息和地址信息。
进一步的，所述总线屏蔽器还要将阻止或允许从设备发出的应答信息通过对应总线发送到主设备。
相对于现有技术，本发明具有以下优势：
解决不同总线协议和总线延时带来的传输顺序不正确的问题,该传输同步器能够实时监测两条总线上的数据传输,当监测到传输顺序与规定顺序不符时,屏蔽实际先到达的数据传输,直至本该先发生的数据传输完成后,实际先到达的数据传输才被解除屏蔽；同时没有增加软件代码的复杂度,也没影响数据传输的效率。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述同步器与总线主、从设备的连接关系图；
图2为本发明实施例所述同步器的内部架构图；
图3为本发明实施例所述同步器的一个典型工作流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
本发明实施例用于单芯片系统内双总线间的传输同步器，与总线主、从设备的连接关系如图1所示，单芯片内的主设备与从设备之间,有总线0和总线1两条总线相连，主设备可以通过总线0或总线1,对从设备进行数据的读或写操作，总线传输同步器,位于主设备和从设备之间,主设备通过任意总线上发出的访问命令,需经过总线同步器的转发,才能到达从设备；从设备的反馈信息,也需经过总线同步器的转发,才能到达主设备；
本发明中所述的单芯片系统的总线,至少包括如下2类传输信息:
一、主设备发出的传输命令信息,至少包括如下信号:
1.传输发起信号,标志着一次新的传输的开始；
2.地址信号,指明访问从设备存储单元的具体编号。
二、从设备反馈的传输应答信息,至少包括如下信号:
1.传输应答信号,标志着从设备已经接收到传输命令信息。
本发明实施例用于单芯片系统内双总线间的传输同步器，如图2所示，包括：
总线0解析器，负责接收主设备通过总线0发出的传输命令信息,至少应包括传输开启信息和目标地址信息，并按照总线0的协议,解析出访问的目标地址值，并将此目标地址值发送给判别器；
总线1解析器，负责接收主设备通过总线1发出的传输命令信息，至少应包括传输开启信息和目标地址信息，并按照总线1的协议解析出访问的目标地址值，并将此目标地址值发送给判别器进行判别；
判别器，内部包括至少2组地址寄存器和2位屏蔽控制位，主设备通过总线可以读写上述地址寄存器和屏蔽控制位，2组地址寄存器分别存储需要进行同步控制的总线0传输目标地址和总线1传输目标地址，2位屏蔽控制位用于分别控制总线0屏蔽器和总线1屏蔽器的开启和关闭；当主设备发起一次传输时,判别器接收对应总线的总线解析器提取的传输目标地址，并与内部对应的地址寄存器进行匹配检查；如果地址匹配成功，且对应的屏蔽控制位为有效时,判别器将向对应的总线屏蔽器发出开启屏蔽信号；如果地址匹配不成功,或对应的屏蔽控制位无效,则判别器不发出开启屏蔽信号；
总线屏蔽器,负责根据判别器发出的控制信息,来屏蔽对应总线的新的传输，如果判别结果为不屏蔽，总线屏蔽器将允许对应总线上的传输命令信息转发至从设备，反之如果判别结果为屏蔽,总线屏蔽器则不将收到的传输命令信息转发至从设备；总线屏蔽器包括总线0屏蔽器和总线1屏蔽器。
总线0屏蔽器,负责根据判别器是否开启屏蔽总线0的控制信号,如果判别结果为不屏蔽，将允许0总线上的传输命令信息转发至从设备，反之如果判别结果为屏蔽,总线0屏蔽器则不将收到的传输命令信息转发至从设备；总线0屏蔽器将阻止或允许从设备发出的应答信息,通过总线0发送到主设备；
总线1屏蔽器,负责根据判别器是否开启屏蔽总线1的控制信号,如果判别结果为不屏蔽，将允许1总线上的传输命令信息转发至从设备，反之如果判别结果为屏蔽,总线1屏蔽器则不将收到的传输命令信息转发至从设备；总线1屏蔽器将阻止或允许从设备发出的应答信息,通过总线1发送到主设备。
本发明同步器的一个典型工作流程，如图3所示，主要包括一下3个主要阶段：
一、初始状态.
此时同步器允许所有主设备通过总线0或总线1进行传输；
二、总线检测状态.
为了保证两个目标传输a和b的顺序为a先b后,主设备通过总线1配置同步器中的判别器,在判别器的两个地址寄存器中分别写入a,b两个目标地址值,并设置总线1对应的屏蔽控制位为1；
在配置好同步器后,主设备通过总线0发出一次传输a,通过总线1发出一次传输b.由于总线0和总线1的协议不同,传输延时不同,a、b这两个传输命令,到达传输同步器的先后顺序并不确定；
如果总线0上的a传输先到达传输同步器,则a传输发送给从设备的同时,总线1对应的屏蔽控制位被清0，之后到达的b传输,不会被屏蔽；
三、总线屏蔽状态
如果总线1上的b传输先到达传输同步器,则判别器发出屏蔽控制信号给总线1屏蔽器,b传输被传输同步器屏蔽，直到总线0上的a传输到达并通过同步器,发送到从设备后,b传输的屏蔽才被解除。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种用于单芯片系统内双总线间的传输同步器，其特征在于包括：
总线解析器,负责接收主设备通过两条总线发出的传输命令信息，总线解析器接收信息后,立即转发给判别器进行判别；总线解析器包括总线0解析器和总线1解析器；
判别器，内部包括至少2组地址寄存器和2位屏蔽控制位，主设备通过总线1可以读写上述地址寄存器和屏蔽控制位，2组地址寄存器分别存储需要进行同步控制的总线0目标地址和总线1目标地址，2位屏蔽控制位用于分别控制总线0屏蔽器和总线1屏蔽器的开启和关闭；
总线屏蔽器,负责根据判别器发出的控制信息来屏蔽对应总线的新的传输，如果判别结果为不屏蔽，总线屏蔽器将允许对应总线上的传输命令信息转发至从设备，反之如果判别结果为屏蔽,总线屏蔽器则不将收到的传输命令信息转发至从设备；总线屏蔽器包括总线0屏蔽器和总线1屏蔽器。
2.根据权利要求1所述的用于单芯片系统内双总线间的传输同步器，其特征在于：所述主设备通过两条总线发出的传输命令信息至少应包括传输开启信息和地址信息。
3.根据权利要求1所述的用于单芯片系统内双总线间的传输同步器，其特征在于：所述总线屏蔽器还要将阻止或允许从设备发出的应答信息通过对应总线发送到主设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510915134.0A CN105550145B (zh) | 2015-12-09 | 2015-12-09 | 一种用于单芯片系统内双总线间的传输同步器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510915134.0A CN105550145B (zh) | 2015-12-09 | 2015-12-09 | 一种用于单芯片系统内双总线间的传输同步器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105550145A true CN105550145A (zh) | 2016-05-04 |
| CN105550145B CN105550145B (zh) | 2018-05-08 |
Family
ID=55829335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510915134.0A Active CN105550145B (zh) | 2015-12-09 | 2015-12-09 | 一种用于单芯片系统内双总线间的传输同步器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105550145B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106951391A (zh) * | 2017-02-15 | 2017-07-14 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
| CN110086595A (zh) * | 2019-04-16 | 2019-08-02 | 北京探境科技有限公司 | 同步总线通信方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1074052A (zh) * | 1992-01-02 | 1993-07-07 | 国际商业机器公司 | 用于总线接口单元的双向数据存储装置 |
| US5255374A (en) * | 1992-01-02 | 1993-10-19 | International Business Machines Corporation | Bus interface logic for computer system having dual bus architecture |
| CN1936934A (zh) * | 2006-10-13 | 2007-03-28 | 凤凰微电子（中国）有限公司 | 在智能卡上集成多种数据传输接口的方法和新型智能卡 |
| CN101567078A (zh) * | 2009-03-27 | 2009-10-28 | 西安交通大学 | 一种双总线的视觉处理芯片架构 |
| CN104021104A (zh) * | 2014-06-12 | 2014-09-03 | 国家电网公司 | 一种基于双总线结构的协同系统及其通信方法 |
-
2015
- 2015-12-09 CN CN201510915134.0A patent/CN105550145B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1074052A (zh) * | 1992-01-02 | 1993-07-07 | 国际商业机器公司 | 用于总线接口单元的双向数据存储装置 |
| US5255374A (en) * | 1992-01-02 | 1993-10-19 | International Business Machines Corporation | Bus interface logic for computer system having dual bus architecture |
| CN1936934A (zh) * | 2006-10-13 | 2007-03-28 | 凤凰微电子（中国）有限公司 | 在智能卡上集成多种数据传输接口的方法和新型智能卡 |
| CN101567078A (zh) * | 2009-03-27 | 2009-10-28 | 西安交通大学 | 一种双总线的视觉处理芯片架构 |
| CN104021104A (zh) * | 2014-06-12 | 2014-09-03 | 国家电网公司 | 一种基于双总线结构的协同系统及其通信方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106951391A (zh) * | 2017-02-15 | 2017-07-14 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
| CN106951391B (zh) * | 2017-02-15 | 2020-02-11 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
| CN110086595A (zh) * | 2019-04-16 | 2019-08-02 | 北京探境科技有限公司 | 同步总线通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105550145B (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103490966B (zh) | 一种双冗余can总线数据接收处理方法 | |
| CN102986171B (zh) | 分布式虚拟桥接器环境中的寄存器访问 | |
| US9244829B2 (en) | Method and system for efficient memory region deallocation | |
| TWI524699B (zh) | 控制器區域網路(can)控制器單元、儲存can訊息之方法及相關聯微控制器 | |
| CN103201982A (zh) | 利用安全端口组来管理mac移动 | |
| CN102792290A (zh) | 互连中的阻隔交易 | |
| CN104346229A (zh) | 一种用于嵌入式操作系统进程间通讯优化的处理方法 | |
| CN103647717A (zh) | 基于报文精确识别的变电站通信网络确定性路径交换方法 | |
| US20150365252A1 (en) | Network distributor | |
| DE69432726T2 (de) | Verfahren und System zur seriellen Datenübertragung | |
| CN109240971A (zh) | 通信方法、装置及系统 | |
| CN105550145A (zh) | 一种用于单芯片系统内双总线间的传输同步器 | |
| WO2016085012A1 (ko) | Ads-b 정보를 이용한 비행계획과 항적의 결합 방법 | |
| CN102546342B (zh) | 双环网络系统、双环网络发送次序决定方法及传送站装置 | |
| CN105162702A (zh) | 一种ac引流方法及装置 | |
| CN105993148B (zh) | 网络接口 | |
| CN110188059A (zh) | 数据有效位统一配置的流控式fifo缓存结构及方法 | |
| CN103746889A (zh) | 半竞争式rs-485总线多主通讯系统及其工作方法 | |
| CN105989537A (zh) | 一种证券及金融衍生品交易风险控制系统及风险控制方法 | |
| CN106789511A (zh) | 基于fpga的列车用can通信转换控制方法及转换模块 | |
| CN106371972B (zh) | 用于解决主设备间数据一致性的总线监控方法及装置 | |
| CN105579952B (zh) | 利用伪停顿的高速通道上的emi抑制 | |
| CN104753723B (zh) | 一种基带处理单元的单板复位方法、装置及设备 | |
| CN103559095A (zh) | 用于继电保护领域的双核多处理器架构的数据同步方法 | |
| CN109803030A (zh) | 一种匿名中间代理服务器及其通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |