CN105515606A - 消减电路及收发电路 - Google Patents

Abstract

一种消减电路，包括主延迟线，第一功率分配器，第一功率合路器及多个第一电路。其中，主延迟线用于对发射机的部分发射信号进行延迟；第一功率分配器的输入端与主延迟线连接；每个第一电路包括n级支路电路，用于产生抵消泄漏信号的消减信号，n级支路电路中的第一级支路电路分别与第一功率分配器和第一功率合路器连接，n级支路电路中的第k-1级支路电路与第k级支路电路连接，其中2≦k≦n，n和k均为整数；第一功率合路器将多个第一电路产生的消减信号输出。本发明还提供一种收发电路。本发明提供的收发电路及其消减电路，有效地降低了泄漏信号和障碍物反射信号的干扰，从而提高接收机电路的接收能力。

Description

消减电路及收发电路

技术领域

本发明涉及无线通信领域，尤其涉及一种抑制干扰信号的消减电路及收发电路。

背景技术

无线信号收发系统通常包括接收机电路和发射机电路。在所述两个电路间，通常使用环行器作为收发隔离器件，但是环行器隔离度有限，容易使发射信号泄漏到接收机电路中，对接收到的有用信号产生干扰。此外，接收到的有用信号还会受到近距离障碍物所反射的信号的干扰，从而削弱了接收机电路的接收信号的能力。

发明内容

有鉴于此，需提供一种抑制干扰信号的消减电路及收发电路，以降低泄漏信号和障碍物反射信号的干扰，从而提高无线信号收发系统的接收能力。

本发明实施方式提供的一种消减电路，包括主延迟线，第一功率分配器，第一功率合路器及多个第一电路。其中，主延迟线用于对发射机的部分发射信号进行延迟；第一功率分配器的输入端与主延迟线连接；每个第一电路包括n级支路电路，用于产生抵消泄漏信号的消减信号，n级支路电路中的第一级支路电路分别与第一功率分配器和第一功率合路器连接，n级支路电路中的第k-1级支路电路与第k级支路电路连接，其中2≦k≦n，n和k均为整数；第一功率合路器将多个第一电路产生的消减信号输出。

优选地，消减电路还包括多个第一延迟线及多个第二电路。其中，多个第一延迟线与第一电路的第n级支路电路连接；多个第二电路与第一延迟线和第一电路的第n级支路电路连接以产生抵消近场干扰信号的消减信号；第一功率合路器还将多个第二电路产生的消减信号输出。

优选地，第一电路中的每一级支路电路均包括：第二功率分配器，第一单元及第二功率合路器。其中，第一单元的一端与第二功率分配器的第一输出端连接；第二功率合路器的第一输入端与第一单元的另一端连接。

优选地，在第一电路中，第k-1级支路电路中的第二功率分配器的第二个输出端与第k级支路电路中的第二功率分配器的输入端连接，第k-1级支路电路中的第二功率合路器的第二个输入端与第k级支路电路中的第二功率合路器的输出端连接。

优选地，第n级支路电路的第二功率分配器的第二输出端与第一延迟线连接。

优选地，第一单元包括第二延迟线及衰减器。其中，第二延迟线用于调整消减信号的延迟时间；衰减器与第二延迟线串联连接，用于调整消减信号的衰减量。

优选地，第二电路包括第三电路及第四电路。其中，第三电路包括m级支路电路，在m级支路电路中，第h级支路电路与第h-1级支路电路连接，其中2≦h≦m，m和h均为整数；第四电路与第三电路的m级支路电路连接。

优选地，第三电路中的每一级支路电路均包括第三功率分配器，第二单元及第三功率合路器。其中，第二单元的一端与第三功率分配器的第一输出端连接；第三功率合路器的第一输入端与第二单元的另一端连接。

优选地，第四电路包括第四功率分配器，两个第二单元及第四功率合路器。两个第二单元的一端分别与第四功率分配器的输出端连接；第四功率合路器的两个输入端分别与两个第二单元的另一端连接。

优选地，在第三电路中，第h-1级支路电路中的第三功率分配器的第二输出端与第h级支路电路中的第三功率分配器的输入端连接，第h-1级支路电路中的第三功率合路器的第二输入端与第h级支路电路中的第三功率合路器的输出端连接。第m级支路电路的第三功率分配器的第二输出端与第四功率分配器的输入端连接，第m级支路电路的第三功率合路器的第二输入端与第四功率合路器的输出端连接。

优选地，第二单元包括第二延迟线及衰减器。第二延迟线用于调整消减信号的延迟时间；衰减器与第二延迟线串联连接，用于调整消减信号的衰减量。

本发明实施方式提供的收发电路包括发射机、接收机、天线及环行器，收发电路还包括：第一耦合器、第一放大器、第二耦合器、第二放大器、第三耦合器、上述的消减电路及第三放大器。其中，第一耦合器连接于发射机和环行器之间；第一放大器连接于发射机和第一耦合器之间，用于放大发射信号；第二耦合器连接于接收机和环行器之间；第二放大器连接于接收机和第二耦合器之间，用于放大接收信号；第三耦合器连接于天线和环行器之间，第一耦合器、第二耦合器及第三耦合器与环行器的连接以使环行器的输入、输出阻抗匹配；消减电路连接于第一耦合器和第二耦合器之间，用于从第一耦合器接收部分发射信号，并产生消减信号；第三放大器连接于消减电路和第二耦合器之间，用于接收消减信号并放大输出至第二耦合器以提高消减信号的耦合量。

优选地，收发电路还包括：顺向功率检测电路、逆向功率检测电路、匹配电路及控制器。其中，顺向功率检测电路与第三耦合器连接以获取收发电路的发射功率和；逆向功率检测电路与第三耦合器连接以获取从天线反射回来的逆向功率；匹配电路用于实现收发电路的阻抗匹配；控制器与顺向功率检测电路、逆向功率检测电路及匹配电路连接，并调整匹配电路的输入电压以实现收发电路的阻抗匹配。

优选地，匹配电路包括：第一电容、第二电容、第一电感、第二电感及变容二极管。其中，第一电容的一端作为匹配电路的第一输入端并连接第三耦合器；第二电容的一端与第一电容的另一端连接，另一端作为匹配电路的输出端并连接天线；第一电感的一端连接与第一电容的另一端连接；第二电感的一端作为匹配电路的第二输入端并连接控制器；变容二极管的阳极接地，阴极与第一电感的另一端、第二电感的另一端连接。

本发明设计的消减电路及收发电路，有效地降低了泄漏信号和障碍物反射信号的干扰，从而提高接收机电路的接收能力。

附图说明

图1为本发明收发电路一实施方式的架构图；

图2为本发明消减电路第一实施方式的架构图；

图3为本发明消减电路第二实施方式的架构图；

图4为本发明第一电路的每一级支路电路一实施方式的架构图；

图5为本发明第二电路一实施方式的架构图；

图6为本发明第三电路的每一级支路电路和第四电路的一实施方式的架构图；

图7为本发明消减电路第三实施方式的架构图；

图8为本发明第一单元和第二单元实施方式的架构图；

图9为本发明匹配电路实施方式的电路示意图；

图10为本发明消减电路的部分支路电路的延迟时间示意图；

图11为本发明消减电路的部分支路电路的延迟时间示意图。

主要元件符号说明

收发电路100

天线200

消减电路300

控制器400

发射机TX

接收机RX

第一放大器PA

第二放大器LNA

第三放大器AMP

环行器CIR

第一端口Port1

第二端口Port2

第三端口Port3

第一耦合器CPL1

第二耦合器CPL2

第三耦合器CPL3

匹配电路M1

第一电路A1

第二电路A2

第三电路A3

第四电路A4

主延迟线DL

第一延迟线DL1

第二延迟线DL2

第一功率分配器PD0

第二功率分配器PD1，PD2，PD3,PD4,PCi,PC(i-1)

第三功率分配器PD21，PD22,PD2j,PD2(j-1),PD2m

第四功率分配器PD33

第一功率合路器PC0

第二功率合路器PC1，PC2，PC3,PC4,PCi,PC(i-1)

第三功率合路器PC21，PC22,PC2j,PC2(j-1),PC2m

第四功率合路器PC33

第一单元DX

第二单元DY

衰减器DSA

第一电容C1

第二电容C2

第一电感L1

第二电感L2

变容二极管D1

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

在以下各实施方式中，箭头所示方向为信号从输入端到输出端传输的方向。

请参阅图1，图1为本发明收发电路100一实施方式的架构图。在本实施方式中，收发电路100包括发射机TX、接收机RX、第一放大器PA、第二放大器LNA、第三放大器AMP、环行器CIR、第一耦合器CPL1、第二耦合器CPL2、第三耦合器CPL3、天线200及消减电路300。

发射机TX依序经由第一放大器PA和第一耦合器CPL1与环行器CIR的第一端口Port1连接，环行器CIR的第二端口Port2依序经由第二放大器LNA和第二耦合器CPL2与接收机RX连接，环行器CIR的第三端口Port3经由第三耦合器CPL3和匹配电路M1与天线200连接。发射机TX用于发射信号，第一放大器PA用于放大发射信号，接收机RX用于获取经干扰抑制后的接收信号，第二放大器LNA用于放大接收信号；环行器CIR为三端口环行器用于隔离收发电路100中的收发信号，匹配电路M1用于实现收发电路100内部的阻抗匹配。第一耦合器CPL1、第二耦合器CPL2及第三耦合器CPL3与环行器CIR的不同端口连接以使环行器CIR的输入、输出阻抗匹配。

在本实施方式中，本发明旨在降低两种干扰信号对接收机RX:第一种干扰信号为泄漏信号，泄漏信号从图1中的发射机TX、环行器CIR到达第二耦合器CPL2，进而干扰接收机RX；第二种干扰信号为近场干扰信号，近场干扰信号为发射机TX的发射信号从图1的天线200辐射后，被附近障碍物反射而进入环行器CIR到达第二耦合器CPL2，进而干扰接收机RX。

消减电路300及第三放大器AMP设置于第一耦合器CPL1和第二耦合器CPL2之间。消减电路300用于产生消减信号以抑制泄漏信号和近场干扰信号对接收信号的干扰。在此，第一耦合器CPL1用于将发射机TX的部分发射信号输入至消减电路300中；第三放大器AMP用于对消减信号进行放大，以提高输入至第二耦合器CPL2的消减信号的耦合量，使得第二耦合器CPL2的主线路插损(mainlineinsertionloss)值尽可能小，以降低第二耦合器CPL2对接收信号的噪声指数的影响，从而改善接收机RX的灵敏度。

在其他实施方式中，收发电路100还可以包括顺向功率检测电路FWD、逆向功率检测电路REV、匹配电路M1及控制器400。顺向功率检测电路FWD和逆向功率检测电路REV均与第三耦合器CPL3连接，以分别获取收发电路100的发射功率和从天线200反射回来的逆向功率。控制器400分别与发射机TX、接收机RX、顺向功率检测电路FWD、逆向功率检测电路REV、匹配电路M1及消减电路300连接，控制器400用于调整匹配电路M1的输入电压以实现收发电路100与天线200间的阻抗匹配，控制器400还用于控制发射机TX的发射信号的大小及频率，并在接收机RX处获取经干扰抑制后的接收信号以衡量抑制干扰信号的效果，与此同时，还根据抑制干扰信号的效果调整消减电路300的参数以优化抑制干扰信号的效果。

在以下各实施方式中，所用的功率分配器(PowerDivider)皆包括一个输入端和两个输出端，所用的功率合路器(PowerCombiner)皆包括两个输入端和一个输出端。

请参阅图2，图2为本发明消减电路300第一实施方式的架构图。在第一实施方式中，消减电路300包括主延迟线DL、多个第一电路A1、第一功率分配器PD0及第一功率合路器PC0。主延迟线DL的输入端作为消减电路300的输入端，与第一耦合器CPL1连接以获取部分发射信号，主延迟线DL用于对部分发射信号进行延迟。第一电路A1用于依据延迟后的部分发射信号来产生抵消泄漏信号的消减信号。第一电路A1包括n级支路电路(n为整数)。主延迟线DL的输出端依次经由第一功率分配器PD0、两路n级支路电路中的第一级支路电路与第一功率合路器PC0的两个输入端连接以合成一路输出，其中，第一功率合路器将多个第一电路A1产生的消减信号输出。第一级支路电路还与第二级支路电路连接，第二级支路电路还与第三级支路电路连接，以此连接方式，第k-1级支路电路与第k级支路电路连接以形成n级支路电路(2≦k≦n，n和k均为整数)，该n级支路电路用于产生抵消泄漏信号的消减信号。经过第一电路A1的信号，其延迟时间及幅度大小将发生变化，并由第一功率合路器PC0输出。在其他实施方式中，若所用的功率分配器PD0包括两个以上的输出端，功率合路器PC0包括两个以上输入端时，则多个第一电路A1可分别设置于功率分配器PD0的每一输出端和功率合路器PC0的每一输入端之间。

请参阅图3，图3为本发明消减电路300第二实施方式的架构图。在第二实施方式中，消减电路300除包括第一实施方式所述的主延迟线DL、多个第一电路A1、第一功率分配器PD0及第一功率合路器PC0外，还包括多个第一延迟线DL1和多个第二电路A2。其中，第一电路A1的第n级支路电路与第一延迟线DL1和第二电路A2连接以产生抵消近场干扰信号的消减信号。经过第一延迟线DL1和第二电路A2的信号，其延迟时间及幅度大小将发生变化，并由第一功率合路器PC0输出。

请参阅图4，图4为第一电路A1的每一级支路电路一实施方式的架构图。在本实施方式中，每一级支路电路均包括第二功率分配器PD1、第一单元DX及第二功率合路器PC1。其中，第二功率分配器PD1的输入端作为每一级支路电路的输入端，第二功率分配器PD1的第一输出端经由第一单元DX与第二功率合路器PC1的第一输入端连接。第二功率合路器PC1的输出端作为每一级支路电路的输出端。第一单元DX主要用于调整经过每一级支路电路的信号的延迟时间及幅度大小，其具体架构请参阅图8所示的实施方式。

请参阅图5，图5为第二电路A2一实施方式的架构图。在本实施方式中，第二电路包括第三电路A3和第四电路A4。在本实施方式中，第二电路包括m级支路电路(m为整数)，其中，第h级支路电路与第h-1级支路电路连接(2≦h≦m，m和h均为整数)。此外，第m级支路电路还与第四电路A4连接。经过第二电路A2的信号，其延迟时间及幅度大小也将发生变化。

请参阅图6，图6为第三电路A3的每一级支路电路和第四电路A4的一实施方式的架构图。在本实施方式中，第三电路A3的每一级支路电路均包括第三功率分配器PD21、第二单元DY及第三功率合路器PC21，其中，第三功率分配器PD21的第一输出端经由第二单元DY与第三功率合路器PC21的第一输入端连接。第四电路A4包括第四功率分配器PD33、两个第二单元DY及第四功率合路器PC33，第四功率分配器PD33的两个输出端分别经由第二单元DY与第四功率合路器PC33的两个输入端连接。第二单元DY主要用于调整经过第三电路A3或第四电路A4的信号的延迟时间及幅度大小，其具体架构请参阅图8所示的实施方式。

图7为本发明消减电路300第三实施方式的架构图。请一并参阅图2至图7，在本实施方式中，消减电路300包括主延迟线DL、多个第一延迟线DL1、多路第一电路A1及第二模块。主延迟线DL的输入端作为消减电路300的输入端，与第一耦合器CPL1连接以获取部分发射信号，此发射信号经过消减电路300后将产生消减信号。

主延迟线DL的输出端经由第一功率分配器PD0与两路第一电路A1中的第一级支路电路连接。在第一电路A1中，第i级(2≦i≦n，i为整数)支路电路的第二功率分配器PDi的输入端与第i-1级支路电路的第二功率分配器PD(i-1)的第二输出端连接，第i级支路电路的第二功率合路器PCi的输出端与第i-1级支路电路的第二功率合路器PC(i-1)的第二输入端连接。最后一级(即第n级)支路电路的第二功率分配器PDn的第二输出端与第一延迟线DL1的输入端连接。

举例而言，在第三实施方式中，消减电路300包括两路第一电路A1，每一路第一电路A1包括四级支路电路。每一路第一电路A1的第一级支路电路包括第二功率分配器PD1、第一单元DX及第二功率合路器PC1，一路第一电路A1的第二级支路电路包括第二功率分配器PD2、第一单元DX及第二功率合路器PC2。第一级支路电路中的第二功率分配器PD1的输入端与第一功率分配器PD0的一个输出端连接，第二功率合路器PC1的输出端与第一功率合路器PC0的一个输入端连接。在第一电路A1中，第二级支路电路的第二功率分配器PD2的输入端与第一级支路电路的第二功率分配器PD1的第二输出端连接，第二级支路电路的第二功率合路器PC2的输出端与第一级支路电路的第二功率合路器PC1的第二输入端连接，第一电路A1的最后一级(即第四级)支路电路的第二功率分配器PD4的第二输出端与第一延迟线DL1输入端连接。

在第二电路A2中，第三电路A3的多级支路电路(即m级支路电路，m为整数)按照图4所示的连接方式进行连接，该m级支路电路还与第四电路连接。在本实施方式中，第一延迟线DL1的输出端与第三功率分配器PD21的输入端连接，第三功率合路器PC21的输出端连接第二功率合路器PCn的第二输入端连接。在第三电路A3的第j级(2≦j≦m，j为整数)支路电路中，第三功率分配器PD2j的输入端与第三功率分配器PD2(j-1)的第二输出端连接，第三功率合路器PC2j的输出端与第三功率合路器PC2(j-1)的第二输入端连接。第m级支路电路的第三功率分配器PD2m的第二输出端与第四功率分配器PD33的输入端连接，所述第m级支路电路的第三功率合路器PC2m的第二输入端与所述第四功率合路器PC33的输出端连接。

举例而言，在第三实施方式中，第二电路A2包括两路第三电路A3，且第三电路A3均包括二级支路电路，第三电路A3中的第一级支路电路包括第三功率分配器PD21、第二单元DY及第三功率合路器PC21，第三电路A3中的第二级支路电路包括第三功率分配器PD22、第二单元DY及第三功率合路器PC22，第三功率合路器PC21的输出端连接第二功率合路器PC4的第二输入端连接。在第二级(即j等于二)支路电路中，第三功率分配器PD22的输入端与第三功率分配器PD21的第二输出端连接，第三功率合路器PC22的输出端与第二功率合路器PC21的第二输入端连接。

本发明的功率分配器和功率合路器可使用常用之威尔金森功率分配器(Wilkinsonpowerdivider)。因功率分配器如和功率合路器都有固定的插损(InsertionLoss)值。当经过的功率分配器或功率合路器越多,消减信号在消减电路的插损值就越大。即消减信号的值就越小。当消减信号在第二耦合器CPL2的输入端的值太小时,就不利于减少信号的干扰。因此，在设计中，第一耦合器CPL1与第二耦合器CPL2应为耦合量较大的耦合器，从而使得消减信号在第二耦合器CPL2的输入端的值足够大，同时，也使得发射信号在第一耦合器CPL1主线的插损小,发射机TX的效率变高。

请参阅图8，图8为第一单元DX和第二单元DY一实施方式的架构图。在本实施方式中，第一单元DX和第二单元DY均包括第二延迟线DL2和衰减器DSA(DigitalStepAttenuation)，其中，第二延迟线DL2和衰减器DSA串联连接，第二延迟线DL2受控于控制器400以调整消减信号的延迟时间，衰减器DSA也受控于控制器400以调整消减信号的衰减量，在本实施方式中，第二延迟线DL2和衰减器DSA均为常用的可调式受控元器件，如可编程式的受控延迟线、数字步进型衰减器，它们的内部结构在此不再详述。

请参阅图9，图9为本发明匹配电路M1实施方式的电路示意图。在本实施方式中，匹配电路M1包括第一电容C1、第二电容C2、第一电感L1、第二电感L2及变容二极管(varactordiode)D1。第一电容C1的一端作为匹配电路M1的第一输入端，另一端与第二电容C2的一端、第一电感L1的一端连接。第二电容C2的另一端作为匹配电路M1的输出端，第一电感L1的另一端与变容二极管D1的阴极、第二电感L2的一端连接，变容二极管D1的阳极接地，第二电感L2的另一端作为匹配电路M1的第二输入端。匹配电路M1的第一输入端连接第三耦合器CPL3，第二输入端连接控制器400，输出端连接天线200。其中，第一电感L1可用一定长度的导线设计而成，在高频环境中该导线可作为电感使用，第二电感L2应选用高频扼流圈，以使得第二输入端只能接收到输入电压，而不会有高频信号从所述第二输入端泄漏出去。在工作时，顺向功率检测电路FWD和逆向功率检测电路REV检测收发电路100的发射功率和从天线200反射回来的逆向功率，控制器400获取所述发射功率和逆向功率并调整第二输入端的输入电压，以控制变容二极管D1内部的顺向和逆向电容量，实现收发电路100与天线200间的阻抗匹配，从而降低天线200的反射信号对接收机RX的干扰。

请参阅图10，图10为消减电路300的部分支路电路的延迟时间示意图。如图10所示，传输路径Px3指的是信号从消减电路300输入端经过支路电路P3到达消减电路300输出端而出现的延迟时间，相似地，图10中的其他传输路径Px4-Px10亦代表信号经过特定的支路电路P4-P10而出现的延迟时间。图10中两条虚线之间的区域Dt1代表泄漏信号从图1中的发射机TX经由环行器CIR到达第二耦合器CPL2的可能出现的延迟时间。控制器400独立对每一个第一单元DX进行控制，在本实施方式中，控制器400独立控制每条支路电路中第二延迟线DL2的延时特性和衰减器DSA的衰减量，以使得经过消减电路300的每个支路电路的信号具有不同的延迟时间和幅度。因各路支路电路的信号最终通过功率合路器PC合为一路输出，即具有不同延迟时间和幅度的信号将相互组合以产生与所述泄漏信号具有相同的延迟时间和幅度的消减信号，从而降低泄漏信号对接收信号的干扰，提高接收机RX的接收能力。

请参阅图11，图11为消减电路300的部分支路电路的延迟时间示意图。如图11所示，传输路径Py21指的是信号从消减电路300输入端经过支路电路P21到达消减电路300输出端而出现的延迟时间，相似地，图11中的其他传输路径Py22-Py28亦代表信号经过特定的支路电路P22-P28而出现的延迟时间。图11中两条虚线之间的区域Dt2代表近场干扰信号从图1所示的天线200经由环行器CIR到达第二耦合器CPL2可能出现的延迟时间。控制器400独立对每一个第二单元DY进行控制，在本实施方式中，控制器400独立控制每条支路电路中第二延迟线DL2的延时特性和衰减器DSA的衰减量，以使得经过消减电路300的每个支路电路的信号具有不同的延迟时间和幅度。因各路支路电路的信号最终通过功率合路器合为一路输出，即具有不同延迟时间的信号将相互组合以产生与所述近场干扰信号具有相同的延迟时间和幅度的消减信号，从而降低近场干扰信号对接收信号的干扰，提高接收机RX的接收能力。

本发明提供的抑制干扰信号的收发电路，可以使得消减信号的插损值尽量小。请一并参阅图7、图8、图10和图11，在消减电路300的传输路径Px3-Px10中，控制器400调整各个传输路径P3-P10的第一单元DX的衰减量，使得经过较少功率分配器的信号较大,经过较多功率分配器的信号较小，使得传输路径P3-P10中的各个信号与抽样理论(SamplingTheory)中的信号大小分配方式一致，从而达到消减能量较大的泄漏信号之目的。在消减电路300的传输路径Py21-Py28中，控制器400调整各个传输路径P21-P28的第二单元DY的衰减量，使得经过较少功率分配器的信号较大,经过较多功率分配器的信号较小，也使得传输路径P21-P28中的各个信号与抽样理论(SamplingTheory)中的信号大小分配方式一致，从而达到消减能量较小的近场干扰信号之目的。

Claims (14)

1.一种消减电路，其特征在于，包括：

主延迟线，用于对发射机的部分发射信号进行延迟；

第一功率分配器，输入端与所述主延迟线连接；

第一功率合路器；及

多个第一电路，用于依据延迟后的所述部分发射信号来产生抵消泄漏信号的消减信号，其中每个所述第一电路包括n级支路电路，所述n级支路电路中的第一级支路电路连接于所述第一功率分配器和所述第一功率合路器之间，所述n级支路电路中的第k-1级支路电路与第k级支路电路连接，其中2≦k≦n，n和k均为整数；

其中，所述第一功率合路器输出所述多个第一电路产生的消减信号。

2.如权利要求1所述的消减电路，其特征在于，还包括：

多个第一延迟线，与所述第一电路的第n级支路电路连接；及

多个第二电路，与所述第一延迟线和所述第一电路的第n级支路电路连接，以产生抵消近场干扰信号的消减信号；

其中，所述第一功率合路器还输出所述多个第二电路产生的消减信号。

3.如权利要求2所述的消减电路，其特征在于，所述第一电路中的每一级支路电路均包括：

第二功率分配器；

第一单元，一端与所述第二功率分配器的第一输出端连接，以调整经过所述每一级支路电路的信号的延迟时间及幅度大小；及

第二功率合路器，第一输入端与所述第一单元的另一端连接。

4.如权利要求3所述的消减电路，其特征在于，在所述第一电路中，所述第k-1级支路电路中的所述第二功率分配器的第二个输出端与所述第k级支路电路中的所述第二功率分配器的输入端连接，所述第k-1级支路电路中的所述第二功率合路器的第二个输入端与所述第k级支路电路中的所述第二功率合路器的输出端连接。

5.如权利要求3所述的消减电路，其特征在于，所述第n级支路电路的所述第二功率分配器的第二输出端与所述第一延迟线连接。

6.如权利要求3所述的消减电路，其特征在于，所述第一单元包括：

第二延迟线，用于调整所述消减信号的延迟时间；及

衰减器，与第二延迟线串联连接，用于调整消减信号的衰减量。

7.如权利要求2所述的消减电路，其特征在于，所述第二电路包括：

第三电路，包括m级支路电路，在所述m级支路电路中，第h级支路电路与第h-1级支路电路连接，其中2≦h≦m，m和h均为整数；及

第四电路，与所述第三电路的m级支路电路连接。

8.如权利要求7所述的消减电路，其特征在于，所述第三电路中的每一级支路电路均包括：

第三功率分配器；

第二单元，一端与所述第三功率分配器的第一输出端连接，以调整经过所述第三电路每一级支路电路的信号的延迟时间及幅度大小；及

第三功率合路器，第一输入端与所述第二单元的另一端连接。

9.如权利要求8所述的消减电路，其特征在于，所述第四电路包括：

第四功率分配器；

两个所述第二单元，所述两个第二单元的一端分别与所述第四功率分配器的输出端连接，以调整经过所述第四电路的信号的延迟时间及幅度大小；及

第四功率合路器，两个输入端分别与所述两个第二单元的另一端连接。

10.如权利要求9所述的消减电路，其特征在于，在所述第三电路中，所述第h-1级支路电路中的第三功率分配器的第二输出端与所述第h级支路电路中的第三功率分配器的输入端连接，所述第h-1级支路电路中的第三功率合路器的第二输入端与所述第h级支路电路中的第三功率合路器的输出端连接，所述第m级支路电路的第三功率分配器的第二输出端与所述第四功率分配器的输入端连接，所述第m级支路电路的第三功率合路器的第二输入端与所述第四功率合路器的输出端连接。

11.如权利要求8所述的消减电路，其特征在于，所述第二单元包括：

第二延迟线，用于调整所述消减信号的延迟时间；及

衰减器，与第二延迟线串联连接，用于调整消减信号的衰减量。

12.一种收发电路，包括发射机、接收机、天线及环行器，其特征在于，所述收发电路还包括：

第一耦合器，连接于所述发射机和所述环行器之间；

第一放大器，连接于所述发射机和所述第一耦合器之间，用于放大发射信号；

第二耦合器，连接于所述接收机和所述环行器之间；

第二放大器，连接于所述接收机和所述第二耦合器之间，用于放大接收信号；

第三耦合器，连接于所述天线和所述环行器之间，所述第一耦合器、所述第二耦合器及所述第三耦合器与环行器的连接以使所述环行器的输入、输出阻抗匹配；

如权利要求1-11任一项所述的消减电路，连接于所述第一耦合器和所述第二耦合器之间，用于从所述第一耦合器接收部分所述发射信号，并产生消减信号；及

第三放大器，连接于所述消减电路和所述第二耦合器之间，用于接收所述消减信号并放大输出至所述第二耦合器以提高所述消减信号的耦合量。

13.如权利要求12所述的收发电路，其特征在于，还包括：

顺向功率检测电路，与所述第三耦合器连接，以获取所述收发电路的发射功率；

逆向功率检测电路，与第三耦合器连接，以获取从所述天线反射回来的逆向功率；

匹配电路，连接第三耦合器，用于实现所述收发电路的阻抗匹配；及

控制器，与所述顺向功率检测电路、所述逆向功率检测电路及所述匹配电路连接，并调整所述匹配电路的输入电压以实现所述收发电路的阻抗匹配。

14.如权利要求13所述的收发电路，其特征在于，所述匹配电路包括：

第一电容，一端作为所述匹配电路的第一输入端并连接所述第三耦合器；

第二电容，一端与所述第一电容的另一端连接，另一端作为所述匹配电路的输出端并连接所述天线；

第一电感，一端连接与所述第一电容的另一端连接；

第二电感，一端作为所述匹配电路的第二输入端并连接所述控制器；及

变容二极管，阳极接地，阴极与所述第一电感的另一端、所述第二电感的另一端连接。