CN105512079B - 一种1394总线多通道流数据并行组包方法 - Google Patents

一种1394总线多通道流数据并行组包方法 Download PDF

Info

Publication number
CN105512079B
CN105512079B CN201510931308.2A CN201510931308A CN105512079B CN 105512079 B CN105512079 B CN 105512079B CN 201510931308 A CN201510931308 A CN 201510931308A CN 105512079 B CN105512079 B CN 105512079B
Authority
CN
China
Prior art keywords
flow data
subpackage
data
flow
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510931308.2A
Other languages
English (en)
Other versions
CN105512079A (zh
Inventor
王宣明
田泽
杨峰
王绮卉
赵彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201510931308.2A priority Critical patent/CN105512079B/zh
Publication of CN105512079A publication Critical patent/CN105512079A/zh
Application granted granted Critical
Publication of CN105512079B publication Critical patent/CN105512079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明涉及一种1394总线多通道流数据并行组包方法，由多个节点并行发送至本节点的多路流数据可由硬件逻辑并行完成组包操作，不额外占用处理器资源，可实现多路流数据包并行接收。另外，本发明在流数据分包负载中设置心跳值，可用于标示同一通道号的同一条数据。如一条流数据在组包成功前，收到心跳值不同的新一条流数据，可直接切换保存缓冲区，直接丢弃组包失败的流数据。

Description

一种1394总线多通道流数据并行组包方法
技术领域
本发明属于计算机硬件技术，涉及一种1394总线多通道流数据并行组包方法。
背景技术
标准的IEEE1394总线协议对消息的最大负载有限制，不能满足军事航空领域对大数据量网络传输的要求，在标准协议的基础上，定义了流数据用于传输大数据量的网络消息，即在发送方将大数据包拆分为若干个小包（满足1394总线最大负载要求）通过1394总线传输，接收方收到这些小包后再组合成一条完整的消息传递给应用软件。同时为了满足消息的处理效率，要求流数据接收方的组包操作由硬件电路完成，在目前技术中，没有支持此类问题的解决方法和电路，本设计就此现状，提出了1394总线流数据组包方法，可以解决这类问题。
发明内容
本发明目的是提供一种1394总线多通道流数据并行组包方法，其解决了1394总线大数据量网络传输中发送方拆包方法及实现问题，不额外占用处理器资源。
本发明的技术解决方案是：
一种1394总线多通道流数据并行组包方法，包括步骤如下：
步骤1：根据系统应用，驱动层在节点初始化时，将期望接收由哪些节点发送至本通道的流数据信息填入接收流数据配置表区；
步骤2：驱动层为期望接收到的该节点的流数据在主存中申请A、B两个接收缓冲区，用于网络层设备的流数据接收控制；
步骤3：硬件逻辑接收到流数据分包后，提取接收到流数据分包的通道号；
步骤4：判断接收到流数据分包的通道号与当前调度接收流数据配置表区得到的期望接收流数据分包通道号是否相同：如果都不相同，则直接丢弃并返回步骤3；如果相同，则转入步骤5；
步骤5：将流数据分包存入硬件逻辑内部对应的数据接收缓冲区；
步骤6：提取流数据分包负载中的心跳值，如果心跳值与上次接收到相同通道的流数据分包负载中的心跳值不同，则转入步骤7；否则，转入步骤8；所述流数据分包负载中的心跳值用于标示同一通道号的同一条流数据；
步骤7：切换本条流数据在主存中的目标接收缓冲区，将该条流数据的分包接收计数器清“0”，然后转入步骤8；
步骤8：根据本条流数据分包负载中携带的分包序号信息0、…、n、…、N，将本条流数据分包负载保存至主存当前消息“目标接收缓冲区A区或B区起始地址+n*流数据分包负载包长”中对应的位置；
步骤9：将该条流数据的分包接收计数器增“1”；
步骤10：判断该流数据分包接收计数器是否计满，如不满则继续等待后续流数据分包接收，如该计数器计满则表示该条流数据已接收完成，完成标识置位。
上述步骤1中的接收流数据配置表区可填入多个不同的节点；上述步骤2中驱动层为期望接收到的不同节点的流数据在主存中均申请A、B两个接收缓冲区；上述步骤3至步骤10可对不同节点的流数据进行并行处理。
本发明具有的有益效果：
1、本发明在流数据分包负载中设置心跳值，可用于标示同一通道号的同一条数据。如一条流数据在组包成功前，收到心跳值不同的新一条流数据，可直接切换保存缓冲区，直接丢弃组包失败的流数据。
2、本发明由于采用上述1394总线流数据组包方法，流数据可由硬件逻辑完成组包操作，不额外占用处理器资源，可实现大数据量包通过1394总线传输。
具体实施方式
本发明1394总线多通道流数据并行组包方法，处理步骤如下：
步骤1：根据系统应用，驱动层在节点初始化时，将期望接收由哪些节点发送至本通道的流数据（由通道号标识）等信息填入接收流数据配置表区；
步骤2：驱动层为期望接收到的每条流数据在主存中申请A、B两个接收缓冲区，用于网络层设备的流数据接收控制；
步骤3：硬件逻辑接收到流数据分包后，提取接收到流数据分包的通道号；
步骤4：判断与当前调度接收流数据配置表区得到的期望接收流数据分包通道号是否相同：如果都不相同，则直接丢弃并返回步骤3；如果相同，则转入下步；
步骤5：将流数据分包存入硬件逻辑内部对应的数据接收缓冲区；
步骤6：提取流数据分包负载中的心跳值，如果心跳值与上次接收到相同属性（具有相同的通道号）流数据分包负载中的心跳值不同，表示此为同一通道的新一条流数据分包，转入步骤7处理；否则，此为同一条流数据分包，转入步骤8处理；
步骤7：切换本条流数据在主存中的目标接收缓冲区（第一条消息保存至缓冲区A，后续流数据在A/B缓冲区间切换），将该条流数据的分包接收计数器清“0”，转入步骤8处理；
步骤8：根据本条流数据分包负载中携带的分包序号信息0、…、n、…、N，将本条流数据分包负载保存至主存当前消息“目标接收缓冲区A区或B区起始地址+n*流数据分包负载包长”中对应的位置；
步骤9：将该条流数据的分包接收计数器增“1”；
步骤10：判断该流数据分包接收计数器是否计满，如不满则继续等待后续流数据分包接收，如该计数器计满则表示该条流数据已接收完成，完成标识置位。
对于从不同节点发送至本通道的流数据分包组包操作，可采用上述的步骤3至步骤10并行处理，此时需要步骤1中的接收流数据配置表中填入多个不同的节点；步骤2中驱动层为期望接收到的不同节点的流数据在主存中均申请A、B两个接收缓冲区。

Claims (2)

1.一种1394总线多通道流数据并行组包方法，其特征在于：包括步骤如下：
步骤1：根据系统应用，驱动层在节点初始化时，将期望接收由哪些节点发送至本通道的流数据信息填入接收流数据配置表区；
步骤2：驱动层为期望接收到的该节点的流数据在主存中申请A、B两个接收缓冲区，用于网络层设备的流数据接收控制；
步骤3：硬件逻辑接收到流数据分包后，提取接收到流数据分包的通道号；
步骤4：判断接收到流数据分包的通道号与当前调度接收流数据配置表区得到的期望接收流数据分包通道号是否相同：如果都不相同，则直接丢弃并返回步骤3；如果相同，则转入步骤5；
步骤5：将流数据分包存入硬件逻辑内部对应的数据接收缓冲区；
步骤6：提取流数据分包负载中的心跳值，如果心跳值与上次接收到相同通道的流数据分包负载中的心跳值不同，则转入步骤7；否则，转入步骤8；所述流数据分包负载中的心跳值用于标示同一通道号的同一条流数据；
步骤7：切换本条流数据在主存中的目标接收缓冲区，将该条流数据的分包接收计数器清“0”，然后转入步骤8；
步骤8：根据本条流数据分包负载中携带的分包序号信息0、…、n、…、N，将本条流数据分包负载保存至主存当前消息“目标接收缓冲区A区或B区起始地址+n*流数据分包负载包长”中对应的位置；
步骤9：将该条流数据的分包接收计数器增“1”；
步骤10：判断该流数据分包接收计数器是否计满，如不满则继续等待后续流数据分包接收，如该计数器计满则表示该条流数据已接收完成，完成标识置位。
2.根据权利要求1所述的1394总线多通道流数据并行组包方法，其特征在于：所述步骤1中的接收流数据配置表区可填入多个不同的节点；所述步骤2中驱动层为期望接收到的不同节点的流数据在主存中均申请A、B两个接收缓冲区；所述步骤3至步骤10可对不同节点的流数据进行并行处理。
CN201510931308.2A 2015-12-12 2015-12-12 一种1394总线多通道流数据并行组包方法 Active CN105512079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510931308.2A CN105512079B (zh) 2015-12-12 2015-12-12 一种1394总线多通道流数据并行组包方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510931308.2A CN105512079B (zh) 2015-12-12 2015-12-12 一种1394总线多通道流数据并行组包方法

Publications (2)

Publication Number Publication Date
CN105512079A CN105512079A (zh) 2016-04-20
CN105512079B true CN105512079B (zh) 2018-07-03

Family

ID=55720075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510931308.2A Active CN105512079B (zh) 2015-12-12 2015-12-12 一种1394总线多通道流数据并行组包方法

Country Status (1)

Country Link
CN (1) CN105512079B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108616368B (zh) * 2016-12-12 2021-02-09 中国航空工业集团公司西安航空计算技术研究所 基于Mi-1394总线协议处理SoC芯片的网络管理消息数据发送方法
CN108183835B (zh) * 2017-12-08 2021-05-07 中国航空工业集团公司成都飞机设计研究所 一种分布式系统军用1394总线数据完整性监控方法
CN111193574B (zh) * 2019-12-31 2023-04-28 西安翔腾微电子科技有限公司 一种数据传输方法及数据传输系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048056A1 (en) * 1996-06-14 1997-12-18 Silicon Image, Inc. A system and method for sending multiple data signals over a serial link
CN1905531A (zh) * 2006-08-11 2007-01-31 白杰 待发送数据的处理方法以及数据发送方法、装置
CN101039256A (zh) * 2006-03-17 2007-09-19 中兴通讯股份有限公司 分组控制单元帧分段传输方法
US8046776B1 (en) * 2006-11-30 2011-10-25 Marvell International Ltd. Method and apparatus for transferring firmware between an operating system device in a host
CN103346949A (zh) * 2013-07-25 2013-10-09 北京大学 基于嵌入式的双通道网络数据包的拆包和组包方法及系统
CN104270684A (zh) * 2014-09-24 2015-01-07 北京中科大洋科技发展股份有限公司 一种面向实时应用的视音频数据网络传输系统和方法
CN105072702A (zh) * 2015-07-20 2015-11-18 上海摩软通讯技术有限公司 Wifi-Direct网络的数据传输方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7392195B2 (en) * 2004-03-25 2008-06-24 Dts, Inc. Lossless multi-channel audio codec

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048056A1 (en) * 1996-06-14 1997-12-18 Silicon Image, Inc. A system and method for sending multiple data signals over a serial link
CN101039256A (zh) * 2006-03-17 2007-09-19 中兴通讯股份有限公司 分组控制单元帧分段传输方法
CN1905531A (zh) * 2006-08-11 2007-01-31 白杰 待发送数据的处理方法以及数据发送方法、装置
US8046776B1 (en) * 2006-11-30 2011-10-25 Marvell International Ltd. Method and apparatus for transferring firmware between an operating system device in a host
CN103346949A (zh) * 2013-07-25 2013-10-09 北京大学 基于嵌入式的双通道网络数据包的拆包和组包方法及系统
CN104270684A (zh) * 2014-09-24 2015-01-07 北京中科大洋科技发展股份有限公司 一种面向实时应用的视音频数据网络传输系统和方法
CN105072702A (zh) * 2015-07-20 2015-11-18 上海摩软通讯技术有限公司 Wifi-Direct网络的数据传输方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"多通道同步数据采集系统设计与实现";秦爽;《中国优秀硕士学位论文全文数据库信息科技辑》;20091115;第14-15页 *

Also Published As

Publication number Publication date
CN105512079A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
US9967201B2 (en) Data transmission method, core forwarding device, and endpoint forwarding device
EP2893678B1 (en) Apparatus for transferring packets between interface control modules of line cards
CN104137488B (zh) 具有时间认知介质访问控制器的网络设备
US20160234097A1 (en) Packet forwarding in software defined networking
CN105512079B (zh) 一种1394总线多通道流数据并行组包方法
CN114338523B (zh) 一种报文转发方法和装置
CN102868635B (zh) 多核多线程的报文保序方法及系统
CN104662862A (zh) 可扩展低延迟多协议网络设备
US8588242B1 (en) Deficit round robin scheduling using multiplication factors
CN102104544B (zh) 硬件加速的多核处理器ip隧道分片报文流保序方法
CN111209240B (zh) 数据传输的方法、电子设备及存储介质
EP3035193A1 (en) Memory module access method and device
CN104144094A (zh) 用于操作数字总线系统从属节点的方法
CN105392053A (zh) 一种实时接收和处理网络视频流的方法
US9164771B2 (en) Method for thread reduction in a multi-thread packet processor
WO2016073170A1 (en) Mapping data traffic throughout protocol layers based on priority information
EP3324580A1 (en) Network topology collecting method
CN106330741B (zh) 一种报文传输方法和装置
WO2016132402A1 (ja) 通信フレーム転送装置および通信システム
CN105530196B (zh) 一种afdx终端系统基于子虚链路的调度方法
WO2023109445A1 (zh) 一种基于时间触发以太网的业务调度方法
CN106209676A (zh) 基于多设备的云主机系统的数据处理方法及装置
CN105550153B (zh) 一种1394总线多通道流数据并行拆包方法
CN110874334A (zh) Usb传输系统、usb装置与支持usb传输的主机
CN107135173A (zh) 基于北斗导航系统的多站点实时数据交互方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221025

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No. 15, Jinye Second Road, Xi'an, Shaanxi 710065

Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE