CN105406870A - 高速加速度计数据采集系统 - Google Patents

Abstract

<b>本发明公开了一种能够对加速度计输出的摸拟信号进行电流电压的转换和放大，然后通过模数转换芯片对输出的模拟信号进行采集的高速加速度计数据采集系统。本发明由加速度计模拟信号调理电路、INA118放大器、ADS1210模数转换器、FPGA4010芯片、DSP数字信号处理器等几部分组成。信号调理电路通过精度为0.02%的1K</b><b>?</b><b>精密电阻实现，滤波放大可以在同一电路上实现，但为了获得低噪声、低漂移、高输入阻抗，仍采用了仪表放大器采用INA118实现。选用一种最高有效分辨率可达24位超高分辨率的A/D转换器ADS1210。</b>

Description

高速加速度计数据采集系统

技术领域

本发明涉及一种数据采集系统，特别涉及一种采用 DSP 和 FPGA 结合的高速嵌入式加速度计数据采集系统。

背景技术

随着现代航空航天舰船武器的发展 , 精确导航定位系统变的越来越重要了。而作为惯导系统中重要的惯性元件之一的加速度计的发展也在随着数字计算机和超规模集成电路的发展而大力发展 , 对于加速度输出信号的处理系统面临着大的改进。为了实现加速度计与其他外部数字化设备的连接 , 我们必须对加速度计的输出模拟信号进行数字化处理 , 基于此背景下我要做用基于 FPGA 的加速度计模数转换电路的设计。通过把输出的加速度计的电路转变成电压信号，再对其进行放大、滤波，用 A/D 转换器进行模数信号转换，再通过对信号进行串 / 并转换缓存输入 DSP 总线读取或者可以接入 PC 机里进行处理。

加速度计是惯性导航与惯性制导系统的一类重要的敏感元件，它是用来测量运载体相对惯性空间运动的加速度，经过积分和相关的运算就能得到载体空间的位置。所以加速度计是一个直接测量元件，它能连续测量运载体的加速度，然后经过计算机解算出运载体速度、经纬度及航程等。同时由计算的速度和纬度计算出控制陀螺仪的指令信息，使陀螺稳定平台跟踪地理坐标系，实现固定指北半解析式惯导系统的方案。精确的读出加速度计的输出数据，以及如何对数据进行采集处理尤为重要。

发明内容

本发明的目的是提供一种能够对加速度计输出的摸拟信号进行电流电压的转换和放大，然后通过模数转换芯片对输出的模拟信号进行采集的信号采集系统。

高速加速度计数据采集系统，由加速度计模拟信号调理电路、 INA118 放大器、 ADS1210 模数转换器、 FPGA4010 控制芯片、 DSP 数字信号处理器五部分组成，上述五个部分顺序连接。信号调理电路由精度为 0.02% 的 1KΩ 精密电阻实现，滤波放大在同一电路上实现，仪表放大 器采用 INA118 ，模数转换器选用超高分辨率的 A/D 转换器 ADS1210 。

本发明的目的是这样实现的：

本发明由加速度计模拟信号调理电路、 INA118 放大器、 ADS1210 模数转换器、 FPGA4010 芯片、 DSP 数字信号处理器等几部分组成。信号调理电路通过精度为 0.02% 的 1KΩ 精密电阻实现，滤波放大可以在同一电路上实现，但为了获得低噪声、低漂移、高输入阻抗，仍采用了仪表放大器采用 INA118 实现。选用一种最高有效分辨率可达 24 位超高分辨率的 A/D 转换器 ADS1210 。

本发明中将 ADS1210 输入范围扩大到± 13V 的电路。

（1）

（ 2 ）

取 R1=R2=4.2K ， R3=R4=1K ，由于前级滤波器输出信号是单端的， V2=0 ， AINN 电位固定为 0V ，再由 ADS1210 两个输入端允许电压在 0 ～ 5V 之间，则可以计算出 V1 的范围：

(3)

(4)

偏置电路的比例系数即为：

(5)

DS1210 进入默认状态后， VBIAS 产生电路不工作，它必须借助于命令寄存器启动该电路，供给 VBIAS 电压。

初上电时，接口电路中计数器、移位寄存器的状态都是不确定的。需要初始化使它们进入确定的或要求的状态。否则将妨碍 A/D 的正常工作方式的设定和 A/D 转换结果的正确读入。其中对 ADS1210 工作方式控制字（ CMR3---CMR0 ）内容依次是：

1.CMR3 ： 11000011 利用内部基准电压和偏置电压，转换结果双极性二进制补码输出， SDOUT 用作数据输出线，输出高位在前，低位在后，并利用同步方式。

2.CMR2 ： 00100100 设置自动校准方式，可编程增益为 2 。自动校准包括失调校准和满刻度校准两部分，由 ADS1210 自动进行，校准完毕自动转入正常转换模式，由 定期的给出要求通信信号。

3. CMR1 、 CMR0 ： 1000000011111111 增强模式为 16 ，输出数据的频率是 9600Hz 。

附图说明

图 1 为本发明的原理框图。

图 2 为 A/D 偏置电路原理图。

图 3 为本发明的软件流程图。

具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图 1 ，图 1 为本发明的原理框图。本发明由加速度计模拟信号调理电路、 INA118 放大器、 ADS1210 模数转换器、 FPGA4010 芯片、 DSP 数字信号处理器等几部分组成。信号调理电路通过精度为 0.02% 的 1KΩ 精密电阻实现，滤波放大可以在同一电路上实现，但为了获得低噪声、低漂移、高输入阻抗，仍采用了仪表放大器采用 INA118 实现。选用一种最高有效分辨率可达 24 位超高分辨率的 A/D 转换器 ADS1210 。

结合图 2 ，图 2 为 A/D 偏置电路原理图。本发明中将 ADS1210 输入范围扩大到± 13V 的电路。

（1）

（ 2 ）

取 R1=R2=4.2K ， R3=R4=1K ，由于前级滤波器输出信号是单端的， V2=0 ， AINN 电位固定为 0V ，再由 ADS1210 两个输入端允许电压在 0 ～ 5V 之间，则可以计算出 V1 的范围：

(3)

(4)

偏置电路的比例系数即为：

(5)

DS1210 进入默认状态后， VBIAS 产生电路不工作，它必须借助于命令寄存器启动该电路，供给 VBIAS 电压。

结合图 3 ，图 3 为本发明的软件流程图。初上电时，接口电路中计数器、移位寄存器的状态都是不确定的。需要初始化使它们进入确定的或要求的状态。否则将妨碍 A/D 的正常工作方式的设定和 A/D 转换结果的正确读入。其中对 ADS1210 工作方式控制字（ CMR3---CMR0 ）内容依次是：

1.CMR3 ： 11000011 利用内部基准电压和偏置电压，转换结果双极性二进制补码输出， SDOUT 用作数据输出线，输出高位在前，低位在后，并利用同步方式。

2.CMR2 ： 00100100 设置自动校准方式，可编程增益为 2 。自动校准包括失调校准和满刻度校准两部分，由 ADS1210 自动进行，校准完毕自动转入正常转换模式，由 定期的给出要求通信信号。

3. CMR1 、 CMR0 ： 1000000011111111 增强模式为 16 ，输出数据的频率是 9600Hz 。

Claims (3)

1.高速加速度计数据采集系统，其特征是：由加速度计模拟信号调理电路、INA118放大器、ADS1210模数转换器、FPGA4010控制芯片、DSP数字信号处理器五部分组成，上述五个部分顺序连接。

2.根据权利要求1所述的高速加速度计数据采集系统，其特征是：信号调理电路由精度为0.02%的1KΩ精密电阻实现，滤波放大在同一电路上实现，仪表放大器采用INA118，模数转换器选用超高分辨率的A/D转换器ADS1210。

3.根据权利要求1所述的高速加速度计数据采集系统，其特征是：ADS1210模数转换器中ADS1210输入范围为±13V，ADS1210进入默认状态后，VBIAS产生电路不工作。