CN105404752A - 一种事务级的系统芯片数据传输延迟判定系统 - Google Patents

Abstract

本发明公开了一种事务级的系统芯片数据传输延迟判定系统，该系统通过配置其中的激励源、功能单元、结果观测单元和时延记录单元，模拟系统芯片中各模块的行为，实现对数据流在系统芯片内部传输时延的评估。使用该系统进行数据传输时延判定时，首先根据系统芯片中各模块的说明对系统进行配置，之后提出系统希望回答的问题并设定数据传输阀值，最后通过系统运行实现对数据传输时延的判定。该系统具有应用针对性强、运行速度快、参数配置灵活的优点。

Description

一种事务级的系统芯片数据传输延迟判定系统

技术领域

本发明提出一种事务级的系统芯片(SystemonaChip，SoC)数据传输延迟判定系统，属于系统芯片架构设计及性能分析技术领域。

背景技术

SPARCV8是一种精简指令集体系结构，符合这种指令集体系结构的系统芯片在航天、航空、工业控制等嵌入式领域应用广泛。然而，随着系统芯片功能的不断增加，其需要集成的功能模块越来越多，与SPARCV8处理器核心进行数据传输的功能模块及其互联结构也日趋复杂。在进行系统芯片应用时，必须同时满足SPARCV8处理器核心等内部各个模块的数据吞吐，实现满足外部接口性能要求的输入输出，从而达到应用的要求。这就必须在系统芯片的设计阶段，面向应用要求，对SPARCV8处理器核心上运行的任务和系统芯片内部互联结构进行分析，获得时延参数。利用这些时延参数，对系统芯片内部互联结构进行量化的分析，得到满足应用性能要求的系统芯片内部结构。

目前，以SPARCV8为处理器核心的系统芯片一般采用寄存器传输级(registertransactionlevel，RTL)语言设计，这种语言通过描述系统芯片内部的寄存器和寄存器之间的连线，实现系统芯片的设计。然而，对用这种方式描述的功能、内部互联都非常复杂的系统芯片进行性能分析则存在很多问题。其中，运行速度慢最为突出，速度一般为K赫兹量级。

为了解决此问题，必须对SPARCV8核心和系统芯片内部的其他模块进行事务级建模，通过事务级模型完成系统芯片的性能评估。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提出一种事务级的系统芯片数据传输延迟判定系统。通过这种事务级的系统芯片数据传输延迟判定系统，可以有效获得以SPARCV8处理器为核心的系统芯片内部互联结构数据时延信息，向系统芯片设计师提供量化的时延参数，实现面向应用的系统芯片结构优化。

本发明的技术解决方案是：如图1所示，一种事务级的系统芯片数据传输延迟判定系统，包括以下几部分：

激励源，包括：SPARCV8程序行为模拟模块、片上外设事务级激励源；

功能单元，包括：SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块；

结果观测单元，包括：时延计算模块；

时延记录单元，包括：时延记录模块；

其中，SPARCV8程序行为模拟模块，产生符合SPARCV8指令集体系结构定义的指令流，输入给SPARCV8处理器核心事务级模块；

片上外设事务级激励源，产生数据流，输入给可配置片上外设事务级模块；

SPARCV8处理器核心事务级模块，计算指令流中每条指令的时延，如果指令流中有存储器读写指令，则向片上总线事务级模块发送SPARCV8处理器核心事务级模块生成的读写事务；

可配置片上外设事务级模块，根据可配置片上外设事务级模块的配置需求，对数据流进行处理，生成满足可配置片上外设事务级模块的配置需求的读写事务，输入给片上总线事务级模块；

片上总线事务级模块，根据读写事务中描述的目的模块，对输入的读写事务进行转发，发送到SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；

存储器事务级模块，按照片上总线事务级模块送来的读写事务，若为写事务，则将写事务中的数据保存在存储器事务级模块中，若为读事务，则将存储器事务级模块中保存的数据送到片上总线事务级模块；

时延记录模块，记录SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻；

时延计算模块，从时延记录模块调取SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻，计算数据流从片上外设事务级激励源到可配置片上外设事务级模块或存储器事务级模块的时刻差，生成数据流时延。根据系统芯片的应用要求，设定数据流时延阈值，将生成的数据流时延与设定数据流时延阈值进行比较，若生成的数据流时延小于等于设定数据流时延阈值，则判定功能单元的连接方式满足应用要求，若生成的数据流时延大于设定数据流时延阈值，则判定功能单元的连接方式不满足应用要求。

所述指令流，包括SPARCV8指令集体系结构中定义的读取/存储类、整数运算类、控制转移类、读写状态寄存器类、浮点运算类，共五类指令。读取/存储类指令的功能是从SPARCV8处理器核心向片上总线输出数据、或者使SPARCV8处理器核心从片上总线获取数据，对于SPARCV8处理器核心事务级模块产生对于片上总线事务级模块的读写事务，整数运算类指令的功能是对整型数据进行加、减、乘、除、左右移、与/或/非/异或/同或运算，对于SPARCV8处理器核心事务级模块产生时延，控制转移类指令的功能是使SPARCV8处理器核心产生程序分支，对于SPARCV8处理器核心事务级模块产生时延，读写状态寄存器类指令的功能是对SPARCV8处理器核心内部的用于控制SPARCV8处理器核心工作状态的寄存器进行读写，对于SPARCV8处理器核心事务级模块产生时延，浮点运算类指令的功能是对浮点型数据进行加、减、乘、除、开方、比较、浮点型与整型数据互转，对于SPARCV8处理器核心事务级模块产生时延。

所述指令流中不同类型的指令，按照比例产生多个不同类型的指令，并随机排列。

所述数据流包括数据长度、数据产生的周期。按照数据产生周期的值，形成发送到可配置片上外设事务级模块的数据流。

所述可配置片上外设事务级模块，对所述数据流进行的处理包括：对数据流打包、对数据流进行串并转换、对数据流进行暂存。

所述读写事务包括需要发送到的目的模块，目的模块为SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；读写事务还包括发送到目的模块的数据。

所述SPARCV8处理器核心事务级模块，包含指令时延标记子模块和微架构子模块。其中，指令时延标记子模块详细记录了SPARCV8指令集体系结构中确定的五类指令，每一条指令的时延和每一条指令使用的运算单元；微架构子模块记录了SPARCV8处理器核心中使用的通用寄存器的数量、运算单元的类型和数量、流水线级数及各级间的协作方式、高速缓存的容量和命中率。当SPARCV8处理器核心事务级模块接收到指令流后，首先将输入的指令与指令时延标记子模块的记录信息进行比较，取得该指令的时延，之后，根据指令类型，触发微架构子模块中各流水线、通用寄存器、高速缓存、运算单元工作，生成进一步的时延，最后，将指令时延标记子模块产生的时延和微架构子模块产生的时延发送给时延记录模块。

本发明与现有技术相比的有益效果是：

(1)本发明中，SPARCV8处理器核心事务级模块中的指令时延标记子模块和微架构子模块使该模块具有可配置能力，通过配置为不同的参数，能够使SPARCV8处理器核心事务级模块具有不同指令时延、通用寄存器的数量、运算单元的类型和数量、流水线级数及各级间的协作方式、高速缓存的容量和命中率，通过这种灵活的配置方式，不但可以适应多种满足SPARCV8指令集体系结构的具体实现，而且具备了优化SPARCV8处理器核心参数、指导SPARCV8处理器具体实现方式的能力，使得在设计以SPARCV8处理器为核心的系统芯片时，能够比较灵活的选择不同的SPARCV8处理器核心具体实现。

(2)本发明中，SPARCV8处理器核心事务级模块支持SPARCV8指令集体系结构中定义的读取/存储类、整数运算类、控制转移类、读写状态寄存器类、浮点运算类，共五类指令，通过对这五类指令的支持，使得本发明所述一种事务级的系统芯片数据传输延迟判定系统能够对比较广泛的应用情况进行数据传输时延进行分析，例如：使用以SPARCV8处理器为核心的系统芯片对飞行器进行控制。

(3)本发明中，SPARCV8处理器核心事务级模块仅对输入的指令流所需的时延及相关微架构进行计算，不需要对每条指令译码、执行，降低了SPARCV8处理器核心事务级模块的计算工作量，使得本发明所述的一种事务级的系统芯片数据传输延迟判定系统具有较高的运行速度，有利于在较短时间内完成以SPARCV8处理器为核心的系统芯片的数据传输试验分析。

(4)本发明中，用于系统芯片数据时延分析的激励源、功能单元、结果观测单元、时延记录单元均为事务级设计，因此各单元计算量小、运行速度快，完成一次数据时延判定用时很少，使得利用本发明所述一种事务级的系统芯片数据传输延迟判定系统可以在较短的时间内，对多种不同的模块连接方式构成的系统芯片进行数据时延判定。

(5)本发明中，激励源、功能单元、结果观测单元、时延记录单元均为事务级设计，使得各单元中的模块连接容易，且可以快速完成。

附图说明

图1是本发明的系统框图；

图2是基于本发明所述系统开展系统芯片时延评估的工作流程示意图；

图3是本发明实施例中SPARCV8核心的事务级模型结构图。

具体实施方式

针对研制以SPARCV8处理器为核心的高性能系统芯片过程中，分析数据在系统芯片中传输时延的需求，提出了一种事务级的系统芯片数据传输延迟判定系统。这种系统激励源、功能单元、结果观测单元、时延记录单元四个主要部分，利用事务级的高运行速度特性，快速完成运行，实现系统芯片数据时延的评估。使用该系统时，采用“提出问题—回答问题—再提出问题”的启发式流程，实现面向系统芯片应用的数据传输时延评估。图2是基于本发明所述系统开展系统芯片时延评估的工作流程示意图，具体说明如下：

(1)配置SPARCV8处理器核心事务级模块，如图3所示。

配置SPARCV8处理器核心事务级模块时，需要分别配置指令时延标记子模块和微架构子模块。其中，配置指令时延标记子模块时，需要确定SPARCV8处理器核心具体支持的指令以及指令的执行时延；配置微架构子模块时，确定通用寄存器的类型和数量、流水线的级数及各级间的工作方式、工作频率、流水线中包含的运算单元的类型和数量、流水线外高速缓存的容量/命中率等信息；

(2)配置可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块

以系统芯片中片上外设、片上总线、存储器的说明文档或者设计规范为依据，分别确定可配置片上外设事务级模块对输入数据流的处理方式、片上总线事务级模块对读写事务的转发方式、存储器事务级模块的宽度/深度/读写时延。配置时，应注意各模块输入输出应满足读写事务的要求。

(3)配置激励源

激励源是对系统芯片应用时，芯片外部设备行为的模拟。建立输入数据源时，应对系统芯片的应用情况进行充分分析，形成指令类型、指令比例满足应用场景的指令流和数据长度、数据产生的周期满足应用场景的数据流。其中，指令类型、指令比例通过分析SPARCV8处理器核心执行的应用程序中获得，数据长度、数据产生的周期通过分析系统芯片工作时、对片上外设的输入获得。

(4)确定本发明所述的一种事务级的系统芯片数据传输延迟判定系统需要回答的问题并设定满足应用要求的数据流时延阈值

根据系统芯片应用要求，提出利用本发明所述的一种事务级的系统芯片数据传输延迟判定系统需要回答的问题和满足应用要求的数据流时延阈值，如：需要本发明所述的一种事务级的系统芯片数据传输延迟判定系统计算数据从SPARCV8处理器核心向存储器传输的时延，并且与设定的数据流时延阈值进行对比。

(5)配置时延计算模块和时延记录模块

根据系统芯片应用要求，配置时延计算模块，确定以何时间分辨率进行时延计算；配置时延记录模块，确定必须哪些模块收发读写事务的时延。

(6)启动系统，获得时延参数并与时延阀值进行比较

如果数据流时延小于等于时延阀值，则判定功能单元的连接方式满足应用要求，可以以此为依据开展系统芯片设计；如果生成的数据流时延大于设定数据流时延阈值，则判定功能单元的连接方式不满足应用要求，需要重新调试系统芯片设计方案，并重新进行数据流时延分析，直到满足应用要求为止。

实施例：

如图3所示，在面向多接口、高性能的控制领域中，需要设计一款以五级流水线SPARCV8处理器为核心的系统芯片，该芯片上包含的其他模块主要有存储器控制器、PCI、以太网、DMA等。采用本发明描述的系统，对其内部数据流时延进行分析的具体实现过程如下：

(1)配置SPARCV8处理器核心事务级模块。SPARCV8处理器核心具有多种实现，在本实施例中所述的系统芯片采用的SPARCV8核心为五级流水，具有相互独立的定、浮点处理单元，具有8个通用定点寄存器窗口，每个窗口16个通用定点寄存器，具有32个通用浮点寄存器，工作频率300MHz，具有指令、数据分开的1级高速缓存，支持SPARCV8读取/存储类、整数运算类、控制转移类、读写状态寄存器类、浮点运算类，共五类指令。通过对SPARCV8处理器核心事务级模块的参数进行配置，可以快速地使SPARCV8处理器核心事务级模块具备本实施例中所述系统芯片采用的SPARCV8处理器核心各项参数，对于配置SPARCV8指令集行为，需要逐指令配置执行时间，如add指令，延迟为1个周期。配置过程均采用填写参数的方式完成，配置过程快速、修改灵活简便。

(2)配置可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块，使它们符合AMBA总线、以太网、DMA、存储器控制器等片上总线和片上外设的特性。各模块配置类似，以片上外设DMA为例说明。片上外设DMA用来实现从源搬移到目的间的数据，搬移的数据长度可以配置。因此，在可配置片上外设事务级模块中配置两条FIFO并确定相应的深度，确定FIFO中处理的数据为char型。可配置片上外设事务级模块接收到的读写事务首先保存在FIFO中，再根据读写事务中的目的模块，将数据从FIFO中取出进行转发，因此该模块必须能够配置为处理读写事务。

(3)配置激励源。该系统芯片上外设模块较多，需要对各个片上外设的输入建立激励源。各模块输入源建立方法类似，以以太网进行说明。该系统芯片中集成的以太网支持10/100Mbps传输速率、支持长度在64Byte至1560Byte之间的以太网帧，帧间隔最小为8Byte。这种以太网帧为对于本实施例中所述系统芯片采用的以太网模块能够处理的以太网帧要求。配置时，在以太网数据源中，配置两个伪随机数发生器，一个生成64至1560之间的随机数，模拟以太网帧长；另一个生成大于等于8的随机数，模拟帧间隔，从而实现对实际应用中不同长度、不同间隔的以太网帧的处理。同时利用循环模拟10/100Mbps的传输速率，控制以太网数据源向以太网模块发送数据包。对于SPARCV8程序行为模拟模块，则通过SPARCV8指令集模拟器对操作以太网模块的程序进行分析，提取指令比例，使SPARCV8程序行为模拟模块能够输出符合控制以太网模块的指令流。

(4)确定所述的一种事务级的系统芯片数据传输延迟判定系统需要回答的问题并设定满足应用要求的数据流时延阈值。在本实施例中，希望通过本发明所述的一种事务级的系统芯片数据传输延迟判定系统回答通过以太网接收数据后、通过片内总线把数据写入到片外存储器的过程中，数据时延的具体值；同时设定希望的数据时延阀值为3.5μs。

(5)配置时延计算模块和时延记录模块。针对(4)中所述的问题，配置时延记录模块记录SPARCV8处理器核心事务级模块、配置为AMBA总线行为的片上总线事务级模块、配置为以太网控制器模块行为的可配置片上外设事务级模块和配置为静态随机存储器的存储器事务级模块的时延；因为判断数据时延阀值为3.5μs量级，因此优选配置时延计算模块在3.5μs量级对时延进行计算。

(6)启动运行，获得时延参数并与设定的时延阀值3.5μs进行比较。如果数据流时延小于等于时延阀值，则判定当前各功能单元的连接方式满足应用要求，可以以此为依据对以太网模块、SPARCV8处理器核心、AMBA片上总线、静态随机存储器进行连接；如果生成的数据流时延大于设定数据流时延阈值，则判定功能单元的连接方式不满足应用要求，或者修改以太网模块、SPARCV8处理器核心、AMBA片上总线、静态随机存储器的连接方式，或者更换以太网模块、SPARCV8处理器核心、AMBA片上总线、静态随机存储器，重新对发明所述的一种事务级的系统芯片数据传输延迟判定系统中各单元的参数进行配置，再次运行后重新判断，直到满足数据流时延阀值为止。

本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (7)

1.一种事务级的系统芯片数据传输延迟判定系统，其特征在于：包括四部分：

激励源，包括：SPARCV8程序行为模拟模块、片上外设事务级激励源；

功能单元，包括：SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块；

结果观测单元，包括：时延计算模块；

时延记录单元，包括：时延记录模块；

其中，SPARCV8程序行为模拟模块，产生符合SPARCV8指令集体系结构定义的指令流，输入给SPARCV8处理器核心事务级模块；

片上外设事务级激励源，产生数据流，输入给可配置片上外设事务级模块；

SPARCV8处理器核心事务级模块，计算指令流中每条指令的时延，如果指令流中有存储器读写指令，则向片上总线事务级模块发送SPARCV8处理器核心事务级模块生成的读写事务；

可配置片上外设事务级模块，根据可配置片上外设事务级模块的配置需求，对数据流进行处理，生成满足可配置片上外设事务级模块的配置需求的读写事务，输入给片上总线事务级模块；

片上总线事务级模块，根据读写事务中描述的目的模块，对输入的读写事务进行转发，发送到SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；

存储器事务级模块，按照片上总线事务级模块送来的读写事务，若为写事务，则将写事务中的数据保存在存储器事务级模块中，若为读事务，则将存储器事务级模块中保存的数据送到片上总线事务级模块；

时延记录模块，记录SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻；

时延计算模块，从时延记录模块调取SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻，计算数据流从片上外设事务级激励源到可配置片上外设事务级模块或存储器事务级模块的时刻差，生成数据流时延，根据系统芯片的应用要求，设定数据流时延阈值，将生成的数据流时延与设定数据流时延阈值进行比较，若生成的数据流时延小于等于设定数据流时延阈值，则判定功能单元的连接方式满足应用要求，若生成的数据流时延大于设定数据流时延阈值，则判定功能单元的连接方式不满足应用要求。

2.根据权利要求1所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述指令流，包括SPARCV8指令集体系结构中定义的读取/存储类、整数运算类、控制转移类、读写状态寄存器类、浮点运算类，共五类指令，读取/存储类指令的功能是从SPARCV8处理器核心向片上总线输出数据、或者使SPARCV8处理器核心从片上总线获取数据，对于SPARCV8处理器核心事务级模块产生对于片上总线事务级模块的读写事务，整数运算类指令的功能是对整型数据进行加、减、乘、除、左右移、与/或/非/异或/同或运算，对于SPARCV8处理器核心事务级模块产生时延，控制转移类指令的功能是使SPARCV8处理器核心产生程序分支，对于SPARCV8处理器核心事务级模块产生时延，读写状态寄存器类指令的功能是对SPARCV8处理器核心内部的用于控制SPARCV8处理器核心工作状态的寄存器进行读写，对于SPARCV8处理器核心事务级模块产生时延，浮点运算类指令的功能是对浮点型数据进行加、减、乘、除、开方、比较、浮点型与整型数据互转，对于SPARCV8处理器核心事务级模块产生时延。

3.根据权利要求2所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述指令流中不同类型的指令，按照比例产生多个不同类型的指令，并随机排列；指令比例通过对运行在SPARCV8处理器核心上的应用程序分析得到，分析时对应用程序中的各类指令进行计数，并计算总指令数量，分别将各类指令数量与指令总量相除，得到不同指令类型的比例；排列指令时，随机产生各类指令、各类指令的排列方式随机，但在指令流中，各类指令的比例应与通过应用程序分析得到的各类指令比例一致。

4.根据权利要求1所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述数据流包括数据长度、数据产生的周期，按照数据产生周期的值，形成发送到可配置片上外设事务级模块的数据流。

5.根据权利要求1所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述可配置片上外设事务级模块，对所述数据流进行的处理包括：对数据流打包、对数据流进行串并转换、对数据流进行暂存。

6.根据权利要求1所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述读写事务包括需要发送到的目的模块，目的模块为SPARCV8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；读写事务还包括发送到目的模块的数据。

7.根据权利要求1所述一种事务级的系统芯片数据传输延迟判定系统，其特征在于：所述SPARCV8处理器核心事务级模块，包含指令时延标记子模块和微架构子模块，其中，指令时延标记子模块详细记录了SPARCV8指令集体系结构中确定的五类指令，每一条指令的时延和每一条指令使用的运算单元；微架构子模块记录了SPARCV8处理器核心中使用的通用寄存器的数量、运算单元的数量、流水线级数及各级间的协作方式、高速缓存的容量和命中率，当SPARCV8处理器核心事务级模块接收到指令流后，首先将输入的指令与指令时延标记子模块的记录信息进行比较，取得该指令的时延，之后，根据指令类型，触发微架构子模块中各流水线、通用寄存器、高速缓存、运算单元工作，生成进一步的时延，最后，将指令时延标记子模块产生的时延和微架构子模块产生的时延发送给时延记录模块。