CN105404596A - 一种数据传输方法、装置及系统 - Google Patents
一种数据传输方法、装置及系统 Download PDFInfo
- Publication number
- CN105404596A CN105404596A CN201510730636.6A CN201510730636A CN105404596A CN 105404596 A CN105404596 A CN 105404596A CN 201510730636 A CN201510730636 A CN 201510730636A CN 105404596 A CN105404596 A CN 105404596A
- Authority
- CN
- China
- Prior art keywords
- scm
- data
- data transmission
- main frame
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Communication Control (AREA)
Abstract
本发明的实施例提供一种数据传输方法、装置及系统，涉及计算机领域，能够降低数据传输占用的内存总线带宽，提高了内存总线带宽的使用效率。该方法包括，数据传输装置接收其他主机发送的数据；所述数据传输装置根据存储级内存SCM的地址通过内存控制器向SCM写入所述数据；所述数据传输装置在收到所述SCM反馈的数据写入完成响应后，所述数据传输装置向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。该方法用于数据传输。
Description
技术领域
本发明的实施例涉及计算机领域，尤其涉及一种数据传输方法、装置及系统。
背景技术
将来的计算机(主机A、B)系统架构发展为如图1所示。其中该架构下主要包含CPU(中文全称：中央处理器，英文全称：CentralProcessingUnit)、提供buffer(中文：缓存)和cache(中文：快速缓冲贮存)空间的RAM(中文全称：随机存取存储器，英文全称：Random-AccessMemory)、SCM(中文全称：存储级内存，英文全称：StorageClassMemory)、DISK(中文：磁盘)以及TAPE(中文：卷)。其中，SCM能够提供内存级的访问能力，并保证掉电后数据不丢失；从数据的分级来看，它将会逐步替换闪存固态硬盘(英文简称：FLASHSSD，英文全称：FLASHSolidStateDrives)，特别是单层单元(英文简称：SLC，英文全称：single-LevelCell)。SCM本身是内存，可以直接基于它实现远程直接内存访问(英文简称：RDMA，英文全称：RemoteDMA)及直接内存访问(英文简称：DMA，英文全称：DirectMemoryAccess)。
示例性的，如图1提供的现有系统架构，现有技术方案的RDMA/DMA过程中，通过内存控制器从主机A上的SCM读出数据发送至主机B；主机B通过内存控制器将接收到的数据写入到主机B的SCM。在上述现有体系架构中，对于SCM所有读写过程均需要通过内存控制器完成，然而由于内存控制器中有buffer，主机B的CPU在接收到向SCM写数据完成响应时，主机B的内存控制器的buffer中可能还存有少量数据，而这部分少量数据可能有掉电丢失的风险。然而为避免掉电风险，现有技术对RDMA/DMA过程中，在主机B通过内存控制器将接收到的数据写入到主机B的SCM后，主机B通过内存控制器将写入SCM的数据读取并写入至RAM，之后主机B通过内存控制器将RAM的数据写入SCM，从而保证全部数据一定会写入SCM中，然后再返回应用IO(英文：Input/Output，中文：输入输出)完成。其中，主机B在通过内存控制器将写入SCM的数据读取并写入至RAM，以及主机B通过内存控制器将RAM的数据写入SCM时，为保证系统架构数据的一致性，避免其他CPU得到内存控制器buffer中的残余数据，在这两次读取写入过程中内存控制器会将buffer中的数据flush(冲刷)至存储介质(前一次读写过程结束时内存控制器会将buffer中的数据冲刷至RAM，后一次读写过程结束时内存控制器会将buffer中的数据冲刷至SCM)。此时，即使掉电，数据仍然在SCM中，不存在数据丢失。
但是，由于每次CPU对内存控制器的访问都会通过内存总线进行，而上述完成上述方案由于需要通过RAM中转SCM中的数据，因此需要多次内存控制器的访问，并占用内存总线带宽，这大大影响了内存总线带宽的使用效率。
发明内容
本发明的实施例提供一种数据传输方法、装置及系统，能够降低数据传输占用的内存总线带宽，提高了内存总线带宽的使用效率。
第一方面，提供一种数据传输方法，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输，该方法包括：
数据传输装置接收其他主机发送的数据；
所述数据传输装置根据SCM的地址通过内存控制器向SCM写入所述数据；
所述数据传输装置在收到所述SCM反馈的数据写入完成响应后，所述数据传输装置向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。
在上述第一方面的方案中，由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到所述SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
结合第一方面，在第一种可能的实现方式中所述数据传输装置根据SCM的地址向SCM发送第二数据访问请求之前，还包括：
所述数据传输装置从CPU获取所述SCM的地址，其中所述SCM的地址由所述SCM发送至CPU。
在第一种可能的实现方式中，SCM通过上报地址至CPU以使得数据传输装置能够获得SCM的地址，并依据SCM的地址实现对SCM的直接访问。
结合第一方面，或第一方面任意一种可能的实现方式，上述数据传输装置为网卡NIC或主机总线适配器HBA。
第二方面，提供一种数据传输装置，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；
所述数据传输装置包括：
接收单元，用于接收其他主机发送的数据；
处理单元，用于根据SCM的地址通过内存控制器向SCM写入所述接收单元接收的数据；
所述处理单元，还用于在收到所述SCM反馈的数据写入完成响应后，向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。
在上述第二方面的方案中，由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到所述SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
结合第二方面，在第一种可能的实现方式中，所述接收单元还用于从CPU获取所述SCM的地址，其中所述SCM的地址由所述SCM发送至CPU。
结合第二方面，或第二方面任意一种可能的实现方式，上述数据传输装置为网卡NIC或主机总线适配器HBA。
第三方面，提供一种数据传输系统，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；
其中，第一主机的数据传输装置用于根据第一主机上的SCM的地址通过第一主机上的内存控制器在所述第一主机上的SCM中读取数据，并发送至其他主机；
第二主机的数据传输装置用于接收第一主机的数据传输装置发送的数据，根据第二主机上的SCM的地址通过第二主机上的内存控制器向第二主机上的SCM写入接收的数据；并在收到所述第二主机上的SCM反馈的数据写入完成响应后，向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述第二主机上的内存控制器将缓存中的数据写入所述第二主机上的SCM。
在上述第三方面的方案中，由于第二主机的数据传输装置接收其他主机发送的数据后，根据第二主机的SCM的地址通过第二主机的内存控制器向第二主机的SCM写入该数据；并在收到第二主机的SCM反馈的数据写入完成响应后，通知CPU控制第二主机的内存控制器将缓存中的数据写入第二主机的SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
结合第三方面，在第一种可能的实现方式中，所述第二主机上的数据传输装置还用于从CPU获取所述第二主机上的SCM的地址，其中所述第二主机上的SCM的地址由所述第二主机上的SCM发送至CPU。
结合第三方面，或第三方面任意一种可能的实现方式，上述数据传输装置为网卡NIC或主机总线适配器HBA。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种计算机的系统架构示意图；
图2为本发明的实施例应用的计算机的系统架构示意图；
图3为本发明的实施例提供的一种数据传输方法的流程示意图；
图4为本发明的另一实施例提供的一种数据传输方法的流程示意图；
图5为本发明的实施例提供的一种数据传输装置的结构示意图；
图6为本发明的另一实施例提供的一种数据传输装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供的方案应用于主机间的数据传输，参照图2所示，本发明的实施例提供了本发明的实施例所应用的主机架构，该主机A和B包括CPU、RAM、SCM、NIC(中文全称：网络适配器/网卡，英文全称：NetworkInterfaceCard)、DISK其中上述各个器件通过内存总线(英文全称：BUS)连接并实现之间的数据传输；其中上述的各个存储介质如RAM、SCM和DISK通过内存控制器连接至CPU，可以理解的是，主机A与B之间通过NIC进行数据传输，主机的NIC在发送或接收数据时，通过控制内存控制器将传输的数据从相应的存储介质中读取缓存至内存控制器的Buffer，然后进行发送，主机的NIC在接收数据时，通过CPU控制内存控制器将接收的数据缓存至内存控制器的Buffer，然后写入相应的存储介质的缓存，然后转存至相应的存储介质进行持久保存。其中，上述系统架构中的存储介质RAM是一种易失性存储介质，SCM为一种非易失性存储介质，SCM通过掉电保护机制保证其buffer中的数据能及时转移至持久化存储介质，以到达其非易失性的功能，示例性的，在SCM通过在收到主机的掉电信号时，其通过内部锂电供电将SCM的buffer中的数据写入SCM的持久化介质。
其中附图2中的处理器是采用CPU为例进行说明，当然这里的处理器可以是一个中央处理器(英文全称：CentralProcessingUnit，英文简称：CPU)，或者是特定集成电路(英文全称：ApplicationSpecificIntegratedCircuit，英文简称：ASIC)，或者是被配置成实施本发明实施例的一个或多个集成电路，本发明不做限制。此外本申请提供的数据传输装置可以为NIC或者HBA(中文全称：主机总线适配器，英文全称：HostBusAdapter)，图2中仅是以NIC为例，当然该数据传输装置还为其他接口功能实体。
参照图3所示，本发明的实施例提供一种数据传输方法，应用于上述的主机架构，其中主机A向主机B进行数据传输，每个主机上设置有数据传输装置，数据在主机间通过数据传输装置传输，其中数据传输装置可以为NIC或者HBA，以下方案中以NIC为例进行说明，该方法包括如下步骤：
其中在主机A上发送数据时，包括以下步骤：
101、NIC根据存储级内存SCM的地址通过内存控制器在SCM中读取数据。
102、NIC将数据发送至其他主机B。
在主机B上接收数据时，包括以下步骤：
103、NIC接收其他主机A发送的数据。
104、NIC根据SCM的地址通过内存控制器向SCM写入数据。
具体的，在步骤104中，NIC将接收到数据通过内存控制器的buffer通过SCM的buffer写入SCM的永久性存储介质进行永久性存储，在将NIC接收到的数据写入SCM完成后，NIC收到SCM的数据写入完成相应，但是由于内存控制器有buffer(缓存)，因此在NIC收到SCM的数据写入完成响应后内存控制器的buffer中还有部分残余数据，这部分数据不能保证掉电不丢失。因此该方案还包括以下步骤105。
105、NIC收到SCM反馈的数据写入完成响应后，NIC向CPU发送数据处理指令，CPU用于根据数据处理指令指示内存控制器将缓存中的数据写入SCM。
上述方案中由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
本发明的另一实施例提供一种数据传输方法，参照图4所示，包括如下步骤：
其中在主机A上发送数据时，包括以下步骤：
201、NIC从CPU获取SCM的地址，其中SCM的地址由SCM发送至CPU。
在步骤201中，SCM通过上报地址至CPU以使得数据传输装置能够获得SCM的地址，并依据SCM的地址实现对SCM的直接访问。
202、NIC根据存储级内存SCM的地址通过内存控制器在SCM中读取数据。
203、NIC将数据发送至其他主机B。
在主机B上接收数据时，包括以下步骤：
204、NIC接收主机A发送的数据。
205、NIC从CPU获取SCM的地址，其中SCM的地址由SCM发送至CPU。
其中这里不对步骤204和205并不是对其先后顺的限制，即NIC可以先获取SCM的地址，也可以先进行数据接收。
206、NIC根据SCM的地址通过内存控制器向SCM写入数据。
其中，步骤207之后SCM向NIC返回数据写入完成响应消息。
207、NIC向CPU发送数据处理指令，CPU用于根据数据处理指令指示内存控制器将缓存中的数据写入SCM。
在步骤207之后，SCM向CPU反馈数据写入响应，并且CPU在收到数据写入响应后，向NIC反馈数据传输完成响应。
上述方案中由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
参照图5所示，本发明的实施例提供一种数据传输装置，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；
所述数据传输装置包括：
接收单元51，用于接收其他主机发送的数据；
处理单元52，用于根据SCM的地址通过内存控制器向SCM写入所述接收单元51接收的数据；
所述处理单元52，还用于在收到所述SCM反馈的数据写入完成响应后，向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。
一种可选方案为，所述接收单元52还用于从CPU获取所述SCM的地址，其中所述SCM的地址由所述SCM发送至CPU。
其中，所述缓存包括所述内存控制器的buffer。
上述方案中由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
本发明的实施例提供一种数据传输装置，参照图6所示，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；该数据传输装置包括：处理器61、接口电路62、存储器63和总线64；
需要说明的是，这里的处理器61可以是一个处理器，也可以是多个处理元件的统称。例如，该处理器可以是中央处理器CPU，也可以是特定集成电路ASIC，或者是被配置成实施本发明实施例的一个或多个集成电路，例如：一个或多个微处理器(英文全称：digitalsingnalprocessor，英文简称：DSP)，或，一个或者多个现场可编程门阵列(英文全称：FieldProgrammableGateArray，英文简称：FPGA)。
存储器63可以是一个存储装置，也可以是多个存储元件的统称，且用于存储可执行程序代码或接入网管理设备运行所需要参数、数据等。且存储器63可以包括随机存储器(英文全称：Random-AccessMemory，英文简称：RAM)，也可以包括非易失性存储器(英文全称：non-volatilememory，英文简称：NVRAM)。
总线64可以是工业标准体系结构(英文全称：IndustryStandardArchitecture，英文简称：ISA)总线、外部设备互连(英文全称：PeripheralComponent，英文简称：PCI)总线或扩展工业标准体系结构(英文全称：ExtendedIndustryStandardArchitecture，英文简称：EISA)总线等。该总线64可以分为地址总线、数据总线、控制总线等。为便于表示，图6中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
其中上述的第一接口电路62用于实现上述实施例中接收单元61的功能，处理器61用于实现上述实施例中处理单元62的功能，具体不再赘述。
上述方案中由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
本发明的实施例提供一种数据传输系统，参照图2所示，应用于主机间的数据传输，如图2中的主机A和B，其中每个主机上设置有数据传输装置，数据在主机间通过所述数据传输装置传输；
其中，主机A的数据传输装置用于根据主机A的SCM的地址通过主机A上的内存控制器在所述主机A上的SCM中读取数据，并发送至其他主机；
主机B的数据传输装置用于接收主机A的数据传输装置发送的数据，根据主机B上的SCM的地址通过主机B上的内存控制器向主机B上的SCM写入接收的数据；并在收到所述主机B上的SCM反馈的数据写入完成响应后，向CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述主机B上的内存控制器将缓存中的数据写入所述主机B上的SCM。
一种可选方案为，所述主机B上的数据传输装置还用于从CPU获取所述主机B上的SCM的地址，其中所述主机B上的SCM的地址由所述主机B上的SCM发送至CPU。
其中，缓存包括所述内存控制器的buffer。
上述方案中由于数据传输装置接收其他主机发送的数据后，根据SCM的地址通过内存控制器向SCM写入该数据；并在收到SCM反馈的数据写入完成响应后，通知CPU控制内存控制器将缓存中的数据写入SCM进行持久介质存储，减少了内存控制器访问次数，提高了内存总线带宽的使用效率。
此外，还提供一种计算可读媒体(或介质)，包括在被执行时进行以下操作的计算机可读指令：执行上述实施例中的方法的101至105、201至207的操作。
另外，还提供一种计算机程序产品，包括上述计算机可读介质。
应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文简称：ROM，英文全称:Read-OnlyMemory)、随机存取存储器(英文简称：RAM，英文全称：RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (6)
1.一种数据传输方法，其特征在于，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输，该方法包括：
数据传输装置接收其他主机发送的数据；
所述数据传输装置根据存储级内存SCM的地址通过内存控制器向SCM写入所述数据；
所述数据传输装置在收到所述SCM反馈的数据写入完成响应后，所述数据传输装置向中央处理器CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。
2.根据权利要求1所述的方法，其特征在于，所述数据传输装置根据SCM的地址通过内存控制器向SCM写入所述数据之前，还包括：
所述数据传输装置从CPU获取所述SCM的地址，其中所述SCM的地址由所述SCM发送至CPU。
3.一种数据传输装置，其特征在于，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；
所述数据传输装置包括：
接收单元，用于接收其他主机发送的数据；
处理单元，用于根据存储级内存SCM的地址通过内存控制器向SCM写入所述接收单元接收的数据；
所述处理单元，还用于在收到所述SCM反馈的数据写入完成响应后，向中央处理器CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述内存控制器将缓存中的数据写入所述SCM。
4.根据权利要求3所述的装置，其特征在于，所述接收单元还用于从CPU获取所述SCM的地址，其中所述SCM的地址由所述SCM发送至CPU。
5.一种数据传输系统，其特征在于，应用于主机间的数据传输，其中每个主机上设置有数据传输装置，所述数据在主机间通过所述数据传输装置传输；
其中，第一主机的数据传输装置用于根据第一主机上的存储级内存SCM的地址通过第一主机上的内存控制器在所述第一主机上的SCM中读取数据，并发送至其他主机；
第二主机的数据传输装置用于接收第一主机的数据传输装置发送的数据，根据第二主机上的SCM的地址通过第二主机上的内存控制器向第二主机上的SCM写入接收的数据；并在收到所述第二主机上的SCM反馈的数据写入完成响应后，向中央处理器CPU发送数据处理指令，所述CPU用于根据所述数据处理指令指示所述第二主机上的内存控制器将缓存中的数据写入所述第二主机上的SCM。
6.根据权利要求5所述的系统，其特征在于，所述第二主机上的数据传输装置还用于从CPU获取所述第二主机上的SCM的地址，其中所述第二主机上的SCM的地址由所述第二主机上的SCM发送至CPU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510730636.6A CN105404596B (zh) | 2015-10-30 | 2015-10-30 | 一种数据传输方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510730636.6A CN105404596B (zh) | 2015-10-30 | 2015-10-30 | 一种数据传输方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105404596A true CN105404596A (zh) | 2016-03-16 |
| CN105404596B CN105404596B (zh) | 2018-07-20 |
Family
ID=55470092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510730636.6A Active CN105404596B (zh) | 2015-10-30 | 2015-10-30 | 一种数据传输方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105404596B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112115521A (zh) * | 2019-06-19 | 2020-12-22 | 华为技术有限公司 | 数据访问方法及装置 |
| CN113032299A (zh) * | 2019-12-24 | 2021-06-25 | 中科寒武纪科技股份有限公司 | 用于处理请求的总线系统、集成电路装置、板卡及保序方法 |
| US11226904B2 (en) | 2019-04-26 | 2022-01-18 | Hewlett Packard Enterprise Development Lp | Cache data location system |
| US11461240B2 (en) | 2020-10-01 | 2022-10-04 | Hewlett Packard Enterprise Development Lp | Metadata cache for storing manifest portion |
| US11461299B2 (en) | 2020-06-30 | 2022-10-04 | Hewlett Packard Enterprise Development Lp | Key-value index with node buffers |
| US11556513B2 (en) | 2020-06-30 | 2023-01-17 | Hewlett Packard Enterprise Development Lp | Generating snapshots of a key-value index |
| CN115878522A (zh) * | 2023-01-20 | 2023-03-31 | 北京国科环宇科技股份有限公司 | 一种数据传输装置及系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040225760A1 (en) * | 2003-05-11 | 2004-11-11 | Samsung Electronics Co., Ltd. | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments |
| US20060090016A1 (en) * | 2004-10-27 | 2006-04-27 | Edirisooriya Samantha J | Mechanism to pull data into a processor cache |
| CN101355523A (zh) * | 2008-09-26 | 2009-01-28 | 福建星网锐捷网络有限公司 | 一种数据传输控制方法与系统 |
| CN102567219A (zh) * | 2011-12-31 | 2012-07-11 | 记忆科技(深圳)有限公司 | 固态硬盘sata接口的数据传输方法 |
| CN103838676A (zh) * | 2012-11-22 | 2014-06-04 | 华为技术有限公司 | 数据存储系统、数据存储方法及pcm桥 |
| CN104063344A (zh) * | 2014-06-20 | 2014-09-24 | 华为技术有限公司 | 一种存储数据的方法及网络接口卡 |
| WO2015018290A1 (zh) * | 2013-08-06 | 2015-02-12 | 华为技术有限公司 | 内存访问处理方法、装置及系统 |
-
2015
- 2015-10-30 CN CN201510730636.6A patent/CN105404596B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040225760A1 (en) * | 2003-05-11 | 2004-11-11 | Samsung Electronics Co., Ltd. | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments |
| US20060090016A1 (en) * | 2004-10-27 | 2006-04-27 | Edirisooriya Samantha J | Mechanism to pull data into a processor cache |
| CN101355523A (zh) * | 2008-09-26 | 2009-01-28 | 福建星网锐捷网络有限公司 | 一种数据传输控制方法与系统 |
| CN102567219A (zh) * | 2011-12-31 | 2012-07-11 | 记忆科技(深圳)有限公司 | 固态硬盘sata接口的数据传输方法 |
| CN103838676A (zh) * | 2012-11-22 | 2014-06-04 | 华为技术有限公司 | 数据存储系统、数据存储方法及pcm桥 |
| WO2015018290A1 (zh) * | 2013-08-06 | 2015-02-12 | 华为技术有限公司 | 内存访问处理方法、装置及系统 |
| CN104063344A (zh) * | 2014-06-20 | 2014-09-24 | 华为技术有限公司 | 一种存储数据的方法及网络接口卡 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11226904B2 (en) | 2019-04-26 | 2022-01-18 | Hewlett Packard Enterprise Development Lp | Cache data location system |
| CN112115521A (zh) * | 2019-06-19 | 2020-12-22 | 华为技术有限公司 | 数据访问方法及装置 |
| WO2020253523A1 (zh) * | 2019-06-19 | 2020-12-24 | 华为技术有限公司 | 数据访问方法及装置 |
| CN112115521B (zh) * | 2019-06-19 | 2023-02-07 | 华为技术有限公司 | 数据访问方法及装置 |
| CN113032299A (zh) * | 2019-12-24 | 2021-06-25 | 中科寒武纪科技股份有限公司 | 用于处理请求的总线系统、集成电路装置、板卡及保序方法 |
| CN113032299B (zh) * | 2019-12-24 | 2023-09-26 | 中科寒武纪科技股份有限公司 | 用于处理请求的总线系统、集成电路装置、板卡及保序方法 |
| US11461299B2 (en) | 2020-06-30 | 2022-10-04 | Hewlett Packard Enterprise Development Lp | Key-value index with node buffers |
| US11556513B2 (en) | 2020-06-30 | 2023-01-17 | Hewlett Packard Enterprise Development Lp | Generating snapshots of a key-value index |
| US11461240B2 (en) | 2020-10-01 | 2022-10-04 | Hewlett Packard Enterprise Development Lp | Metadata cache for storing manifest portion |
| US11803483B2 (en) | 2020-10-01 | 2023-10-31 | Hewlett Packard Enterprise Development Lp | Metadata cache for storing manifest portion |
| CN115878522A (zh) * | 2023-01-20 | 2023-03-31 | 北京国科环宇科技股份有限公司 | 一种数据传输装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105404596B (zh) | 2018-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105404596A (zh) | 一种数据传输方法、装置及系统 | |
| EP3276481B1 (en) | Nvme networked storage implementation method, terminal, server, and system | |
| US10152443B2 (en) | System and method for providing personality switching in a solid state drive device | |
| US8380883B2 (en) | Resource sharing expansion card | |
| US10331584B2 (en) | Internal system namespace exposed through use of two local processors and controller memory buffer with two reserved areas | |
| CN109726163B (zh) | 一种基于spi的通信系统、方法、设备和储存介质 | |
| CN111352583A (zh) | 具有发起方模式的固态驱动 | |
| US10645164B1 (en) | Consistent latency for solid state drives | |
| US9324435B2 (en) | Data transmitting method, memory control circuit unit and memory storage apparatus | |
| EP2811392A1 (en) | Method and device for reducing read delay | |
| US10372639B2 (en) | System and method to avoid SMBus address conflicts via a baseboard management controller | |
| CN111258493B (zh) | 控制器、存储器控制器、存储设备以及操作控制器的方法 | |
| KR20160087224A (ko) | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
| EP2916412A1 (en) | Method, apparatus and system for adjusting voltage of supercapacitor | |
| US9535607B2 (en) | Semiconductor system performing status read for semiconductor device and operating method thereof | |
| CN104407933A (zh) | 一种数据的备份方法及装置 | |
| US10592285B2 (en) | System and method for information handling system input/output resource management | |
| TWI512477B (zh) | 組配記憶體組件之資料寬度的方法、記憶體組件及相關之非暫時性電腦可讀取儲存媒體 | |
| US20130282959A1 (en) | System operation method and memory controller and memory storage device using the same | |
| CN110609659A (zh) | 用于执行读取命令的NVMeoF RAID实现方法 | |
| US9934120B2 (en) | Method and apparatus for updating a system on chip (SOC) image from a host computer system without using DMA | |
| US10853255B2 (en) | Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover | |
| US20180267721A1 (en) | Methods and apparatuses for copying a data page in an unmanaged flash memory device | |
| US20160350250A1 (en) | Input output data alignment | |
| US11782616B2 (en) | Storage system and method of operating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |