CN105389288A - 一种支持多分区计算机系统中的数据交互方法 - Google Patents
一种支持多分区计算机系统中的数据交互方法 Download PDFInfo
- Publication number
- CN105389288A CN105389288A CN201511010428.5A CN201511010428A CN105389288A CN 105389288 A CN105389288 A CN 105389288A CN 201511010428 A CN201511010428 A CN 201511010428A CN 105389288 A CN105389288 A CN 105389288A
- Authority
- CN
- China
- Prior art keywords
- subregion
- data
- cpu
- mutual
- segmentb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种支持多分区计算机系统中的数据交互方法,所述方法在多分区间不通过网卡,通过QPI总线及译码策略进行数据传输。本发明方法在支持多分区系统中,各个分区间无需额外设备(如网卡),即可实现高速有效的数据传输,节省了系统开销,提高了系统性能,可节约各分区系统间的传输成本,提升系统性能。
Description
技术领域
本发明涉及数据交互技术领域,具体涉及一种支持多分区计算机系统中的数据交互方法。
背景技术
随着计算机应用的不断发展创新,计算机的应用场景也在不断变化。越来越多的计算机厂商推出支持灵活分区的计算机产品。如一台16路的系统可支持多种物理分区,如1个16路,2个8路,4个4路等。
对这种系统来说,当组成多个独立分区时,各个分区为独立的计算机系统,相互沟通需要使用计算机系统间常用方式,如网络等。
发明内容
本发明要解决的技术问题是:本发明提出了一种支持多分区计算机系统中的数据交互方法,在支持多分区系统中,各个分区间无需额外设备(如网卡),即可实现高速有效的数据传输,节省了系统开销,提高了系统性能。
本发明所采用的技术方案为:
一种支持多分区计算机系统中的数据交互方法,所述方法在多分区间不通过网卡,通过QPI总线及译码策略进行数据传输。
所述方法实现过程如下:
1)首先,在每个分区中选出一个交互CPU,该CPU和其他分区的交互CPU存在物理连接;
2)其次,对各个分区中的交互CPU进行唯一编码,并使交互CPU间的物理连线连通;
3)然后,在各个分区的互连CPU中设定译码规则;PCIconfiguration空间定义多个segment;将本分区内PCI设备的PCIconfigurationsegment设为A;定义segmentB、C、D……用来映射远端分区中互连CPU的PCIconfigurationsegment;
4)然后,准备交互驱动程序;将数据写到segmentB、C、D……的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口。
所述方法通过访问新定义的PCIconfigurationsegmentB、C、D……的地址的方式来对远端分区的数据发送,通过读取本地PCIsegmentA的地址进行数据接收。
对于一个4路计算机系统,该计算机支持物理分区,分为2个2路系统;
首先,设定CPU编号,使各个分区中必须有一个CPU编号为其他分区所没有,定义为交互CPU;
其次,将交互CPU间的物理连线连通;
然后,设定译码规则:PCIconfiguration空间可以定义多个segment,将本分区内的CPU的PCIconfigurationsegment设为A,定义segmentB用来映射远端CPU的PCIconfigurationsegment,在分区1的CPU1上将segmentB映射为CPU2,在分区2的CPU2上将segmentB映射为CPU1;然后,准备交互驱动程序:将数据写到segmentB的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口;
分区1对segmentB地址的写报文,会根据CPU1的译码规则,传送到分区2的CPU2中,使数据存储于CPU2的PCIconfiguration中;CPU2通过访问segmentA的地址能够访问到本分区内的PCIconfiguration,通过读取segmentA的地址,读出传输数据;分区2传输数据到分区1反之;如此,实现了分区1和分区2的数据交互功能。
本发明的有益效果为:
本发明方法在支持多分区系统中,各个分区间无需额外设备(如网卡),即可实现高速有效的数据传输,节省了系统开销,提高了系统性能,可节约各分区系统间的传输成本,提升系统性能。
附图说明
图1为4路系统拓扑图;
图2为常规分区方式示意图;
图3为本发明分区方法示意图;
图4为CPU1和CPU2的地址空间示意图;
图5为分区1和分区2的数据交互过程示意图。
具体实施方式
下面根据说明书附图,结合具体实施方式对本发明进一步说明:
实施例1:
一种支持多分区计算机系统中的数据交互方法,所述方法在多分区间不通过网卡,通过QPI总线及译码策略进行的高速有效的数据传输该方法可节约各分区系统间的传输成本,提升系统性能。
实施例2:
在实施例1的基础上,本实施例所述方法实现过程如下:
1)首先,在每个分区中选出一个交互CPU,该CPU和其他分区的交互CPU存在物理连接;
2)其次,对各个分区中的交互CPU进行唯一编码,并使交互CPU间的物理连线连通;唯一编码原则为每个交互CPU的编码需为其他分区中不存在;
3)然后,在各个分区的互连CPU中设定译码规则;PCIconfiguration空间定义多个segment;将本分区内PCI设备的PCIconfigurationsegment设为A;定义segmentB、C、D……用来映射远端分区中互连CPU的PCIconfigurationsegment;
4)然后,准备交互驱动程序;将数据写到segmentB、C、D……的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口。
实施例3:
在实施例2的基础上,本实施例所述方法通过访问新定义的PCIconfigurationsegmentB、C、D……的地址的方式来对远端分区的数据发送,通过读取本地PCIsegmentA的地址进行数据接收。
实施例3:
如图1所示,在实施例1、2或3的基础上,本实施例对于一个4路计算机系统,该计算机支持物理分区,可分为2个2路系统,如图2所示,为常规分区方式;
首先,设定CPU编号,使各个分区中必须有一个CPU编号为其他分区所没有,定义为交互CPU;
其次,将交互CPU间的物理连线连通;如图3示;
然后,设定译码规则:PCIconfiguration空间可以定义多个segment,将本分区内的CPU的PCIconfigurationsegment设为A,定义segmentB用来映射远端CPU的PCIconfigurationsegment,在分区1的CPU1上将segmentB映射为CPU2,在分区2的CPU2上将segmentB映射为CPU1;如图4所示;
然后,准备交互驱动程序:将数据写到segmentB的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口;
如图5所示,分区1对segmentB地址的写报文,会根据CPU1的译码规则,传送到分区2的CPU2中,使数据存储于CPU2的PCIconfiguration中;CPU2通过访问segmentA的地址能够访问到本分区内的PCIconfiguration,通过读取segmentA的地址,读出传输数据;分区2传输数据到分区1反之;如此,实现了分区1和分区2的数据交互功能。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (4)
1.一种支持多分区计算机系统中的数据交互方法,其特征在于:所述方法在多分区间不通过网卡,通过QPI总线及译码策略进行数据传输。
2.根据权利要求1所述的一种支持多分区计算机系统中的数据交互方法,其特征在于,所述方法实现过程如下:
1)首先,在每个分区中选出一个交互CPU,该CPU和其他分区的交互CPU存在物理连接;
2)其次,对各个分区中的交互CPU进行唯一编码,并使交互CPU间的物理连线连通;
3)然后,在各个分区的互连CPU中设定译码规则;PCIconfiguration空间定义多个segment;将本分区内PCI设备的PCIconfigurationsegment设为A;定义segmentB、C、D……用来映射远端分区中互连CPU的PCIconfigurationsegment;
4)然后,准备交互驱动程序;将数据写到segmentB、C、D……的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口。
3.根据权利要求2所述的一种支持多分区计算机系统中的数据交互方法,其特征在于:所述方法通过访问新定义的PCIconfigurationsegmentB、C、D……的地址的方式来对远端分区的数据发送,通过读取本地PCIsegmentA的地址进行数据接收。
4.根据权利要求1、2或3任一所述的一种支持多分区计算机系统中的数据交互方法,其特征在于:对于一个4路计算机系统,该计算机支持物理分区,分为2个2路系统;
首先,设定CPU编号,使各个分区中必须有一个CPU编号为其他分区所没有,定义为交互CPU;
其次,将交互CPU间的物理连线连通;
然后,设定译码规则:PCIconfiguration空间可以定义多个segment,将本分区内的CPU的PCIconfigurationsegment设为A,定义segmentB用来映射远端CPU的PCIconfigurationsegment,在分区1的CPU1上将segmentB映射为CPU2,在分区2的CPU2上将segmentB映射为CPU1;然后,准备交互驱动程序:将数据写到segmentB的地址,封装为本分区传输数据到远端分区的接口;读取segmentA中的数据,封装为读取远端传输数据的接口;
分区1对segmentB地址的写报文,会根据CPU1的译码规则,传送到分区2的CPU2中,使数据存储于CPU2的PCIconfiguration中;CPU2通过访问segmentA的地址能够访问到本分区内的PCIconfiguration,通过读取segmentA的地址,读出传输数据;分区2传输数据到分区1反之;如此,实现了分区1和分区2的数据交互功能。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511010428.5A CN105389288A (zh) | 2015-12-30 | 2015-12-30 | 一种支持多分区计算机系统中的数据交互方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511010428.5A CN105389288A (zh) | 2015-12-30 | 2015-12-30 | 一种支持多分区计算机系统中的数据交互方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105389288A true CN105389288A (zh) | 2016-03-09 |
Family
ID=55421588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511010428.5A Pending CN105389288A (zh) | 2015-12-30 | 2015-12-30 | 一种支持多分区计算机系统中的数据交互方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105389288A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110179311A1 (en) * | 2009-12-31 | 2011-07-21 | Nachimuthu Murugasamy K | Injecting error and/or migrating memory in a computing system |
CN102932175A (zh) * | 2012-10-29 | 2013-02-13 | 华为技术有限公司 | 划分节点分区的方法、装置及服务器 |
CN103119908A (zh) * | 2010-09-24 | 2013-05-22 | 英特尔公司 | 在PCIe接口上实现快速通路互连协议 |
CN103141050A (zh) * | 2011-12-28 | 2013-06-05 | 华为技术有限公司 | 快速通道互联系统中数据包重传方法、节点 |
CN104199521A (zh) * | 2014-09-15 | 2014-12-10 | 浪潮(北京)电子信息产业有限公司 | 一种刀片节点及其扩展方法 |
CN104462003A (zh) * | 2014-12-23 | 2015-03-25 | 浪潮电子信息产业股份有限公司 | 一种计算机系统的分区方法、装置和计算机系统 |
CN104615564A (zh) * | 2015-02-05 | 2015-05-13 | 浪潮电子信息产业股份有限公司 | 一种基于qpi总线的数据传输方法及计算机系统 |
CN104935530A (zh) * | 2015-04-29 | 2015-09-23 | 浪潮电子信息产业股份有限公司 | 一种计算机间数据交换的方法、交换机和系统 |
US20150269104A1 (en) * | 2011-11-29 | 2015-09-24 | Robert G. Blankenship | Ring protocol for low latency interconnect switch |
-
2015
- 2015-12-30 CN CN201511010428.5A patent/CN105389288A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110179311A1 (en) * | 2009-12-31 | 2011-07-21 | Nachimuthu Murugasamy K | Injecting error and/or migrating memory in a computing system |
CN103119908A (zh) * | 2010-09-24 | 2013-05-22 | 英特尔公司 | 在PCIe接口上实现快速通路互连协议 |
US20150269104A1 (en) * | 2011-11-29 | 2015-09-24 | Robert G. Blankenship | Ring protocol for low latency interconnect switch |
CN103141050A (zh) * | 2011-12-28 | 2013-06-05 | 华为技术有限公司 | 快速通道互联系统中数据包重传方法、节点 |
CN102932175A (zh) * | 2012-10-29 | 2013-02-13 | 华为技术有限公司 | 划分节点分区的方法、装置及服务器 |
CN104199521A (zh) * | 2014-09-15 | 2014-12-10 | 浪潮(北京)电子信息产业有限公司 | 一种刀片节点及其扩展方法 |
CN104462003A (zh) * | 2014-12-23 | 2015-03-25 | 浪潮电子信息产业股份有限公司 | 一种计算机系统的分区方法、装置和计算机系统 |
CN104615564A (zh) * | 2015-02-05 | 2015-05-13 | 浪潮电子信息产业股份有限公司 | 一种基于qpi总线的数据传输方法及计算机系统 |
CN104935530A (zh) * | 2015-04-29 | 2015-09-23 | 浪潮电子信息产业股份有限公司 | 一种计算机间数据交换的方法、交换机和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100573497C (zh) | 一种多核多操作系统之间的通信方法及系统 | |
US9479461B2 (en) | Computer system and method for communicating data between computers | |
CN108984465B (zh) | 一种消息传输方法及设备 | |
CN103353861B (zh) | 实现分布式i/o资源池化的方法及装置 | |
US20190188178A1 (en) | Multiple transaction data flow control unit for high-speed interconnect | |
CN105359124A (zh) | 用于扩展外围组件互连高速结构的系统和方法 | |
EP2688243A1 (en) | 50 Gb/s ethernet using serializer/deserializer lanes | |
CN102263698B (zh) | 虚拟通道的建立方法、数据传输的方法及线卡 | |
CN102388357B (zh) | 访问存储设备的方法及系统 | |
CN107851078B (zh) | 一种PCIe设备的聚合友好型地址分配的方法和系统 | |
US8683107B2 (en) | Memory mapped input/output bus address range translation | |
US20150036681A1 (en) | Pass-through routing at input/output nodes of a cluster server | |
US8650349B2 (en) | Memory mapped input/output bus address range translation for virtual bridges | |
US20110252173A1 (en) | Translating a requester identifier to a chip identifier | |
US20190044785A1 (en) | Selective connection for interface circuitry | |
US8364879B2 (en) | Hierarchical to physical memory mapped input/output translation | |
CN105765484A (zh) | 输入输出数据对齐 | |
US8316169B2 (en) | Physical to hierarchical bus translation | |
CN105389288A (zh) | 一种支持多分区计算机系统中的数据交互方法 | |
CN102841875A (zh) | 一种具有智能总线接口的主机及安防系统 | |
CN112597094B (zh) | 一种提高rdma传输效率的装置及方法 | |
US8606984B2 (en) | Hierarchical to physical bus translation | |
CN103036815B (zh) | 一种信息技术和通信技术ict融合系统 | |
CN104104594A (zh) | Vsu的协议报文发送与接收方法、设备及系统 | |
CN104580328A (zh) | 虚拟机迁移方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160309 |
|
RJ01 | Rejection of invention patent application after publication |