CN105376043B

CN105376043B - 一种双板卡系统的时间同步方法

Info

Publication number: CN105376043B
Application number: CN201510739766.6A
Authority: CN
Inventors: 江翼; 杜振波; 周正钦; 张亮; 梁明辉; 石光
Original assignee: Wuhan NARI Ltd; Electric Power Research Institute of State Grid Liaoning Electric Power Co Ltd
Current assignee: Electric Power Research Institute of State Grid Liaoning Electric Power Co Ltd
Priority date: 2015-11-04
Filing date: 2015-11-04
Publication date: 2018-05-25
Anticipated expiration: 2035-11-04
Also published as: CN105376043A

Abstract

本发明公开了一种双板卡系统的时间同步方法，它包括以下步骤：时钟同步源的选择：以各路IEEE 1588V2带内时钟同步参考源发出的指示信息为基础，同时以硬件的性能统计数据进行辅助，最终选择最优的那路时钟同步参考源为时钟同步源；时钟同步源的时延补偿：对IEEE 1588V2链路进行时延补偿；系统时间同步消息的产生：获取时间同步源信息并产生时间同步消息；系统内时间同步：将时间同步消息分发给各个单元进行系统内时间同步。本发明实现了对智能变电站一台设备的两个主板或两套系统的时间同步，解决了现有双主板双系统设备存在的时间同步问题。

Description

一种双板卡系统的时间同步方法

技术领域

本发明涉及一种时间同步方法，具体地说是一种双板卡系统的时间同步方法，属于电力系统自动化技术领域。

背景技术

近年来国家电网公司正在全面建设坚强的智能电网，即建设以特高压电网为骨干网架、各级电网协调发展的坚强电网，并实现电网的信息化、数字化、自动化、互动化。网络智能节点的正常工作和作用的发挥，离不开统一的全网时间基准。随着智能变电站一次设备，二次设备等的全面智能的使用，对时间的精度和稳定提出了更苛刻的要求。

随着智能变电站的发展，站内设备的集成度也越来越高，一些在数字化变电站中的一二次设备整合在了一起，发展成了智能一次设备；也有一些设备供应商将功能单一且相关的二次设备整合在了一起，以双主板双系统甚至多主板多系统的形式存在；为了站内工作人员的方便，一些站内常用的工具也得到了功能的整合，例如智能变电站的仿真平台与智能变电站调测系统。智能变电站的时间同步技术已日趋成熟，站内各智能设备也可获取较为准确的时钟源，但对于双主板、双系统的设备，如何实现一台设备的两个主板或两套系统之间的时间同步，成为当下亟待解决的问题。

发明内容

为克服上述现有技术存在的不足，本发明提供了一种双板卡系统的时间同步方法，其能够实现智能变电站一台设备的两个主板或两套系统的时间同步。

本发明解决其技术问题所采取的技术方案是：一种双板卡系统的时间同步方法，所述双板卡系统包括主备MCU，其特征是，包括以下步骤：

时钟同步源的选择：以各路IEEE 1588V2带内时钟同步参考源发出的指示信息为基础，同时以硬件的性能统计数据进行辅助，最终选择最优的那路时钟同步参考源为时钟同步源；

时钟同步源的时延补偿：对IEEE 1588V2链路进行时延补偿；

系统时间同步消息的产生：获取时间同步源信息并产生时间同步消息；

系统内时间同步：将时间同步消息分发给各个单元进行系统内时间同步。

所述时钟同步源的时延补偿过程包括以下步骤：

测量IEEE 1588V2链路的上下行链路非对称性时延的值；

当非对称性时延的值超出设定的同步偏差范围时，则进行非对称性时延补偿；否则，继续IEEE 1588V2正常时间同步。

所述测量计算IEEE 1588V2链路的上下行链路非对称性时延的值的过程包括以下步骤：

启动IEEE 1588V2时间同步计算；

第一次计算时间偏差，并根据所述IEEE 1588V2链路的上下行链路的实际时延对所述时间偏差进行修正；

暂停时间偏差的计算和修正，并记录IEEE 1588V2时间同步时间戳，所述时间戳包括：Sync报文发送的T1时间戳，Sync报文接收的的T2时间戳，Delay_req报文发送的T3时间戳，Delay_req报文接收的T4时间戳；

根据公式：D1-D2＝((T2-T1)-(T4-T3))/2计算非对称时延值，其中，D1为下行链路时延，D2为上行链路时延。

所述根据所述IEEE 1588V2链路的上下行链路的实际时延对所述时间偏差进行修正的过程为：

IEEE 1588V2协议中的时间偏差的计算公式为：Offset＝((T2-T1)-(T4-T3))/2；

考虑所述IEEE 1588V2链路的上下行链路的实际时延的时间偏差的计算公式为：Offset＝((T2-T1)-(T4-T3))/2+(D2-D1)/2；

根据上述两式，即可得到第一次修正时间偏差后的时间偏差为：Offset＝-(D2-D1)/2＝(D1-D2)/2。

所述系统时间同步消息产生的过程包括以下步骤：利用恒温晶体振荡器跟随选定时钟同步源输出的参考PP1S信号；以参考PP1S信号上升沿为基准，采用61.44MHz时钟进行计数，并测量61.44MHz时钟产生本地PP1S信号与参考PP1S信号上升沿的相位计数差；通过滑窗算法进行滤波使本地的PP1S信号与参考PP1S信号实现相位的动态锁定；产生由供系统内的各个单元统一使用的时钟和同步组成的时间同步消息。

在所述系统内时间同步的过程中，将各个单元与系统MCU之间采用星型结构连接，每个单元均设计一组同步码流和同步时钟且同时连接系统的主备MCU，主备MCU输出的同步码流和同步时钟在系统背板上进行线与逻辑处理确定主输出MCU，只有主输出MCU才能输出同步码流和同步时钟，另一个MCU禁止输出；主输出MCU将合成后的时钟和同步产生同步码流与系统时钟一起分发给系统内的各个单元进行时间同步，其中，主备MCU采用竞争的方式进行线与逻辑处理确定出主输出MCU。

所述系统内时间同步的过程包括以下步骤：

第一步、主输出MCU以组播的方式周期发送同步报文至系统内的各个单元，系统内的各个单元接收该同步报文并记录其对应的接收时间作为同步报文接收时间戳，然后主输出MCU发送带有发送时间戳的跟随报文，系统内的各个单元根据当前测量的线路时延进行时钟校准；

第二步、系统内的各个单元向主输出MCU发送延时请求报文并记录其对应的发送时间作为延迟测量发送时间戳，主输出MCU接收并解析该延时请求报文后，向系统内的各个单元回复延时答复报文，系统内的各个单元在收到延时答复报文后记录该报文带有的延时请求报文的接收时间，作为延迟测量接收时间戳并更新线路时延值，并存储在系统内的各个单元中。

所述的发送时间戳是指带有精确的同步报文的发送时间戳tM1[k]，其中k代表第k次时钟同步过程；所述的时钟校准是指系统内的各个单元利用最近测量的线路时延值，按照时间偏移量计算公式和频率补偿计算公式得到从时钟与主时钟之间的时间偏移量和频率补偿值，然后利用频率补偿值对从时钟模块进行校正。

所述按照时间偏移量计算公式得到的时间偏移量Offset[k]＝tS1[k]-tM1[k]-Delay_latest，其中：Delay_latest＝Delay_new，初始值为0，k为第k次时钟同步过程，不论该时钟同步过程中是否进行线路时延测量；

所述按照频率补偿计算公式得到的频率补偿值FreqCompValue[k]＝(r[k]-r[k-1]-Offset[k])/(y[k]-y[k-1])FreqCompValue[k-1]，其中：r[k]为从时钟第k次收到同步报文时所对应的主时钟系统时间，从时钟根据测量的线路时延值对其值进行估计，估计值为：r[k]＝tM1[k]+Delay_latest；y[k]为从时钟第k次收到同步报文时的从时钟系统时间，其值为：y[k]＝tS1[k]；频率补偿值初始值FreqCompValue[0]的取值取决于频率补偿时钟中q和r的取值以及PLL的配置；

所述更新线路时延值Delay_new＝((tS1[k]-tM1[k])+(tS2[k]-tM2[k]))/2，其中：k为第k次时钟同步过程，且在该时钟同步过程中进行了线路时延测量，tS1[k]为同步报文接收时间戳，tM1[k]为第一步中所述同步报文发送时间戳，tS2[k]为延迟测量发送时间戳，tM2[k]为延迟测量接收时间戳。

本发明的有益效果如下：

本发明首先确定时钟同步参考源，并对时钟同步参考源进行质量评估从中选择时钟同步源，这样不仅可以选择合适的时钟同步参考源，并且保证了获取时钟源的准确性；然后获取时间同步源信息并产生时间同步消息，充分利用时间同步源的长稳特性和OCXO的短稳特性，产生系统可用的高稳时钟和同步，供设备系统内的各单元统一使用；最后将时间同步消息分发给各个单元进行时间同步。本发明实现了对智能变电站一台设备的两个主板或两套系统的时间同步，解决了现有双主板双系统设备存在的时间同步问题。

为了获得更准确的时间同步源信息，本发明还对时钟同步参考源的线路延时进行了补偿，确保了时钟同步源输出的参考PP1S信号尽可能绝对同步，避免了因线路延时等原因产生过大的同步偏移，通过更精确的补偿以达到更高的时钟保持精度。

本发明采用了时延补偿方法，首先进行时间同步，以保证时延补偿的精度；在时间同步的基础上，计算时延补偿值，并采用时延补偿值进行时延补偿，保证了主备路径的时延的对称性，保证了业务的正常传输。

本发明采用了时钟同步方法，该方法考虑嵌入式系统有限的机器精度，即截断误差带来的影响，从而显著的提高同步精度。同时，本发明还构建了一个频率可调的时钟计数器，再配合实时性好、容易在嵌入式系统中实现的时钟同步算法，实现频率补偿的功能，达到高精度时钟同步的要求：既保证本地时刻与标准时刻的相位同步，又保证频率同步。

附图说明

下面结合附图对本发明进一步说明：

图1是本发明的方法流程图；

图2是本发明测量计算IEEE 1588V2链路的上下行链路非对称性时延的值程的方法流程图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

如图1所示，本发明的一种双板卡系统的时间同步方法，所述双板卡系统包括主备MCU，它包括以下步骤：

时钟同步源的选择：以各路IEEE 1588V2带内时钟同步参考源发出的指示信息为基础，同时以硬件的性能统计数据进行辅助，最终选择最优的那路时钟同步参考源为时钟同步源；这样不仅可以选择合适的时钟同步参考源，并且保证了获取时钟源的准确性；

时钟同步源的时延补偿：为了获得更准确的时间同步源信息，本发明对IEEE1588V2链路进行时延补偿；

本发明所述时钟同步源的时延补偿过程包括以下步骤：

测量IEEE 1588V2链路的上下行链路非对称性时延的值；

如图2所示，本发明所述测量计算IEEE 1588V2链路的上下行链路非对称性时延的值的过程包括以下步骤：

启动IEEE 1588V2时间同步计算；

本发明所述根据所述IEEE 1588V2链路的上下行链路的实际时延对所述时间偏差进行修正的过程为：

考虑所述IEEE 1588V2链路的上下行链路的实际时延的时间偏差的计算公式为：

Offset＝((T2-T1)-(T4-T3))/2+(D2-D1)/2；

本发明通过对时钟同步源的线路延时进行补偿，确保了时钟同步源输出的参考PP1S信号尽可能绝对同步，避免了因线路延时等原因产生过大的同步偏移，通过更精确的补偿以达到更高的时钟保持精度。

本发明所述系统时间同步消息产生的过程包括以下步骤：利用恒温晶体振荡器(OCXO，Oven Controlled Crystal Oscillator)跟随选定时钟同步源输出的参考PP1S信号；以参考PP1S信号上升沿为基准，采用61.44MHz时钟进行计数，并测量61.44MHz时钟产生本地PP1S信号与参考PP1S信号上升沿的相位计数差；通过滑窗算法进行滤波使本地的PP1S信号与参考PP1S信号实现相位的动态锁定；产生由供系统内的各个单元统一使用的时钟和同步组成的时间同步消息。充分利用了时间同步源的长稳特性和OCXO的短稳特性，产生系统可用的高稳时钟和同步，供设备系统内的各单元统一使用。

在本发明所述系统内时间同步的过程中，将各个单元的TPI(Time ProcessingInterface Unit，时标处理和接口单元)与系统主备MCU之间采用星型结构连接，每个TPI均设计一组同步码流和同步时钟且同时连接系统的主备MCU，主备MCU输出的同步码流和同步时钟在系统背板上进行线与逻辑处理确定主输出MCU，只有主输出MCU才能输出同步码流和同步时钟，另一个MCU禁止输出；主输出MCU将合成后的时钟和同步产生同步码流与系统时钟一起分发给系统内的各个单元进行时间同步。主备MCU采用竞争的方式进行线与逻辑处理确定出主输出MCU。实现了对采用两个主板结构智能变电站仿真与调测系统的时间同步，解决了现有双主板双系统设备存在的时间同步问题。

本发明所述系统内时间同步的过程包括以下步骤：

本发明所述的发送时间戳是指带有精确的同步报文的发送时间戳tM1[k]，其中k代表第k次时钟同步过程；所述的时钟校准是指系统内的各个单元利用最近测量的线路时延值，按照时间偏移量计算公式和频率补偿计算公式得到从时钟与主时钟之间的时间偏移量和频率补偿值，然后利用频率补偿值对从时钟模块进行校正。

本发明所述按照时间偏移量计算公式得到的时间偏移量Offset[k]＝tS1[k]-tM1[k]-Delay_latest，其中：Delay_latest＝Delay_new，初始值为0，k为第k次时钟同步过程，不论该时钟同步过程中是否进行线路时延测量。

本发明所述按照频率补偿计算公式得到的频率补偿值

FreqCompValue[k]＝(r[k]-r[k-1]-Offset[k])/(y[k]-y[k-1])FreqCompValue[k-1]，其中：r[k]为从时钟第k次收到同步报文时所对应的主时钟系统时间，从时钟根据测量的线路时延值对其值进行估计，估计值为：r[k]＝tM1[k]+Delay_latest；y[k]为从时钟第k次收到同步报文时的从时钟系统时间，其值为：y[k]＝tS1[k]；频率补偿值初始值FreqCompValue[0]的取值取决于频率补偿时钟中q和r的取值以及PLL的配置。

本发明所述更新线路时延值Delay_new＝((tS1[k]-tM1[k])+(tS2[k]-tM2[k]))/2，其中：k为第k次时钟同步过程，且在该时钟同步过程中进行了线路时延测量，tS1[k]为同步报文接收时间戳，tM1[k]为第一步中所述同步报文发送时间戳，tS2[k]为延迟测量发送时间戳，tM2[k]为延迟测量接收时间戳。

以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。

Claims

1.一种双板卡系统的时间同步方法，所述双板卡系统包括主备MCU，其特征是，包括以下步骤：

时钟同步源的时延补偿：对IEEE 1588V2链路进行时延补偿；

系统内时间同步：将时间同步消息分发给各个单元进行系统内时间同步；

所述时钟同步源的时延补偿过程包括以下步骤：

测量IEEE 1588V2链路的上下行链路非对称性时延的值；

当非对称性时延的值超出设定的同步偏差范围时，则进行非对称性时延补偿；否则，继续IEEE 1588V2正常时间同步；

启动IEEE 1588V2时间同步计算；

根据公式：D1-D2＝((T2-T1)-(T4-T3))/2计算非对称时延值，其中，D1为下行链路时延，D2为上行链路时延；

根据上述两式，即可得到第一次修正时间偏差后的时间偏差为：Offset＝-(D2-D1)/2＝(D1-D2)/2；

所述系统内时间同步的过程包括以下步骤：

2.根据权利要求1所述的一种双板卡系统的时间同步方法，其特征是，所述系统时间同步消息产生的过程包括以下步骤：利用恒温晶体振荡器跟随选定时钟同步源输出的参考PP1S信号；以参考PP1S信号上升沿为基准，采用61.44MHz时钟进行计数，并测量61.44MHz时钟产生本地PP1S信号与参考PP1S信号上升沿的相位计数差；通过滑窗算法进行滤波使本地的PP1S信号与参考PP1S信号实现相位的动态锁定；产生由供系统内的各个单元统一使用的时钟和同步组成的时间同步消息。

3.根据权利要求1所述的一种双板卡系统的时间同步方法，其特征是，在所述系统内时间同步的过程中，将各个单元的TPI与系统主备MCU之间采用星型结构连接，每个TPI均设计一组同步码流和同步时钟且同时连接系统的主备MCU，主备MCU输出的同步码流和同步时钟在系统背板上进行线与逻辑处理确定主输出MCU，只有主输出MCU才能输出同步码流和同步时钟，另一个MCU禁止输出；主输出MCU将合成后的时钟和同步产生同步码流与系统时钟一起分发给系统内的各个单元进行时间同步。

4.根据权利要求3所述的一种双板卡系统的时间同步方法，其特征是，主备MCU采用竞争的方式进行线与逻辑处理确定出主输出MCU。

5.根据权利要求1所述的一种双板卡系统的时间同步方法，其特征是，所述的发送时间戳是指带有精确的同步报文的发送时间戳tM1[k]，其中k代表第k次时钟同步过程；所述的时钟校准是指系统内的各个单元利用最近测量的线路时延值，按照时间偏移量计算公式和频率补偿计算公式得到从时钟与主时钟之间的时间偏移量和频率补偿值，然后利用频率补偿值对从时钟模块进行校正。